Quartus ii 使用教程(完全版)
QuartusII软件的使用方法

QuartusII软件的使用方法QuartusII的设计流程QuartusII软件的使用方法:1.建立一个放置与此工程相关的所有设计文件的文件夹任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。
一般,不同的设计项目最好放在不同的文件夹中,而同一工程的所有文件都必须放在同一文件夹中。
2。
建立工程(1)双击QuartusII软件启动图标,即可启动QuartusII软件,启动界面如图1所示。
(2)选择菜单File→New Preject Wizard命令,即弹出“工程设置”对话框(图2),以此来建立新的工程。
(3)在单击“next”后,出现了设置工程的基本信息,如图3所示。
完成图3中基本信息的输入后,单击图3中的“finish ”按钮。
3。
建立文件当工程建立好以后,我们就可以建立设计文件。
下面我们以一个半加器的VHDL的设计,来介绍在QuartusII如何实现VHDL语言输入。
(1)建立文件。
单击“File”菜单下的“New”命令,在弹出“New”对话框如图4所示。
在“Device Design Files”页面下双击“VHDL File”选项后建立新文件,如图5所示.图5 VHDL文本编辑窗口(2)输入程序。
在图1-11中输入半加器的VHDL程序,如图6所示.(3)保存文件.单击保存文件按钮,将输入的VHDL语言程序保存为half_add.vhd文件,注意后缀名是。
vhd,单击“保存”按钮即可保存文件,如图7.4。
编译工程(1)选择目标芯片。
单击“Assigments"菜单下的“device”命令,在弹出的对话框中按照图8进行设置。
设置完后单击“finish"。
图1-29图8(2)编译工程。
在图1—11中单击水平工具条上的编译按钮,或选择菜单Processing下的Start Complilation,开始编译。
如果编译过程出现错误,要将错误改正,保存后再次编译,直到编译无错误为止。
QuartusII软件的使用方法

QuartusII软件的使用方法冯海芹编四川托普信息技术职业学院电子与通信系QuartusII的设计流程QuartusII软件的使用方法一、设计输入1.建立工程任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。
此文件夹将被EDA 软件默认为工作库(Work Library)。
一般,不同的设计项目最好放在不同的文件夹中,而同一工程的所有文件都必须放在同一文件夹中。
首先建立工作库目录,以便存储工程项目设计文件。
在D盘下新建文件夹并取名Mydesign。
双击QuartusII软件启动图标,即可启动QuartusII软件,启动界面如图1-2所示。
使用New Project Wizard 可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称,还可以指定要在工程中使用的设计文件、其他源文件、用户库和EDA 工具,以及目标器件系列和具体器件等。
在此要利用“New Preject Wizard”工具选项创建此设计工程,并设定此工程的一些相关的信息,如工程名、目标器件、综合器、仿真器等。
(1)打开建立新工程管理窗。
选择菜单File→New Preject Wizard 命令,即弹出“工程设置”对话框(图1-3),以此来建立新的工程。
(2)在单击图1-3后,出现了设置工程的基本信息,如图1-4所示。
单击此对话框最上一栏右侧的“… ”按钮,可以选择工程存放在硬盘上的位置,此例中将工程放在D盘Mydesign文件夹下。
这三行的第一行的d:\Mydesign表示工程所在的工作库文件夹;第二行的half_add 表示此项工程的工程名,工程名可以取任何其他的名,也可直接用顶层文件的实体名作为工程名,在此就是按这种方式取的名;第三行是当前工程顶层文件的实体名,这里即为half_add。
(2)将设计文件加入工程中。
单击图1-4中的Next 按钮,弹出对话框如图1-5所示,在对话框中单击File name 右侧的“… ”按钮,可以将与工程相关的所有VHDL 文件(如果有的话)加入进此工程,此工程文件加入的方法有两种:第1 种方法是单击“Add … ”按钮,从工程目录中选出相关的VHDL 文件;第2 种方法是单击Add All 按钮,将设定的工程目录中的所有VHDL 文件加入到工程文件栏中。
QuartusII软件操作教程

时单击next按钮,进入到最后的汇总窗口,单击finish返回
主界面。
Quartus II 软件操作
2. 使用电路图绘制工具产生设计输入
常用的设计输入方法包括使用电路图绘制工具 和使用VHDL代码。这里先说明使用电路图绘制工 具的输入方法。该工具称为模块编辑器(Block Editor)。
示例:对于逻辑函数
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具,它 们用于仿真已设计电路的行为功能。 在电路仿真之前,必须先创建输入 波形文件。 1) 使用波形编辑器。 选择File/New命令,在弹出的对 话框中选择Vector Waveform File 选项,单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
一. 简介 Altera公司的Quartus II软件提供了可编程片上 系统(SOPC)设计的一个综合开发环境,是进 行SOPC设计的基础,Quartus II集成环境包括 1.系统级设计 2.嵌入式软件开发 3.可编程逻辑器件(PLD)设计 4.综合 5.布局和布线 6.验证和仿真
Quartus II 软件操作
使用Waveform Editing(波形编辑)工具,该工具位于竖 直工具栏内,其形状类似于分别指向左侧和右侧的箭头,也可 以改变输入波形。选择该工具的时候,如果原始波形对应的 值等于0,那么拖过后波形对应的值变为1,如果原始波形对 应的值等于1,那么拖过后波形对应的值变为0。
画出相应的电路图。
f x1 x2 x2 x3
Quartus II 软件操作
第一步 画电路图 在Quartus II 界面中,选择File/new命令,在弹出的窗 口中,选择Design Files中的Block Diagram/Schematic File选项并单击ok按钮。此操作打开了模块编辑器窗口。在 该窗口中画出电路图,可以产生设计中需要的模块图文件。 1)导入逻辑门符号。 双击模块编辑器的空白区域,或者选择Edit/insert symbol,或者在工具栏中单击与门符号,在左面的libraries 方框内,列出了Quartus II 提供的若干库。单击 c:\quartus\libraries旁边的“+”号,然后单击primitives 旁边的“+”号,最后单击logic旁边的“+”号,选中and2, 放置到模块编辑器窗口。用同样的方法再放置一个两输入与 门,一个非门,一个两输入或门。
Quartus-II软件的使用方法

Q u a r t u s I I软件的使用方法1、创建工程运行quartus II软件,如下图:建立工程,File New Project Wizad,既弹出“工程设置”对话框,如下图:单击此对话框最上一栏右侧的“...”按钮,在d盘中建一个工程文件夹,取名为test。
单击“打开”按钮,在第二行和第三行中填写为“half_adder”。
按Next按钮,出现添加工程文件的对话框,如下图:这里我们先不管它,直接按next进行下一步,选择FPGA器件的型号,如下图:在Family下拉框中,我们选择Cyclone V系列FPGA,选择此系列的具体芯片5CSEMA5F31C6。
执行next出现选择其它EDA工具setting对话框如下图,选择ModelSim_Altera为默认的Simulation 工具,语言为Verilog HDL.执行next出现选择其它EDA工具对话框,我们用Quartus II的集成环境进行开发,因此这里不作任何改动,按next进入工程的信息总概对话框,按Finish按钮即建立一个项目。
2、建立顶层文件。
(1)执行File New,弹出新建文件对话框,如下图:选择“Verilog HDL File”按OK即建立一个空的verilog 文件,按下图写入half_adder代码,我们把它另存为(File Save as),接受默认的文件名,以使该文件添加到工程中去。
如下图:(2)设置。
在建立工程时我们选定了芯片型号,也可以在这一步设定,在菜单Assignments Device,弹出对话框,如下图:(3)编译。
按主工具栏上的编译按钮即开始编译,Message窗口会显示一些编译信息,最后编译成功弹出提示,如下图:3、仿真对工程编译通过后,必须对其功能和时序性质进行仿真测试,以了解设计结果是否满足原设计要求。
具体步骤如下:1功能仿真选择菜单processing -->start --> start test bench template writertestbench 文件创建完成打开testbench文件编写testbench文件见红色方框,编辑完后,保存。
Quartus-ii-使用教程(完全版)

PORT (CLK ,D : IN STD_LOGIC ;
Q : OUT STD_LOGIC );
END ;
ARCHITECTURE bhv of DFF3 IS
SIGNAL Q1 : STD_LOGIC ;
BEGIN
PROCESS (CLK,D)
BEGIN
IF clk= '1'
then Q1 <= d ;
end if ;
end process ;
Q <= Q1 ;
END ;
智库中国
2012年12月4日
注: 以上内容为个人所做,仅为eda爱好者学习探讨之用,任何未经允许不得刊印出版。
一 新建工程
选择文件 新建工程
利用工程导航 创建工程
选择工程的存储文件夹、工程名以及工程的顶层文件
询问是否建立这个不存在的文件夹
选择试验箱的开发FPGA型号
出现最终选择的综述
单击确定
二操作主界面
选择工程的构建方式(原理图或者VHDL)
这里选择VHDL(硬件描述语言)进行构建
出现VHDL的编辑界面
输入一段VHDL语言这里以锁存器为例
最后编译一下,使所有设置编译进*.sof文件中
QUARTUS II 使用教程

第2 章QUARTUS II 使用教程.................................................................................. ............ 2 2.1 Quartus II 的安装.................................................................................. ............................. 2 2.1.1 安装Quartus II................................................................................... ....................... 2 2.1.2 安装License........................................................................... ................................... 2 2.2 FIFO 设计实例.................................................................................. ................................ 2 2.2.1 新建工程.................................................................................. ................................. 3 2.2.2 创建设计文件.................................................................................. ......................... 3 2.2.3 编译过程.................................................................................. ................................. 6 2.2.4 编译报告与延时分析.................................................................................. ............. 6 2.2.5 运行仿真.................................................................................. ................................. 7 2.3 设计流程.......................................................................................................................... 10 2.3.1 设计输入.................................................................................. ............................... 10 2.3.2 编译.................................................................................. ....................................... 17 2.3.3 延时分析.................................................................................. ............................... 19 2.3.4 仿真.................................................................................. ....................................... 20 2.4 系统级设计.................................................................................. .................................... 20 2.4.1 SOPC 设计.................................................................................. ............................. 20 2.4.1 DSP 设计.................................................................................. ................................ 21 2.5 设计实例.................................................................................. ........................................ 22 2.5.1 UART 控制器.................................................................................. ......................... 22 2.5.2 I 2 C 总线控制器.................................................................................. ...................... 24 2.5.3 USB2.0 控制器........................................................................................................ 26 2 第2 章QUARTUS II 使用教程本章以Quartus II 4.1 版本为例。
Quartus II 7.2 的使用过程

Quartus II使用过程1、1. 建立工程,点击File->New Project Wizad点击New Project Wizard后弹出如下对话框点击NEXT,弹出指定工程名的对话框,在Diectory, Name,Top-Level Entity中如下图填写:点击Next按钮,出现添加工程文件的对话框:在这里我们先不用管它,直接按Next进行下一步,选择FPGA器件的型号:在Family下拉筐中,我们选择MAX II系列FPGA,然后在“Available devices:”中根据核心板的FPGA型号选择FPGA型号,注意在Filters一栏选上“Show Advanced Devices”以显示所有的器件型号。
执行下一步出现对话框:在相应位置处都选择NONE,点击NEXT进入工程的信息总概对话框:按Finish按钮即完成一个项目的建立。
2.建立顶层图执行File->New,弹出新建文件对话框:选择"Block Diagra m|Schematic File”按OK即建立一个空的顶层图3.添加逻辑元件(Symbol)双击顶层图图纸的空白处,弹出添加元件的对话筐:在Libraries里寻找所需要的逻辑元件,如果知道逻辑元件的名称的话,也可以直接在Name一栏敲入名字,右边的预览图即可显示元件的外观,按OK后鼠标旁边即拖着一个元件符号,在图纸上点击左键,元件即安放在图纸上。
在图纸上分别添加非门(not)、输入(input)、输出(output)二个symbol,如图所示:连线,将鼠标移到symbol连线端口的那里,鼠标变成连线,按下左键拖动鼠标到另一个symbol的连线端。
本例中,这三个symbol的连线如下图所示:分别双击input和output symbol的名字“pin_ name", "pin_ namel",将它们的名字改为a,b.在工具栏上点击Start Analysis&Synthesis,出现如下对话框。
Quartus II使用指南(非常详细)

图 22
Quartus II 的 FPGA 设计手册--------王兴权(030320122)2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神,用成绩增添信心!
第7页
安装向导。在 Choose Destination Location 对话框上,点击 Next 按钮,安装到 默认路径;
第5页
图 17 14、在 Custom Iformation 对话框上输入客户信息,User Name:欣欣工作室, Company Name:/,点击 Next 按钮,进入下一步;
图 18 15、在 Choose Destination Location 对话框上,输入安装路径,也可以使用默认 路径,点击直 Next 按钮,进入下一步;
页 第12 12页
图 48:Edit 菜单
图 29
图 32
Quartus II 的 FPGA 设计手册王兴权(030320122)2007 年 4 月 桂林电子科技大学计算机与控制学院(自动化专业)-------- 用喜悦振奋精神,用成绩增添信心!
第9页
图 33 图 35:将你改好的 Licenst.dat 文 件 导入 进 来 哦 ! ! !
图 30
图 27 2、把 sys_cpt.dll 复制到你所安装的目录中,我的目录是 D:\QuartusII 5_0\bin\ 下覆盖同名文件;
图 31 4. 启动 QuartusII 6.0,遇到如下对话框时选择 Specify valid license file 选 项,点击 OK 按钮;
图 28
图8 8、在 Setup Type 对话框上选中 Complete 选项(表示完全安装) ,点击 Next 按 钮,进入下一步;
QuartusII教学教程(完全版)

Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (5)3 文本编辑(verilog) (15)4 波形仿真 (18)Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所示。
图1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具,以及目标器件系列和器件(也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所示。
图1.2 建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图1.3 项目目录和名称(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。
图1.4 加入设计文件(4)选择设计器件,如图1.5所示。
图1.5 选择器件(5)选择第三方EDA综合、仿真和时序分析工具,如图1.6所示。
图1.6 选择EDA 工具(6)建立项目完成,显示项目概要,如图1.7所示。
图1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下:(1)选择File 菜单下New ,新建图表/原理图文件,如图1.8 所示。
图1.8 新建原理图文件(2)在图1.9的空白处双击,屏幕如图1.10所示:(3)在图1.10的Symbol Name 输入编辑框中键入dff后,单击ok按钮。
此时可看到光标上粘着被选的符号,将其移到合适的位置(参考图1.11)单击鼠标左键,使其固定;(4)重复(2)、(3)步骤,给图中放一个input、not、output 符号,如图1.11所示;在图1.11中,将光标移到右侧input右侧待连线处单击鼠标左键后,再移动到D触发器的左侧单击鼠标左键,即可看到在input和D触发器之间有一条线生成;图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕(5)重复(4)的方法将DFF和output连起来,完成所有的连线电路如图1.12所示;(6)在图1.12中,双击input_name使其衬低变黑后,再键入clk,及命名该输入信号为clk,用相同的方法将输出信号定义成Q;如图1.13所示。
Quartus-II使用教程-完整实例2(精编文档).doc

【最新整理,下载后即可编辑】Quartus Ⅱ入门教程(一个Verilog 程序的编译和功能仿真)Quartus Ⅱ 是Altera 公司推出的专业EDA 工具,支持原理图输入、硬件描述语言的输入等多种输入方式。
硬件描述语言的输入方式是利用类似高级程序的设计方法来设计出数字系统。
接下来我们对这种智能的EDA 工具进行初步的学习。
使大家以后的数字系统设计更加容易上手。
第一步:打开软件● 快捷工具栏:提供设置(setting ),编译(compile )等快捷方式,方便用户使用,用户也可以在菜单栏的下拉菜单找到相应的选项。
● 菜单栏:软件所有功能的控制选项都可以在其下拉菜单中找到。
● 信息栏:编译或者综合整个过程的详细信息显示窗口,包括编译通过信息和报错信息。
快捷工具栏菜单栏工作区资源管理窗口任务管理窗口第二步:新建工程(file>new Project Wizard )1 工程名称:2添加已有文件(没有已有文件的直接跳过next )所建工程的保存路径 工程名称顶层模块名(芯片级设计为实体名),要求与工程名称相同如果有已经存在的文件就在该过程中添加,软件将直接将用户所添加的文件添加到工程中。
3 选择芯片型号(我们选择cylone II系列下的EP2C70F896C6芯片)(注:如果不下载到开发板上进行测试,这一步可以不用设置)所选的芯片的系列型号快速搜索所需的芯片选择芯片4 选择仿真,综合工具(第一次实验全部利用quartus做,三项都选None,然后next)5 工程建立完成(点finish)选择第三方综合工具,如果使用Quartus内部综合工具则选择none选择第三方仿真工具,如果使用Quartus内部仿真工具则选择none选择时序分析仪工程建立完成,该窗口显示所建立工程所有的芯片,其他第三方EDA工具选择情况,以及模块名等等信息。
第三步:添加文件(file>new> VHDL file),新建完成之后要先保存。
QuartusII教程(完整版)

Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (4)3 文本编辑(verilog) (14)4 波形仿真 (16)Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具,以及目标器件系列和器件(也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所示。
图 1.2 建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。
图 1.4 加入设计文件(4)选择设计器件,如图1.5所示。
图 1.5 选择器件(5)选择第三方EDA综合、仿真和时序分析工具,如图1.6所示。
图 1.6 选择EDA 工具(6)建立项目完成,显示项目概要,如图1.7所示。
图 1.7 项目概要1.2 原理图的输入原理图输入的操作步骤如下:(1)选择File 菜单下New ,新建图表/原理图文件,如图1.8 所示。
图 1.8 新建原理图文件(2)在图1.9的空白处双击,屏幕如图1.10所示:(3)在图1.10的Symbol Name 输入编辑框中键入dff后,单击ok按钮。
此时可看到光标上粘着被选的符号,将其移到合适的位置(参考图 1.11)单击鼠标左键,使其固定;(4)重复(2)、(3)步骤,给图中放一个input、not、output 符号,如图1.11所示;在图1.11中,将光标移到右侧input 右侧待连线处单击鼠标左键后,再移动到D触发器的左侧单击鼠标左键,即可看到在input和D触发器之间有一条线生成;图1.9 空白的图形编辑器图1.10 选择元件符号的屏幕图1.11 放置所有元件符号的屏幕(5)重复(4)的方法将DFF和output连起来,完成所有的连线电路如图1.12所示;(6)在图1.12中,双击input_name使其衬低变黑后,再键入clk,及命名该输入信号为clk,用相同的方法将输出信号定义成Q;如图1.13所示。
QuartusII教程(完整版)

Quartus II 的使用......................................... 错误!未定义书签。
1 工程建立 ................................................... 错误!未定义书签。
2 原理图的输入 ........................................... 错误!未定义书签。
3 文本编辑(verilog) ............................. 错误!未定义书签。
4 波形仿真 ................................................... 错误!未定义书签。
Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具,以及目标器件系列和器件(也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所示。
图 1.2 建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。
图 1.4 加入设计文件(4)选择设计器件,如图1.5所示。
图 1.5 选择器件(5)选择第三方EDA综合、仿真和时序分析工具,如图1.6所示。
quartusII中文用户教程(pdf 50页)

© 2001 Altera® Corporation 34
Quartus II 的延时分析
© 2001 Altera® Corporation 35
特点
! Quartus II 支持对单个时钟或多个时钟的延时分析 ! 单个时钟的延时分析
– Fmax (最大时钟频率) – Tsu, Th, Tco (建立时间,保持时间,时钟到输出时间) – 整个系统的Fmax (包括引脚上的输入输出延时)
! 在缺省情况下,在编译之后一般自动调用延时分析
– 也可以禁止调用
! 生成的延时信息也可以以VHDL,Verilog 或 标准延时文件 (SDF)的格式输出到第三方的EDA工具中
© 2001 Altera® Corporation 37
报告延时分析
! 所有的延时分析信息都包含在编译报告中
– 总结 – 延时分析 – 内部fmax (不包括引脚上的输入输出延时) 或
右键点击, 弹出对话框
从菜单中选 择产生设计 文件
© 2001 Altera® Corporation 10
选择格式
AHDL, VHDL, Verilog, Graphic
支持的第三方工具
综合工具 Leonardo Spectrum* Design Compiler FPGA Compiler II Standard* & Altera Edition* FPGA Express* Synplicity Synplify*
执行完全的编译 (基于所有的编译设置)
© 2001 Altera® Corporation 30
Quartus II 编译
2
状态栏
编译产生的信息
QuartusII软件的使用方法

QuartusII软件的使用方法QuartusII的设计流程QuartusII软件的使用方法:1.建立一个放置与此工程相关的所有设计文件的文件夹任何一项设计都是一项工程(Project),都必须首先为此工程建立一个放置与此工程相关的所有设计文件的文件夹。
一般,不同的设计项目最好放在不同的文件夹中,而同一工程的所有文件都必须放在同一文件夹中.2。
建立工程(1)双击QuartusII软件启动图标,即可启动QuartusII软件,启动界面如图1所示。
(2)选择菜单File→New Preject Wizard命令,即弹出“工程设置”对话框(图2),以此来建立新的工程.(3)在单击“next"后,出现了设置工程的基本信息,如图3所示。
完成图3中基本信息的输入后,单击图3中的“finish ”按钮。
3.建立文件当工程建立好以后,我们就可以建立设计文件.下面我们以一个半加器的VHDL的设计,来介绍在QuartusII如何实现VHDL语言输入。
(1)建立文件.单击“File”菜单下的“New”命令,在弹出“New”对话框如图4所示.在“Device Design Files”页面下双击“VHDL File”选项后建立新文件,如图5所示.图5 VHDL文本编辑窗口(2)输入程序。
在图1-11中输入半加器的VHDL程序,如图6所示。
(3)保存文件.单击保存文件按钮,将输入的VHDL语言程序保存为half_add。
vhd文件,注意后缀名是。
vhd,单击“保存”按钮即可保存文件,如图7.4.编译工程(1)选择目标芯片。
单击“Assigments"菜单下的“device”命令,在弹出的对话框中按照图8进行设置.设置完后单击“finish"。
图1—29图8(2)编译工程。
在图1-11中单击水平工具条上的编译按钮,或选择菜单Processing下的Start Complilation,开始编译。
QuartusII中文完整教程

Quartus II 的使用 (2)1 工程建立 (2)2 原理图的输入 (5)3 文本编辑(verilog) (15)4 波形仿真 (16)Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用 New Project Wizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和 EDA 工具,以及目标器件系列和器件(也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所示。
图 1.2 建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。
图 1.4 加入设计文件(4)选择设计器件:选择仿真器和综合器类型(默认“None”为选择QuartusII自带的),选择目标芯片(开发板上的芯片类型),如图1.5所示。
图 1.5 选择器件(5)选择第三方EDA综合、仿真和时序分析工具(若都不选择,则使用QuartusII自带的所有设计工具)如图1.6所示。
图 1.6 选择EDA 工具(6)建立项目完成,显示项目概要,如图1.7所示。
图 1.7 项目概要工程建立后,若需要新增设计文件,可以通过 Project/Add_Remove……在工程中添加新建立的设计文件,也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意:通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
QuartusII中文完整教程

Quartus II 的使用 (1)1 工程建立 (1)2 原理图的输入 (5)3 文本编辑(verilog) (13)4 波形仿真 (15)Quartus II 的使用在这里,首先用最简单的实例向读者展示使用Quartus II软件的全过程。
进入WINDOWS XP后,双击Quartus II图标,屏幕如图1.1所示。
图 1.1 Quartus II 管理器1.1 工程建立使用New Project Wizard,可以为工程指定工作目录、分配工程名称以及指定最高层设计实体的名称。
还可以指定要在工程中使用的设计文件、其它源文件、用户库和EDA 工具,以及目标器件系列和器件(也可以让Quartus II 软件自动选择器件)。
建立工程的步骤如下:(1)选择File菜单下New Project Wizard ,如图1.2所示。
图 1.2 建立项目的屏幕(2)输入工作目录和项目名称,如图1.3所示。
可以直接选择Finish,以下的设置过程可以在设计过程中完成。
图 1.3 项目目录和名称(3)加入已有的设计文件到项目,可以直接选择Next,设计文件可以在设计过程中加入,如图1.4所示。
图 1.4 加入设计文件(4)选择设计器件:选择仿真器和综合器类型(默认“None”为选择QuartusII自带的),选择目标芯片(开发板上的芯片类型),如图1.5所示。
图 1.5 选择器件(5)选择第三方EDA综合、仿真和时序分析工具(若都不选择,则使用QuartusII自带的所有设计工具)如图1.6所示。
图 1.6 选择EDA 工具(6)建立项目完成,显示项目概要,如图1.7所示。
图 1.7 项目概要工程建立后,若需要新增设计文件,可以通过 Project/Add_Remove……在工程中添加新建立的设计文件,也可以删除不需要的设计文件。
编译时将按此选项卡中显示文件处理。
注意:通过工程向导做作的设置都是可以在Assignments/settings下再进行修改的。
QuartusII软件操作

Quartus II 软件操作
第二步 根据电路图综合电路 电路图输入到CAD系统之后,许多CAD工具会对其进行处
理。流程的第一步是使用综合工具,将电路图编译成逻辑表 达式,然后,电路综合的下一步是工艺映射,通过使用可用 的逻辑元件,确定每个逻辑表达式如何在目标芯片中实现。
使用编译器。选择Processing/Compile tool 命令,打 开对应窗口,共包括四个模块。分析与综合模块执行 Quartus II 中的综合步骤,它产生逻辑元件组成的一个电路。 装配模块(Fitter)模块决定芯片上各电路元件的精确布局。 其中综合模块产生的每个元件都将在芯片上实现。每个模块 也可以单独运行。也可以使用其他命令启动编译。编译完成 时,可以查看编译报告。出现错误时,点击错误信息,可以 突出显示错误出现的位置。
Quartus II 软件操作
第三步 对设计的电路进行仿真 Quartus II包含仿真工具,它
们用于仿真已设计电路的行为功能。 在电路仿真之前,必须先创建输入 波形文件。
1) 使用波形编辑器。 选择File/New命令,在弹出的对 话框中选择Vector Waveform File 选项,单击OK按钮。将文件 命名为example_schematic.vwf并保 存。
Quartus II 软件操作
① 功能仿真 选择Assignments/settings命令,打开settings窗口。
在该窗口的左面,单击Simulator项,在弹出的窗口中,选 择fuctional选项作为仿真模式。为了完成仿真器的设置, 需要选择Processing/Generate functional simulation Netlist命令。 Quartus II根据测试输入,产生 example_schematic.vwf文件中定义的输出。选择 Processing/start simulation(或使用快捷图标),开始 运行电路的功能仿真。仿真结束之后, Quartus II指出仿 真完成,并给出仿真报告。
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Quartus ii 使用教程(完全版)
Altera Quartus II 作为一种可编程逻辑的设计环境, 由于其强大的设计能力和直观易用的接口,越来越受到数字系统设计者的欢迎。
Altera Quartus II (3.0和更高版本)设计软件是业界唯一提供FPGA和固定功能HardCopy器件统一设计流程的设计工具。
工程师使用同样的低价位工具对 Stratix FPGA 进行功能验证和原型设计,又可以设计HardCopy Stratix器件用于批量成品。
系统设计者现在能够用Quartus II软件评估HardCopy Stratix器件的性能和功耗,相应地进行最大吞吐量设计。
Altera的Quartus II可编程逻辑软件属于第四代PLD开发平台。
该平台支持一个工作组环境下的设计要求,其中包括支持基于Internet的协作设计。
Quartus平台与Cadence、ExemplarLogic、 MentorGraphics、Synopsys和Synplicity等EDA供应商的开发工具相兼容。
改进了软件的LogicLock模块设计功能,增添了FastFit编译选项,推进了网络编辑性能,而且提升了调试能力。
一新建工程
○1选择文件新建工程
利用工程导航创建工程
选择工程的存储文件夹、工程名以及工程的顶层文件
询问是否建立这个不存在的文件夹
选择试验箱的开发FPGA型号
出现最终选择的综述单击确定
二操作主界面
选择工程的构建方式(原理图或者VHDL)
这里选择VHDL(硬件描述语言)进行构建
出现VHDL的编辑界面
输入一段VHDL语言这里以锁存器为例
编辑完后选择(三角形符号按钮)进行编译检查
出现是否含有错误或者警告,如果有错误须检查源程序的语法,例如是否含有完整的实体、结构体、库、包、配置等(特别注意分号的使用)
进行波形分析新建波形仿真文件(Vector Waveform File)
出现下图所示
右击空白处选择引脚查找
单击list 进行列出未定义引脚号
按下 << 进行完全添加
单击确定
出现如图所示
点击编辑设置结束时间
点击clk 选中时钟信号
选择时钟按钮设置时钟频率
单击确定后出现下图所示
以此设置输入信号
方法为:点击鼠标左键移动选择矩形块设置高低电平
单击保存选择确定
选择时序仿真可能如出现下图所示警告
锁定管脚
选择如图所示设置按钮
选择pin 以此写入实验板模式对应的引脚号
最后编译一下,使所有设置编译进*.sof文件中(编译中如下图)
(编译完成如下)
选择tools 中programe 进行编程如下图
选择硬件下载方式并口下载观察编程进度process至完成。
三实验开发系统相关验证(这里不再详述)。