EDA期末考试试题
eda+试题3
一单项选择题（每题1分，共15分）1、在一个verilogHDL描述的模块中，若有多个always块，则这些always块应按照怎样的顺序执行？（B）A 顺行B 并行C 顺行或并行D 串行2、IP核在EDA技术的应用和开发中具有十分重要的地位，此处的IP指的是（A）A 知识产权B 互联网协议C 网络地址D 连接目的的地址3、下面器件中属于易失性器件的是（D）A 熔丝（Fuse）或反熔丝开关B EEPROMC 闪速存储器（Flash Memory）D 基于SRAM工艺的FPGA4、FPGA是基于哪种结构的可编程逻辑器件（A）A LUT结构B 乘积项结构C PLD结构D OTM结构5、CPLD是基于哪种结构的可编程逻辑器件（B）A LUT结构B 乘积项结构C PLD结构D OTM结构6、Xilinx公司开发的在线片内逻辑分析工具是（A）A ChipScope ProB LogiBLOXC FloorplannerD imPACT r7、Xilinx公司推出的嵌入式开发套件是（A）A EDKB XPSC SDKD GNU8、FPGA Advantage是哪家公司推出的FPGA全流程设计工具（B）A XilinxB Mentor GraphicsC AldecD Synplicity9、关于FPGA，下面说法错的是（B）A FPGA在使用时，除了逻辑设计外，还要进行延时设计B FPGA实现同一功能可以有不同的方案，但其延时都是一样的C FPGA相比较于CPLD而言，逻辑单元小，连线关系复杂D FPGA相比较于CPLD而言，更适合进行大规模的逻辑电路设计10、关于系统仿真，下面描述正确的是（A）A 通过系统仿真，可以得知所设计系统在功能，延时等方面是否满足设计要求，并为系统的修改，优化提供依据B 时序仿真是对综合后的网表进行的仿真，只验证设计模块的基本逻辑功能C 功能仿真需要利用FPGA芯片布局布线后的信息D ModelSim不支持VHDL和VerilogHDL的混合仿真11、关于ISE Foundation提供的内嵌的综合工具，下面说法错误的是（D）A Xilinx公司提供的综合工具是XSTB 在综合前，可以打开综合属性设置对话框，设置与综合的全局目标和整体策略相关的参数C 该综合器在综合后，可以提供综合报告，综合产生的寄存器传输级模块符号和模块内部逻辑结构等信息D 该综合工具实现了将设计映射到器件结构上，进行布局布线，达到在选定器件上实现设计的目的12、关于设计输入，下面描述错误的是（D）A 设计输入是设计者将所设计的系统或电路以EDA开发软件要求的某种形式表示出来，并送入计算机的过程B 可以采用原理图、HDL、IP核、状态转移图等方式向EDA开发软件输入设计者的设计意图C 可以采用层次化设计方法，分模块、分层次地进行设计描述D 是将系统设计得到的程序化数据，按一定的格式输入，装入一个或多个PLD 的编程存储单元，定义内部模块的逻辑功能以及它们的相互连接关系13、综合是EDA设计流程的关键步骤，下面对综合的描述中错误的是（B）A 综合就是将描述电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件B 综合是存软件的转化过程，与器件硬件结构无关C 综合科理解为，将软件描述与硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的D 为实现系统的速度、面积、性能的要求，需要对综合加以约束，称为综合约束14、以基本方式单独使用Modelsim进行仿真的步骤是（A）A 建立仿真库-编译源代码-启动仿真器-执行仿真B 启动仿真器-建立仿真库-编译源代码-执行仿真C 建立工程-编译并导入测试文件-添加源文件-执行仿真D 建立工程-添加源文件-编译并导入测试文件-执行仿真15、关于JTAG边界扫描测试，下面说法错误的是（D）A JTAG规范可以用于芯片的测试与配置B JTAG接口由4个必需的信号，以及1个可选信号构成C JTAG在芯片I/O端上增加移位寄存器，并将这些寄存器连接起来，配合时钟复位，测试方式选择以及扫描输入和输出端口，形成边界扫描通道D JTAG边界扫描测试需要物理探针配合捕捉数据二、名词解释（每题2分，共6分）16、PLD 可编程逻辑器件17、FPGA 现场可编程门阵列18、CPLD 复杂可编程逻辑器件三、判断改错题（每题4分，共16分）19、自顶向下设计思路是首先确定可用的元器件，然后根据这些器件进行逻辑设计，完成各模块设计后进行连接，在形成系统，最后经调剂，测量看整个系统是否达到规定的性能指标。
EDA试题答案
------------------------------------------------------------------------------------------------------------------------------------------------------------北华大学2009-2010 学年第 2 学期 《 EDA 技术及应用 》课程期末考试试卷A一、填空（20分，每空1分）１、常用硬件描述语言有Verilog HDL 、System Verilog 、System C 和（VHDL ）。
２、VHDL 基本语句有（顺序语句）、 （并行语句）和属性和自定义语句。
３、VHDL 的数据对象有常量、变量和（信号）。
5、VHDL 同或逻辑操作符是 （XNOR ） 。
6、VHDL 源程序的文件名应与（实体名称）相同，否则无法通过编译。
7、EDA 设计输入法主要包括（原理图输入法）、（文本输入法） 和（波形输入法）。
8、原理图文件类型后缀名是.GDF ，VHDL 语言文本文件类型的后缀名是（.VHD）。
9、十六进制数16#E#E1对应的十进制数值是（224）。
10、EDA 的设计流程为设计输入、（综合和适配）、仿真、编程下载和硬件测试。
11、常用状态机通常包含说明部分、 （主控时序进程）、（主控组合进程）和辅助进程四个部分。
12、一个完整的VHDL 程序应包含三个基本部分库文件说明、程序包应用说明和（实体和结构体说明）。
13、VHDL 不等于关系运算符是 （ /= ） 。
14、STD_LOGIC_1164程序包是 （IEEE ） 库中最常用的程序包。
15、LPM 是英文（Library of Parameterized Modules ） 的缩写，其中文含义是（ 参数可设置模块库）。
二、选择题1、 在EDA 工具中，能完成在目标系统器件上布局布线软件称为（ C ）A.仿真器B.综合器C.适配器D.下载器2、 在执行MAX+PLUS Ⅱ的（ D ）命令，可以精确分析设计电路输入与输出波形间的延时量。
eda期末考试试题及答案
eda期末考试试题及答案EDA期末考试试题及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）主要应用于以下哪个领域？A. 机械设计B. 建筑设计C. 电子电路设计D. 软件开发答案：C2. 在EDA软件中，以下哪个不是常见的设计流程？A. 原理图设计B. 电路仿真C. 手动布线D. 封装设计答案：C3. 下列哪个不是EDA工具的组成部分？A. 原理图编辑器B. PCB布局工具C. 3D建模软件D. 仿真分析工具答案：C4. 在EDA设计中，PCB指的是什么？A. 印刷电路板B. 个人计算机C. 程序控制板D. 功率控制板答案：A5. 以下哪个是EDA设计中常用的文件格式？A. .txtB. .pdfC. .schD. .jpg答案：C...（此处省略其他选择题）二、简答题（每题10分，共30分）1. 简述EDA设计流程的主要步骤。
答案：EDA设计流程通常包括原理图设计、电路仿真、PCB布局、布线、封装设计、测试与验证等步骤。
2. 解释什么是PCB布线，并说明其重要性。
答案：PCB布线是指在印刷电路板上将电子元件的引脚通过导电路径连接起来的过程。
布线的重要性在于它直接影响电路的性能、可靠性和生产成本。
3. 描述电路仿真在EDA设计中的作用。
答案：电路仿真在EDA设计中用于模拟电路在不同条件下的行为，帮助设计者预测电路的性能，优化设计，并在实际制造之前发现潜在的问题。
三、计算题（每题15分，共30分）1. 给定一个简单的RC电路，计算其时间常数τ。
答案：时间常数τ是电容C和电阻R的乘积，即τ = R * C。
2. 假设一个电路的输入信号频率为1kHz，计算其周期T。
答案：周期T是频率f的倒数，即T = 1/f = 1/1000Hz = 1ms。
四、设计题（20分）设计一个简单的放大器电路，并使用EDA工具绘制其原理图。
答案：（此处应有原理图，但无法提供图像，故省略）五、论述题（20分）论述在现代电子设计中，EDA工具的重要性及其对设计流程的影响。
eda技术实用教程期末考试题及答案
eda技术实用教程期末考试题及答案一、选择题（每题2分，共20分）1. EDA技术中，FPGA代表的是（）。
A. 现场可编程逻辑阵列B. 现场可编程门阵列C. 现场可编程逻辑器件D. 现场可编程门器件答案：B2. 在EDA技术中，VHDL是一种（）。
A. 硬件描述语言B. 软件描述语言C. 系统描述语言D. 网络描述语言答案：A3. 下列哪个不是EDA工具的主要功能（）。
A. 逻辑综合B. 电路仿真C. 代码编译D. 布局布线答案：C4. 在VHDL中，下列哪个关键字用于定义并行语句（）。
A. ifB. beginC. loopD. process答案：B5. 在EDA技术中，用于测试和验证数字电路的EDA工具是（）。
A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：B6. 下列哪个不是FPGA的配置方式（）。
A. 在系统可编程B. 串行配置C. 并行配置D. 网络配置答案：D7. 在VHDL中，用于定义信号的关键字是（）。
B. constantC. signalD. type答案：C8. 在EDA技术中，用于描述数字电路行为的模型是（）。
A. 结构模型B. 数据流模型C. 行为模型D. 混合模型答案：C9. 在VHDL中，下列哪个关键字用于定义过程（）。
A. procedureB. functionD. entity答案：C10. 在EDA技术中，用于优化电路性能的EDA工具是（）。
A. 逻辑综合工具B. 电路仿真工具C. 布局布线工具D. 测试生成工具答案：C二、填空题（每题2分，共20分）1. EDA技术中的“EDA”代表的是______、______和______。
答案：电子设计自动化2. VHDL中的并发语句包括______、______、______和______。
答案：信号赋值、条件信号赋值、选择信号赋值、元件实例化3. 在FPGA设计中，______是用于存储配置数据的非易失性存储器。
EDA期末复习题试题
复习题（开卷）一、填空题与简答题1、ASIC的中文含义是：专用集成电路。
2、在VHDL中主要有哪三种重载现象参数类型的重载；参数数目的重载；函数返回类型的重载。
3、简单可编程逻辑器件的主要有PROM、PLA、PAL、GAL4、CPLD内部含有多个逻辑单元块，每个逻辑单元块相当于一个GAL器件:5、在设计中，常常采用的设计方法有直接设计方法、自顶向下和自底向上的设计方法。
6、CPLD的一般采用“与－或阵列”结构。
7、一个完整的VHDL程序包括库、程序包、实体、结构体和配置五个部分。
8、PLD的中文含义是：可编程逻辑器件。
9、“与－或”结构的可编程逻辑器件主要由四部分构成：输入电路、可编程“与”阵列、可编程或阵列、输出电路10、FPGA的一般采用“查找表”结构。
11．VHDL的全拼Very high speed integrated Hardware Description Language12．子程序有即过程（PROCEDURE）、函数〔FUNCTION〕两种类型。
13、CPLD的中文含义是复杂可编程逻辑器件。
14、复杂可编程逻辑器件的主要有CPLD 和FPGA 。
15、FPGA的中文含义是现场可编程门阵列。
16．CPLD的基本结构看成由可编程逻辑宏单元可编程I/O控制模块和可编程内部连线组成。
17．FPGA由可编程逻辑块（CLB）、可编程互连单元（I/O）和可编程互连三种可编程电路和一个SRAM结构的配置存储单元组成。
18.EDA：电子设计自动化B：逻辑阵列块20.ESB：嵌入式系统块21.FAST TRACK：快速通道22.同步：各个逻辑单元共用一个时钟23．信号与变量使用时有何区别？答：（1）值的代入形式不同。
（2）变量值可以送给信号，信号值不能送给变量。
（3）信号是全局量，变量是局部量。
（4）操作过程不同。
24．VHDL语言在结构上分为哪几部分？答：VHDL语言在结构上一般分为实体（ENTITY）与结构体（ARCHITECTURE）两大部分。
EDA技术实用教程考试复习题目试题库(关于VHDL)
《EDA技术与项目训练》选择题1. 一个项目的输入输出端口是定义在 A 。
A. 实体中B. 结构体中C. 任何位置D. 进程体2. 描述项目具有逻辑功能的是 B 。
A. 实体B. 结构体C. 配置D. 进程3. 关键字ARCHITECTURE定义的是 A 。
A. 结构体B. 进程C. 实体D. 配置4. MAXPLUSII中编译VHDL源程序时要求 C 。
A.文件名和实体可不同名B.文件名和实体名无关C. 文件名和实体名要相同D. 不确定5. 1987标准的VHDL语言对大小写是 D 。
A. 敏感的B. 只能用小写C. 只能用大写D. 不敏感6. 关于1987标准的VHDL语言中，标识符描述正确的是 A 。
A. 必须以英文字母开头B.可以使用汉字开头C.可以使用数字开头D.任何字符都可以7. 关于1987标准的VHDL语言中，标识符描述正确的是 B 。
A. 下划线可以连用B. 下划线不能连用C. 不能使用下划线D. 可以使用任何字符8. 符合1987VHDL标准的标识符是 A 。
A. A_2B. A+2C. 2AD. 229. 符合1987VHDL标准的标识符是 A 。
A. a_2_3B. a_____2C. 2_2_aD. 2a10. 不符合1987VHDL标准的标识符是 C 。
A. a_1_inB. a_in_2C. 2_aD. asd_111. 不符合1987VHDL标准的标识符是 D 。
A. a2b2B. a1b1C. ad12D. %5012. VHDL语言中变量定义的位置是 D 。
A. 实体中中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置13. VHDL语言中信号定义的位置是 B D 。
A. 实体中任何位置B. 实体中特定位置C. 结构体中任何位置D. 结构体中特定位置14. 变量是局部量可以写在 B 。
A. 实体中B. 进程中C. 线粒体D. 种子体中15. 变量和信号的描述正确的是 A 。
eda期末考试题目及答案
eda期末考试题目及答案一、选择题（每题2分，共20分）1. EDA（电子设计自动化）的主要功能是什么？A. 电路设计B. 电路仿真C. 电路测试D. 所有以上选项2. 在EDA中，HDL指的是什么？A. 高级设计语言B. 硬件描述语言C. 硬件开发语言D. 硬件描述逻辑3. 下列哪个不是EDA工具的主要组成部分？A. 原理图编辑器B. 仿真器C. 编译器D. 汇编器4. 在EDA中，FPGA代表什么？A. 现场可编程门阵列B. 固定可编程门阵列C. 功能可编程门阵列D. 快速可编程门阵列5. 以下哪个是EDA设计流程中的必要步骤？A. 原理图绘制B. 电路板布局C. 焊接D. 电路测试二、填空题（每空2分，共20分）6. 常见的EDA软件有______、______和______。
答案：Cadence, Altium Designer, Mentor Graphics7. 在EDA中，______是一种用于设计和验证数字电路的图形化编程语言。
答案：VHDL8. EDA工具可以帮助工程师进行______和______。
答案：设计优化，性能分析9. 与ASIC相比，FPGA的优点是______和______。
答案：灵活性高，开发周期短10. 在EDA设计中，布局和布线是实现______的关键步骤。
答案：电路板物理结构三、简答题（每题10分，共30分）11. 简述EDA在现代电子设计中的重要性。
答案：EDA在现代电子设计中的重要性体现在它能够提高设计效率，降低成本，缩短产品上市时间，同时提高设计的可靠性和可维护性。
12. 解释什么是仿真，并说明在EDA设计流程中仿真的作用。
答案：仿真是一种模拟实际电路在不同条件下行为的技术。
在EDA 设计流程中，仿真用于验证设计的正确性，预测电路的性能，以及发现潜在的问题，从而在实际制造之前进行必要的修改。
13. 描述FPGA与ASIC在应用上的主要区别。
答案：FPGA是一种可编程的硬件，可以在设计完成后重新配置，适用于需要快速原型开发和灵活设计调整的场景。
电子设计自动化(eda)期末考试试题及答案
三、改错；找到5处错误并改正（10分）LIBRARY IEEE ;USE IEEE.STD_LOGIC_1164.ALL ；ENTITY CNT4 ISPORT ( CLK ：IN STD_LOGIC ;Q ：OUT STD_LOGIC_VECTOR(3 DOWNTO 0））END ；ARCHITECTURE bhv OF CNT ISSIGNAL Q1 : STD_LOGIC_VECTOR（3 DOWNTO 0）；BEGINPROCESS （CLK）BEGINIF CLK'EVENT AND CLK THENQ1 〈= Q1 + 1 ;END PROCESS ；Q 〈= Q1 ；END bhv;四、设计,要求写出完整的vhdl代码。
(65分）1、16位硬件加法器，要求有进位输入和进位输出。
（15分）2、七段数码管译码显示电路设计(数码管共阳极接法）（12分)要求输入BCD码，输出驱动数码管显示0到93、十进制加法计数器，要求有复位功能。
(13分）4、上升沿触发的D触发器，要求用三种方式描述,实体可只写一个。
（15分）B ： IN STD_LOGIC_VECTOR（15 DOWNTO 0) ；S ： OUT STD_LOGIC_VECTOR(15 DOWNTO 0) ；COUT ： OUT STD_LOGIC )；END ADDER4B ;ARCHITECTURE behav OF ADDER16 ISSIGNAL SINT : STD_LOGIC_VECTOR(16 DOWNTO 0）；SIGNAL AA,BB ： STD_LOGIC_VECTOR（16 DOWNTO 0） ; BEGINAA〈='0'&A ；BB<=’0'＆B ;SINT <= AA + BB + CIN ；S <= SINT(15 DOWNTO 0）；COUT <= SINT（16）；END behav ；实体正确7分，能完成加法5分,进位正确3分2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）要求输入BCD码，输出驱动数码管显示0到9LIBRARY IEEE ；USE IEEE.STD_LOGIC_1164。
EDA试题库
EDA试题库建设［70%基础题，20％中档题，10％提高题（试题容量：20套试卷，其中每套试题填空题10空(每空2分），选择题10题（每题2分））,简答题4题(每题5分），分析题2题（每题10分）,设计题2题（每题10分).］基础题部分填空题（140空）1．一般把EDA技术的发展分为（CAD）、（CAE）和（EDA）三个阶段.2．EDA设计流程包括(设计准备) 、（设计输入）、(设计处理）和（器件编程) 四个步骤.3．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为（功能仿真）. 4．VHDL的数据对象包括(变量）、（常量) 和（信号），它们是用来存放各种类型数据的容器。
5．图形文件设计结束后一定要通过(仿真），检查设计文件是否正确。
6．以EDA方式设计实现的电路设计文件，最终可以编程下载到（FPGA）或者(CPLD)芯片中，完成硬件设计和验证。
7．MAX+PLUS的文本文件类型是（。
VHD）.8．在PC上利用VHDL进行项目设计,不允许在(根目录）下进行，必须在根目录为设计建立一个工程目录。
9．VHDL源程序的文件名应与（实体名）相同,否则无法通过编译.10.常用EDA 的设计输入方式包括（文本输入方式）、(图形输入方式)、（波形输入方式）.11.在VHDL 程序中，（实体）和（结构体）是两个必须的基本部分。
12。
将硬件描述语言转化为硬件电路的重要工具软件称为（HDL 综合器）.13、VHDL 的数据对象分为（常量)、(变量）和（信号)3 类。
14、VHDL 的操作符包括（算术运算符）和（符号运算符) 。
15、常用硬件描述语言有（Verilog HDL)、（AHDL）以及（VHDL）。
16、VHDL基本语句有（顺序语句）、（并行语句）和属性自定义语句。
17、VHDL 同或逻辑操作符是（XNOR）。
18、原理图文件类型后缀名是(.GDF），Verilog HDL语言文本文件类型的后缀名是(.V ）。
电子设计自动化(eda)期末考试试题及答案
PROCESS(CLK)
BEGIN
IFCLK'EVENTANDCLKTHEN
Q1<=Q1+1;
ENDPROCESS;
Q<=Q1;
ENDbhv;
四、设计，要求写出完整的vhdl代码。（65分）
1、16位硬件加法器，要求有进位输入和进位输出。（15分）
2、七段数码管译码显示电路设计（数码管共阳极接法）（12分）
USEIEEE.STD_LOGIC_UNSIGNED.ALL;
ENTITYADDER16IS
PORT(CIN:INSTD_LOGIC;
A:INSTD_LOGIC_VECTOR(15DOWNTO0);
B:INSTD_LOGIC_VECTOR(15DOWNTO0);
Sห้องสมุดไป่ตู้OUTSTD_LOGIC_VECTOR(15DOWNTO0);
IFCLK'EVENTANDCLK='1'THEN
Q1<=Q1+1;
ENDIF;
ENDPROCESS;
Q<=Q1;
ENDbhv;
每个2分
四、设计，要求写出完整的vhdl代码。（65分）
1、16位硬件加法器，要求有进位输入和进位输出。（15分）
LIBRARYIEEE;
USEIEEE.STD_LOGIC_1164.ALL;
（9）在vhdl中变量可在结构体和进程中定义和使用。（）
（10）在进程中同一信号有多个赋值源，实际完成赋值的是最接近begin的信号。（）
二、简答题（15分）
1、简述fpga/cpld的设计流程。（5分）
2、在vhdl中端口模式有那几种？并说明数据流动方向。（4分）
EDA考试复习试题及答案
EDA考试复习试题及答案EDA考试复习试题及答案一、选择题:（20分）1.下列是EDA技术应用时涉及的步骤：A.原理图/HDL文木输入;B.适配;C.时序仿真;D.编程下载;E.硬件测试;F.综合请选择合适的项构成基于EDA软件的FPGA/CPLD设计流程：A—___ F __ — __ B_f _____ C __ f D—___ E ___2.PLD的可编程主要基于A. LUT结构或者B.乘积项结构：请指出下列两种可编程逻辑基于的可编程结构：FPGA 基于___ A_____CPLD 基于___ B_____3.在状态机的具体实现时，往往需要针对具体的器件类型来选择合适的状态机编码。
对于A. FPGAB. CPLD两类器件：一位热码状态机编码方式适合于—A—器件；顺序编码状态机编码方式适合于—B—器件；4.下列优化方法中那两种是速度优化方法：—B_、_D_A.资源共享B.流水线C.串行化D.关键路径优化单项选择题：5.综合是EDA设计流程的关键步骤，综合就是把抽象设计层次中的一种表示转化成另一种表示的过程;在下面对综合的描述中，_D_是错误的。
A.综合就是将电路的高级语言转化成低级的，可与FPGA/CPLD的基本结构相映射的网表文件；B.为实现系统的速度、面积、性能的要求，需要对综合加以约束, 称为综合约束；C.综合可理解为，将软件描述与给定的'硬件结构用电路网表文件表示的映射过程，并且这种映射关系不是唯一的。
D.综合是纯软件的转换过程，与器件硬件结构无关；6.嵌套的IF语句，其综合结果可实现—D—oA.条件相与的逻辑B.条件相或的逻辑C.条件相异或的逻辑D.三态控制电路7.在一个VHDL设计中Idata是一个信号，数据类型为std_logic_vector,试指出下而那个赋值语句是错误的。
DA.idata<= “00001111” ;B.idata<=b>, 0000_llir,;C.idata<=X v AB” ;D.idataOB” 21” ;8.在VHDL语言中，下列对时钟边沿检测描述中，错误的是_D_oA. ifclk' eventandclk= 1 thenB.iff811ing_edge(elk) thenC.ifelk' eventandclk= O thenD.ifclk' stableandnotclk= T then9.请指出AlteraCyclone系列中的EP1C6Q240C8这个器件是属于A. ROMB. CPLDC. FPGAD. GAL二、EDA名词解释，（10分）写出下列缩写的中文（或者英文）含义：1.ASIC专用集成电路2.FPGA现场可编程门阵列3.CPLD复杂可编程逻辑器件4.EDA电子设计自动化6. S0C单芯片系统。
EDA试题2
一、填空题(本大题共10小题，每空1分，共20 分)1．一般把EDA技术的发展分为 MOS时代、 CMOS时代和 ASIC 三个阶段。
2．EDA设计流程包括设计输入、设计实现、实际设计检验和下载编程四个步骤。
3．EDA设计输入主要包括图形输入、 HDL文本输入和状态机输入。
4．时序仿真是在设计输入完成之后，选择具体器件并完成布局、布线之后进行的时序关系仿真,因此又称为功能仿真。
5．VHDL的数据对象包括变量、常量和信号，它们是用来存放各种类型数据的容器。
6．图形文件设计结束后一定要通过仿真，检查设计文件是否正确。
7．以EDA方式设计实现的电路设计文件，最终可以编程下载到 FPGA和 CPLD 芯片中，完成硬件设计和验证。
8．MAX+PLUS的文本文件类型是（后缀名） .VHD 。
9．在PC上利用VHDL进行项目设计，不允许在根目录下进行，必须在根目录为设计建立一个工程目录（即文件夹）。
10．VHDL源程序的文件名应与实体名相同，否则无法通过编译。
二、选择题：(本大题共5小题，每小题3分，共15 分)。
11．在EDA工具中，能完成在目标系统器件上布局布线软件称为（C ）A.仿真器B.综合器C.适配器D.下载器12．在执行MAX+PLUSⅡ的（d ）命令，可以精确分析设计电路输入与输出波形间的延时量。
A .Create default symbol B. SimulatorC. CompilerD.Timing Analyzer13．VHDL常用的库是（A）A. IEEEB.STDC. WORKD. PACKAGE14．下面既是并行语句又是串行语句的是（ C ）A.变量赋值B.信号赋值C.PROCESS语句D.WHEN…ELSE语句15．在VHDL中，用语句（D ）表示clock的下降沿。
A. clock’EVENTB. clock’EVENT AND clock=’1’C. clock=’0’D. clock’EVENT AND clock=’0’1.关于VHDL中的数字，请找出以下数字中数值最小的一个：DA. 2#1111_1110#B. 8#276#C. 10#170#D. 16#E#E12.以下对于进程PROCESS的说法，正确的是：CA. 进程之间可以通过变量进行通信B. 进程内部由一组并行语句来描述进程功能C. 进程语句本身是并行语句D. 一个进程可以同时描述多个时钟信号的同步时序逻辑三、名词解释题:（本大题共3题，每小题3分，共计9分）16．EDA: 电子设计自动化Electronic Design Automation17．VHDL和FPGA: 超高速硬件描述语言现场可编程门阵列18．元件例化:在当前结构体内定义了一新的设计层次。
EDA技术考试试题A及详细答案
EDA技术考试试题A及详细答案卷号：A 时间：120 分钟 2008 年6 月专业：电子信息工程学号：姓名：一、填空题（20分，每题2分）1、 VHDL语言通常包含实体，构造体，（），（）和库五部分2、载入protel的Schematic中的（）和（）可满足一般用户需求，两个零件库中含有二极管、三极管、电阻、电容、电感等常用元件。
3、零件封装是指（）。
4、 EDA技术也称（），是在（）技术的基础上发展起来的计算机软件系统。
5、 MAX+PLUSII软件是一个功能强大，容易使用的软件包，它可以以图形方式、（）和（）输入设计文件，可以编译并形成各种能够下装到EPROM和各种ALTERA 器件的文件，还可以进行仿真以检验设计的准确性。
6、顺序描述语句中，（）在MAX-PLUS中不被支持。
7、 VHDL语句中能被赋予一定值的对象称为客体，主要有常数，信号和变量。
其中常数对应代表数字电路中的电源和接地等。
信号对应物理设计中的（）。
8、 FPGA可分为两大类，分别是 SRAM-BASE和Anti-Fuse 设计时一般选用（）。
9、 100mil=（）mm，7.62mm=( )mil。
10、 PCB封装元件实际上就是（）。
二、名词解释题（20分，每题4分）1 PLD/FPGA2 焊盘（Pad）3覆铜4 SOC5 自顶向下的/自下而上的设计方法三、选择题（15分，每题3分）1．下列常用热键具有在元件浮动状态时，编辑元件属性功能的是（） A．PgUpB．TabC．Space barD．Esc2．Design/Options菜单中下列选项不属于开关选项的是：（）A．Snap GridB．Hidden PinsC．Electrical GridD.Title block3．目前在我国常见的PLD生产厂家有XILINX、ALTERA、ACTEL、ATMEL、LATTIC、AMD和MICROCHIP等等，其中XILINX和ALTERA为两个主要生产厂，XILINX的产品为FPGA，ALTERA的产品称为CPLD，各有优缺点，但比较起来ALTERA的产品略有长处，下列说法不正确的是（） A．ALTERA公司的产品价格稍微便宜B．对于SRAM结构的产品，ALTERA公司PLD的输出电流可达25MA，而XILINX 的FPGA只有16MAC．ALTERA公司的PLD延时时间可预测，弥补了FPGA的缺点D．XILINX公司的FOUNDATION软件使用简单但是不如ALTERA公司的开发软件MAX+PLUS功能全。
EDA试题
二、单选题1、可擦除可编程逻辑器件的英文简称是（C ）。
A．PLD B．CPLD C．EPLD D．FPGA2、FPGA 的配置存储器是（ C）。
A．ROM B．RAM C．SRAM D．DRAM3、FPGA 的配置存储器是（A ）。
A．SRAM B．EPROM C．EEPROM D．FLASH ROM4、复杂可编程逻辑器件的英文简称是（ B）。
A．PLD B．CPLD C．EPLD D．FPGA5、现场可编程门阵列的英文简称是（ D）。
A．PLD B．CPLD C．EPLD D．FPGA6、可编程逻辑器件的英文简称是（ A）。
A．PLD B．CPLD C．EPLD D．FPGA二、单选题1、EDA 软件开发工具 Quartues II 要求源程序文件的名字与（B ）必须一致。
A．端口名 B．实体名 C．结构体名 D．配置名2、VHDL 语言标准库中的程序包使用时不用 USE 语句显式打开调用的是（E ）。
A．STD_LOGIC_1164 B．STD_LOGIC_ARITH C．STD_LOGIC_UNSIGNEDD．STD_LOGIC_SIGNED E．STANDARD F．TEXTIO3、VHDL 语言共支持四种常用库，其中哪种库是用户的 VHDL 设计现行工作库。
（ C）A．IEEE 库 B．STD 库 C．WORK 库 D．VITAL 库4、描述项目所实现的逻辑功能的是（B ）。
A．实体 B．结构体 C．配置 D．进程5、VHDL 语言是一种结构化设计语言，一个设计实体（电路模块）的结构体部分描述的是（ B）。
A．模块的外部特性 B．模块的内部功能 C．模块的综合约束D．模块的整体特性6、关键字 CONFIGURATION 定义的是（ D）。
A．结构体 B．进程 C．实体 D．配置一、单选题1、在 VHDL 语法规则中，变量是一个局部量，只能在（C ）和子程序中使用。
A．实体 B．结构体 C．进程 D．配置2、下面数据中属于位矢量的是（D ）。
eda技术课程试题库_选择题
选择题题库一、VHDL基本结构一个项目的输入输出端口是定义在：A. 实体中B. 结构体中C. 任何位置D. 进程中描述项目逻辑功能的是：A. 实体B. 结构体C. 配置D. 进程关键字ARCHITECTURE定义的是：A. 结构体B. 进程C. 实体D. 配置VHDL语言共支持四种常用库，其中哪种库是用户的VHDL设计现行工作库：A.IEEE库B.VITAL库C.STD库D.WORK工作库VHDL语言是一种结构化设计语言；一个设计实体（电路模块）包括实体与结构体两部分，结构体描述是：A．器件外部特性；B．器件的内部功能；C．器件的综合约束；D．器件外部特性与内部功能。
在VHDL中，库可以包含一个或多个 。
A. 程序包B. 结构体C. 输入D. 输出一个能为VHDL综合器接受，并能作为一个独立的设计单元的完整的VHDL程序成为 。
A．设计输入 B. 设计输出 C. 设计实体 D. 设计结构Q为输出信号，但内部设计会用到其反馈信号，其正确的端口说明是：A. Q：IN BIT；B. Q：OUT BIT；C.Q：INOUT BIT； D. Q：BUFFER BIT；VHDL语言程序结构的特点是把一个设计实体分成 。
A.外部和内部B.实体和实体说明C.结构体和结构体说明D.图形部分和文本部分VHDL设计文件的实体说明部分描述的是：A.电路系统的内部结构B.电路系统的逻辑功能C.电路系统的主要参数D.电路系统的外部端口VHDL语言程序结构中必不可少的部分是：A.库B.程序包C.配置D.实体和结构体下列选项中，哪些项在VHDL程序设计文件中属于可选部分：A.库和实体B.实体和结构体C.结构体和配置D. 库、程序包和配置关于VHDL中实体说明的格式，以下叙述不正确的是A.实体说明以“ENTITY 实体名 IS”开头，以“END 实体名”结束B.实体说明中包含类属表和端口说明两部分C.端口说明中只需要规定端口的模式即可D.实体名一定要与设计文件同名在VHDL的实体说明中，端口名表的作用是：A.列出所有输入端口的名称B.列出所有输出端口的名称C.说明实体输入、输出端口的信号类型及端口模式D.只定义输入、输出端口的数目在VHDL中，为了使已声明的数据类型、子程序、元件能被其他设计实体调用或共享，可以把它们汇集在中。
eda考试试题和答案
eda考试试题和答案**EDA考试试题和答案**一、单项选择题（每题2分，共20分）1. EDA技术中，“EDA”代表的是以下哪个选项？A. 电子设计自动化B. 电子数据自动化C. 电子设计自动化D. 电子文档自动化答案：A2. 在EDA软件中，用于绘制电路原理图的软件模块通常被称为什么？A. PCB LayoutB. Schematic CaptureC. SimulationD. FPGA Programming答案：B3. 下列哪个不是EDA软件的主要功能？A. 原理图绘制B. 电路仿真C. 版图设计D. 机械设计答案：D4. 在EDA技术中，PCB指的是什么？A. 印刷电路板B. 个人计算机板C. 电源控制板D. 处理器控制板答案：A5. 在EDA软件中，用于进行电路仿真分析的模块通常被称为什么？A. Schematic CaptureB. PCB LayoutC. SimulationD. FPGA Programming答案：C6. EDA技术中，FPGA代表什么？A. 现场可编程逻辑阵列B. 固定逻辑阵列C. 现场可编程门阵列D. 固定可编程逻辑阵列答案：C7. 在EDA技术中，以下哪个不是PCB设计的基本步骤？A. 原理图绘制B. 电路仿真C. 版图设计D. 机械加工答案：D8. 在EDA软件中，用于生成PCB版图的软件模块通常被称为什么？A. Schematic CaptureB. PCB LayoutC. SimulationD. FPGA Programming答案：B9. 在EDA技术中，以下哪个不是电路仿真分析的常用软件？A. PSpiceB. MultisimC. AutoCADD. LTspice答案：C10. EDA技术中，以下哪个不是版图设计中常用的文件格式？A. .dxfB. .gdsC. .pdfD. .drill答案：C二、多项选择题（每题3分，共15分）11. EDA技术中，以下哪些是电路仿真分析时需要考虑的因素？A. 元件模型B. 电源电压C. 机械结构D. 温度变化答案：A, B, D12. 在EDA软件中，以下哪些是版图设计时需要考虑的因素？A. 元件布局B. 走线宽度C. 电源管理D. 信号完整性答案：A, B, D13. EDA技术中，以下哪些是FPGA设计时需要考虑的因素？A. 逻辑门数量B. 时钟频率C. 电源管理D. 散热设计答案：A, B, C, D14. 在EDA技术中，以下哪些是PCB设计时需要考虑的因素？A. 层数B. 板厚C. 元件封装D. 机械加工答案：A, B, C15. EDA技术中，以下哪些是电路设计时需要考虑的因素？A. 信号完整性B. 电源完整性C. 电磁兼容性D. 机械兼容性答案：A, B, C三、判断题（每题2分，共10分）16. EDA技术可以完全替代传统的手工电路设计方法。
eda试题及答案
eda试题及答案一、单选题（每题2分，共10分）1. EDA的全称是：A. 电子数据交换B. 电子设计自动化C. 电子文档自动化D. 电子设备自动化答案：B2. 在EDA中，HDL指的是：A. 高级数据语言B. 硬件描述语言C. 硬件设计语言D. 硬件描述逻辑答案：B3. 以下哪个不是EDA软件的主要功能？A. 逻辑综合B. 布局布线C. 编译代码D. 时序分析答案：C4. 在EDA设计流程中，FPGA指的是：A. 现场可编程逻辑阵列B. 固定可编程逻辑阵列C. 现场可编程门阵列D. 固定可编程门阵列答案：C5. 在EDA设计中，仿真测试的目的是：A. 验证设计的正确性B. 优化设计的性能C. 检查设计的安全性D. 以上都是答案：A二、多选题（每题3分，共15分）6. EDA工具通常包括以下哪些功能？A. 原理图捕获B. 波形仿真C. 代码编译D. 硬件调试答案：ABD7. 在EDA设计中，以下哪些是常见的设计阶段？A. 需求分析B. 逻辑设计C. 物理设计D. 测试验证答案：ABCD8. 以下哪些是EDA设计中常用的硬件描述语言？A. VHDLB. VerilogC. C++D. SystemVerilog9. 在EDA设计流程中，以下哪些是布局布线阶段的任务？A. 确定电路的物理布局B. 优化电路的布线C. 进行时序分析D. 编写测试代码答案：ABC10. 以下哪些是FPGA设计的优势？A. 快速原型验证B. 灵活性高C. 成本较低D. 易于集成答案：ABCD三、判断题（每题2分，共10分）11. EDA工具可以完全替代人工进行电路设计。
（）答案：×12. HDL语言可以用来描述数字电路的行为。
（）答案：√13. FPGA设计不需要进行时序分析。
（）答案：×14. EDA设计流程中，仿真测试是最后一步。
（）答案：×15. 逻辑综合是将HDL代码转换为门级网表的过程。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第一部分：填空题1.一般把EDA技术的发展分为CAD、CAE和EDA三个阶段，并向着ESDA方向发展。
2.EDA技术在应用设计领域主要包含哪四个方面的内容（1）HDL （2）PLD（3）EDA工具软件（4）EDA开发系统。
3．EDA技术的基本特征（1）自顶向下的设计方法；（2）采用硬件描述语言；（3）高层综合和优化；（4）并行工程；（5）开放性和标准化。
4．当前最流行的并成为IEEE标准的硬件描语言是V HDL和Verilog-HDL。
5．什么是PLD？答： PLD，Programmable-Logic-Device，即可编程逻辑器件。
是一种具有内建结构、由用户编程以实现某种逻辑功能的新型逻辑器件。
6．SPLD的基本结构框图是什么？7．一般CPLD器件至少包含可编程逻辑宏单元，可编程I/O单元和可编程内部连线3种基本结构。
一般FPGA器件至少包含可编程逻辑功能块/CLB、IOB/可编程I/O块和PI/可编程内部互连三类可编程资源。
8．用PROM完成半加器/全加器的示意图。
9．使用方框图示意出采用硬件描述语言设计硬件电路进行由上而下的设计的三个层次为：10．可编程逻辑器件的发展趋势在哪5个方面（1）向更大规模、更高集成度的片上系统方向发展（2）向低电压、低功耗的绿色器件方向发展（3）向更高速可预测延时的方向发展（4）向在PLD内嵌入多种功能模块的方向发展（5）向模数混合可编程的方向发展11．目前，在PLD器件制造与生产领域的三大公司为Altera、Xilinx和Lattice 12．FPGA的发明者是Xilinx公司；ISP编程技术的发明者是Lattice公司。
13、目前常见的可编程逻辑器件的编程和配置工艺包括基于E2PROM/Flash技术、基于SRAM查找表的编程单元和基于反熔丝编程单元。
14、基于EPROM、E2PROM和快闪存储（flash）器件的可编程器件，在系统断电后编程信息不丢失15、采用SRAM结构的的可编程器件，在系统断电后编程信息丢失16、V erilog-HDL于1983年推出，是在C语言的基础上演化而来的。
于1995年正式采纳为IEEE标准，其代号为Verilog-HDL1634-1995。
17、一个基本的Verilog-HDL程序由模块构成。
18、一个完整的Verilog-HDL设计模块包括：模块关键字和模块名、端口列表、端口定义、和功能描述4部分。
19、V erilog-HDL模块的I/O端口声明用来声明模块端口定义中各端口数据流动方向，包括输入端口、输出端口和双向端口。
20、V erilog-HDL语言的三种常用的模型描述方法为行为描述、结构描述和数据流描述。
21．V erilog-HDL的数值集合由哪四种基本的值组成（1）0（2）1（3）x（4）z。
22、10’hxf=10’xxxxxx1111;10’hzf=10’zzzzzz1111;23、标识符count、Count、COUNT是代表同一标识符吗？不是，因为标识符区分大小写。
24、wor和trior连线类型，在多重驱动时，具有线或特性的连线；wand和triand连线类型，在多重驱动时，具有线与特性的连线。
25、Wire[15:0] wire-b表示连线宽度为16 位，其最高位为15 ，最低位为0 。
26、tri[7:0]bus表示定义了一个8位宽的线矢量，名字叫bus 。
27、常用的register 型变量主要为reg 、integer 、time 和real 四种。
28、若a=5’b10x01,b=5’b10x01,则a= =b的结果为x a= = =b的结果为 129、若A=5’b11011,B=5’b10101,则有&A=0 |B=1 ~A=5’b00100A&B=5’b1000130、若A=8’b1000_0100则A<<3的结果为8’b00100000A>>3的结果为8’b00010000；31、对于Verilog-HDL语言中的关键字，在建模时都必须小写。
32、MAX+ plusⅡ软件是Altera公司自己开发的第三代PLD开发软件。
33、MAX+ plusⅡ软件支持的设计的方式有图形输入、文本输入、波形输入和符号输入等不同的编辑方式。
34.MAX+ plusⅡ软件环境下，执行原理图输入设计法，应选择图形输入方式。
其设计文件保存的扩展名应为.gdf .若在MAX+ plusⅡ软件环境下，执行文本输入设计法，应选择文本输入方式。
对于Verilog 语言其设计文件保存的扩展名应为.v .第一部分思考题：1、谈谈你对EDA技术的理解。
(什么是EDA)。
EDA技术就是以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机、大规模可编程逻辑器件的开发软件及实验开发系统为设计工具，通过有关的开发软件，自动完成用软件的方式设计的电子系统到硬件系统的逻辑编译、逻辑化简、逻辑分割、逻辑综合及优化、逻辑布局布线、逻辑仿真，直至完成对于特定目标芯片的适配编译、逻辑映射、编程下载等工作，最终形成集成电子系统或专用集成芯片的一门新技术，或称为IES/ASIC自动设计技术。
2、EDA技术的精髓是什么？它们各自的含义是什么？答：精髓是建模、仿真、综合。
建模指的是用硬件描述语言描述电路的功能；仿真指的是验证所建模型的电路功能；综合是指把软件模型转化为硬件电路。
3.简要解释建模、仿真和综合的含义。
答：建模是指用硬件描述语言描述电路的功能。
仿真是指验证电路的功能。
综合是指把软件模型转化为硬件电路。
4、EDA技术的主要特征有哪些？答：自顶向下的设计方法；采用硬件描述语言；高层综合优化；并行工程；开放性和标准化。
5、什么是硬件描述语言？用硬件描述语言设计电路有哪些优点？答：是一种用于设计硬件电子系统的计算机语言，它用软件编程的方式来描述电子系统的功能、电路结构和连接形式；与传统的门级描述方式相比，它更适合复杂数字电子系统的设计。
突出的优点：①语言的公开可利用性；②设计与工艺的无关性；③宽范围的描述能力；④便于组织大规模系统的设计；⑤便于设计的复用、交流、保存和修改等。
6、Top-Down与Bottom-Up的硬件电路的设计方法各有何优缺点?答：Top-Down的设计方法有利于早期发现结构设计上的错误，避免设计工作的浪费，减少了逻辑功能仿真的工作量，提高了设计的一次成功率。
6、描述用Verilog-HDL语言，建模的一般步骤（流程）？片上，体积小、功耗低、可靠性高。
3、从使用的角度讲，EDA技术主要包括几个方面的内容？答：EDA技术的学习主要应掌握四个方面的内容：①大规模可编程逻辑器件；②硬件描述语言；③软件开发工具；④实验开发系统。
其中，硬件描述语言是重点。
8、硬件描述语言VHDL的特点是什么？VHDL是一种具备形式化、层次化和规范化的硬件描述语言。
1硬件相关结构2 VHDL的并发性3混合级描述以及混合级模拟。
9、对于目标器件为FPGA/CPLD的VHDL设计，其工程设计包括几个主要步骤？每步的作用是什么？每步的结果是什么？答：第一:需要进行“源程序的编辑和编译”—用一定的逻辑表达手段将设计表达出来;第二：要进行“逻辑综合”---将用一定的逻辑表达手段将表达出来的设计经过一系列的操作，分解成一系列的逻辑电路及对应的关系（电路分解）；第三：要进行目标器件的“布线/适配”---在选用的目标器件中建立这些基本逻辑电路的对应关系（逻辑实现）第四：目标器件的编程下载---将前面的软件设计经过编程变成具体的设计系统（物理实现）；最后要进行硬件仿真/硬件测试---验证所设计的系统是否符合要求。
同时，在过程中要进行有关“仿真”---模拟有关设计结果与设计构想是否相符。
设计基本流程如图所示。
10、IP是什么？IP与EDA技术的关系是什么？答：IP在EDA技术开发中具有十分重要的地位；与EDA、固IP、硬IP软IP通常是以硬件描述语言HDL源文件的形式出现。
而IP的产生可以简化EDA设计的复杂度。
11、表达式C<=A+B中，A、B和C的数据类型都是STD_LOGIC_VECTOR，是否能直接进行加法运算？说明原因和解决办法。
12、VHDL中有哪三种数据对象？详细说明它们的功能特点及使用方法。
答:在VHDL中，数据对象(Data Objects)类似于一种容器，它接受不同数据类型的赋值。
数据对象有三种，即常量(CONSTANT)、变量(V ARIABLE)和信号(SIGNAL)。
前两种可以从传统的计算机高级语言中找到对应的数据类型，其语言行为与高级语言中的变量和常量十分相似。
但信号是具有更多的硬件特征的特殊数据对象，是VHDL中最有特色的语言要素之一。
1）常量(CONSTANT) 常量代表数字电路中的电源、地、恒定逻辑值等常数；常量的定义和设置主要是为了使设计实体中的常数更容易阅读和修改。
例如，将位矢的宽度定义为一个常量，只要修改这个常量就能很容易地改变宽度，从而改变硬件结构。
在程序中，常量是一个恒定不变的值，一旦作了数据类型的赋值定义后，在程序中不能再改变，因而具有全局意义。
2）变量(V ARIABLE) 变量代表暂存某些值的载体，变量常用在实现某种算法的赋值语句中；在VHDL语法规则中，变量是一个局部量，只能在进程和子程序中使用。
变量不能将信息带出对它作出定义的当前设计单元。
变量的赋值是一种理想化的数据传输，是立即发生，不存在任何延时的行为。
3）信号(SIGNAL) 信号代表物理设计中的某一条硬件连接线，包括输入、输出端口。
是描述硬件系统的基本数据对象。
信号可以作为设计实体中并行语句模块间的信息交流通道。
在VHDL中，信号及其相关的信号赋值语句、决断函数、延时语句等很好地描述了硬件系统的许多基本特征。
如硬件系统运行的并行性；信号传输过程中的惯性延时特性；多驱动源的总线行为等。
时序电路中触发器的记忆特性。
信号作为一种数值容器，不但可以容纳当前值，也可以保持历史值。
这一属性与触发器的记忆功能有很好的对应关系。
13、信号与变量的区别有哪些？信号可以用来描述哪些硬件特性？答：变量赋值与信号赋值的区别在于，变量具有局部特征，它的有效只局限于所定义的一个进程中，或一个子程序中，它是一个局部的、暂时性数据对象(在某些情况下)。
对于它的赋值是立即发生的(假设进程已启动)，即是一种时间延迟为零的赋值行为。
信号则不同，信号具有全局性特征，它不但可以作为一个设计实体内部各单元之间数据传送的载体，而且可通过信号与其他的实体进行通信(端口本质上也是一种信号)。
信号的赋值并不是立即发生的，它发生在一个进程结束时。
赋值过程总是有某种延时的，它反映了硬件系统并不是立即发生的，它发生在一个进程结束时。