实验六 计数器及其应用
实验06-计数器及应用
实验06-计数器及应用实验六计数器及其应用一、实验目的1．掌握中规模常用集成电路计数器的逻辑功能测试及使用方法； 2．掌握任意进制计数器的设计方法和原理； 3．掌握中规模常用计数器芯片的应用。
二、实验任务（建议学时：4学时）（一）基本实验任务1. 74LS161逻辑功能测试；2. 74LS190逻辑功能测试；3. 任意进制计数器设计；（二）扩展实验任务（电类本科生任选2项，非电类本科生在1、2中任选1项） 1. 用74LS161设计一个数字秒表（0~99S），要求具有启动、暂停和清零功能。
2. 用74LS190设计一个倒计时计数器，要求倒计时数值能在0~99之间任意设定。
3. 用74LS161设计一个24小时制时钟，要求能够显示小时、分、秒，并具有校时、校分功能。
三、实验原理1．所谓计数器就是对输入的脉冲进行“数数”的时序逻辑电路。
计数器不仅可用来计数，还可用来实现分频、定时、产生节拍脉冲、序列脉冲等。
2．计数器分类：1）按进制分为二进制计数器和非二进制计数器两大类。
最常用的十进制计数器属于非二进制计数器。
2）按计数方法可分为：加法计数器（计数值随计数脉冲的输人而递增）；减法计数器（计数值随计数脉冲的输人而递减）；可逆计数器（具有加法和减法计数功能的计数器） 3）按计数脉冲引入方式不同分为：同步计数器：在同一计数脉冲（CP）的作用下，计数器中的触发器同时改变状态。
缺点是计数位数越多电路越复杂，优点是工作频率较高；异步计数器：在同一计数脉冲（CP）的作用下，计数器中的触发器状态改变不是同时发生。
优点是电路结构简单，缺点作频率较低，容易产生竞争-冒险现象。
1（一）基本实验任务1. 74LS161逻辑功能测试74LS161是四位二进制同步计数器,具有计数、预置、保持、清除功能。
（a）引脚排列（b）逻辑符号图6-1 74LS161引脚排列及逻辑符号74LS161引脚功能说明： MR＇：清零端，低电平有效； CP：计数脉冲输入端；P0~P3：并行数据输入端； TC：计数进位端； Q0~Q3：数据输出端；PE＇：预置数使能端，低电平有效； CET、CEP计数使能端，高电平有效； 2. 74LS190逻辑功能测试74LS190是可逆十进制同步计数器,具有计数、异步预置、保持功能。
西工大数电实验报告——计数器及其应用
计数器及其应用班级：03051001班 学号： 姓名： 同组成员：一、 实验目的1. 熟悉常用中规模计数器的逻辑功能。
2. 掌握二进制计数器和十进制计数器的工作原理和使用方法。
3. 运用集成计数器构成1/N 分频器。
二、 实验设备数字电路试验箱、函数信号发生器、数字双踪示波器、74LS90三、 实验原理计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时兼有分频功能。
计数器按计数进制有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
目前，TTL 和CMOS 电路中计数器的种类很多，大多数都具有清零和预置功能，使用者根据器件手册就能正确地运用这些器件。
实验中用到异步清零二-五-十进制异步计数器74LS90。
74LS90是一块二-五-十进制异步计数器，外形为双列直插，引脚排列如图（1）所示，逻辑符号如图（2）所示，图中的NC 表示此脚为空脚，不接线，它由四个主从JK 触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端)1(0R 、)2(0R 和置“9”端)1(9S 、)2(9S 。
其中)1(0R 、)2(0R 为两个异步清零端，)1(9S 、)2(9S 为两个异步置9端，CP1、CP2为两个时钟输入端，Q0~Q3为计数输出端，74LS90的功能表见表（1），由此可知：当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，而Q0接CP2 ，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制（8421BCD码）；时钟从CP2引入，而Q3接CP1 ，即五进制的输出与二进制的输入相连，则Q0Q1Q2Q3输出为十进制（5421BCD码）。
数电实验报告：计数器及其应用-计数器应用实验报告
数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
数电实验报告：计数器及其应用
数电实验报告：计数器及其应用数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0 ~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
计数器及其应用
实验六计数器及其应用一、实验目的（1）熟悉常用中规模计数器的逻辑功能；（2）掌握二进制计数器和十进制计数器的工作原理及使用方法；（3）学会利用计数器进行不规则数列的输出；（4）掌握由真值表作卡诺图并列些函数表达式的方法步骤（5）进一步了解74LS00，74LS86,74LS153芯片的基本功能。
二、实验设备数字电路实验箱，数字双踪示波器，74LS90，导线若干三、实验原理1、异步清零2-5-10进制异步计数器74LS9074LS90是一块2-5-10进制异步计数器，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置0端R01 R02和置9端S91 S92。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；时钟从CP2引入，Q3输出为五进制；时钟从CP1引入，Q0接CP2，即二进制的输出与五进制的输入相连，则Q3Q2Q1Q0输出为十进制8421BCD码；时钟从CP2引入，而Q3接CP1，即五进制的输出与二进制的输入相连，Q0Q3Q2Q1输出为十进制5421BCD码74LS90引脚图74LS90功能表四、实验内容a．实现0-9十进制计数b．实现六进制计数c．实现0，2，4，6，8，1，3，5，7，9计数五：实验方法及结果a．输入信号为5Hz,5V方波，用74LS90实现十进制状态转换真值表8421BCD计数：设计电路如下：b．输入信号为5Hz,5V方波，用74LS90实现六进制状态转换真值表：设计电路如下：利用清零法，六进制，0110清零，将Q1接R01,Q2接R02六．心得体会本次实验，通过对计数器工作过程的探索，基本上了解了计数器的工作原理，以及74LS90的数字特点，让我更进一步掌握了如何做好数字电路实验，也让我认识到自身理论知识的不足和实践能力的差距，以及对理论结合实践的科学方法有了更深刻理解。
计数器及其应用实验报告
一、实验目的1. 理解计数器的基本原理和构成方式。
2. 掌握中规模集成计数器的使用方法和功能测试。
3. 了解计数器在数字系统中的应用，如定时、分频、数字运算等。
二、实验原理计数器是一种时序逻辑电路，用于对输入脉冲进行计数。
根据计数进制、触发器翻转方式、计数功能等不同，计数器可以分为多种类型。
1. 计数进制：二进制、十进制、任意进制。
2. 触发器翻转方式：同步、异步。
3. 计数功能：加法、减法、可逆（加/减）。
常见的集成计数器有74LS161（4位二进制同步加法计数器）、74LS193（4位二进制同步可逆计数器）等。
三、实验器材1. 数字电路实验箱2. 同步十进制可逆计数器74LS1923. 2输入四与门74LS001四、实验步骤1. 搭建实验电路：根据实验要求，搭建计数器实验电路，包括计数器芯片、时钟源、复位端等。
2. 功能测试：分别对计数器进行加法计数、减法计数、可逆计数等功能的测试，观察输出波形和计数结果。
3. 应用实验：利用计数器实现定时、分频等功能，观察实际效果。
五、实验结果与分析1. 功能测试：- 加法计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证加法计数功能。
- 减法计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证减法计数功能。
- 可逆计数：输入时钟脉冲，观察计数器输出端Q0～Q3的变化，验证可逆计数功能。
2. 应用实验：- 定时功能：利用计数器实现定时功能，例如，通过计数器计数1000个脉冲，实现1秒定时。
- 分频功能：利用计数器实现分频功能，例如，将输入的50Hz时钟信号分频为5Hz。
六、实验总结通过本次实验，我们掌握了计数器的基本原理、构成方式和使用方法，了解了计数器在数字系统中的应用。
实验过程中，我们学会了如何搭建实验电路、进行功能测试和应用实验。
本次实验有助于提高我们对数字电路和时序逻辑电路的理解，为后续学习打下基础。
七、实验心得1. 计数器在数字系统中应用广泛，掌握计数器的基本原理和构成方式非常重要。
实验：计数器功能及其应用
实验计数器功能及其应用实验目的：通过实验，熟悉中规模集成计数器的功能及应用，掌握利用中规模集成电路计数器构成任意进制计数器的方法，学会综合测试的方法，让学生加深对相关理论知识的理解。
实验原理：计数器对输入的时钟脉冲进行计数，来一个CP脉冲计数器状态变化一次。
根据计数器计数循环长度M，称之为模M计数器（M进制计数器）。
通常，计数器状态编码按二进制数的递增或递减规律来编码，对应地称之为加法计数器或减法计数器。
一个计数型触发器就是一位二进制计数器。
N个计数型触发器可以构成同步或异步N位二进制加法或减法计数器。
当然，计数器状态编码並非必须按二进制数的规律编码，可以给M进制计数器任意地编排M个二进制码。
在数字集成产品中，通用的计数器是二进制和十进制计数器。
按计数长度、有效时钟、控制信号、置位和复位信号的不同有不同的型号。
74LS161是集成TTL四位二进制加法计数器，其符号和管脚分布分别如下图所示：表 8-1为74LS161的功能表：表8-1A B C D从表1在为低电平时实现异步复位（清零需要时钟信号。
在复位端高电平条件下，预置端LD为低电平时实现同步预置功能，即需要有效时钟信号才能使输出状态等于并行输入预置数 A B C D。
在复位和预置端都为无效电平时，两计数使能端输入使能信号，74LS161实现模16加法计数功能，；两计数使能端输入禁止信号，，集成计数器实现状态保持功能，。
在时，进位输出端OC=1。
在数字集成电路中有许多型号的计数器产品，可以用这些数字集成电路来实现所需要的计数功能和时序逻辑功能。
用M进制集成计数器构成任意N进制计数器：1、M>N，需一片M进制计数器一种为反馈清零法，另一种为反馈置数法。
（1）反馈清零法反馈清零法是利用反馈电路产生一个给集成计数器的复位信号，使计数器各输出端为零（清零）。
反馈电路一般是组合逻辑电路，计数器输出部分或全部作为其输入，在计数器一定的输出状态下即时产生复位信号，使计数电路同步或异步地复位。
计数器及其应用的实验原理
计数器及其应用的实验原理1. 什么是计数器？计数器是一种电子数字逻辑电路，用于计算和记数。
它由触发器和逻辑门组成，根据输入信号的变化来记录和显示一个有序的数字序列。
计数器可以实现加法、减法、乘法和除法等运算。
2. 计数器的工作原理计数器基于触发器工作，触发器是一种可以存储和改变其状态的电子开关。
常见的触发器有RS触发器、JK触发器和D触发器。
计数器根据触发器的状态改变来计数。
2.1 二进制计数器二进制计数器是最常用的计数器类型。
它由多个触发器按照一定顺序串联而成，每个触发器表示一个二进制位（0或1）。
当计数器接收到时钟信号时，触发器按照设定的计数模式改变其状态，从而实现计数功能。
2.2 计数模式计数器可以采用不同的计数模式，如递增计数、递减计数、加法计数和减法计数等。
计数模式根据输入信号的变化来确定计数的方向和方式。
3. 计数器的应用3.1 秒表计数器可用于制作秒表。
通过将计数器连接到一个时钟信号源，每个时钟周期就会触发计数器计数一次。
当需要计时时，可以启动计数器并显示经过的时间。
3.2 频率计计数器可以用来测量和显示信号的频率。
通过将计数器连接到输入信号，每个计数器计数周期都会表示输入信号的一个完整周期。
根据计数器计数的频率，可以得到输入信号的频率。
3.3 数字表计数器可以用于制作数字表。
通过将计数器的输出与数码管连接，可以实现数字表对时间、温度、湿度等数值的显示。
通过控制计数器的计数速度，可以调整数字表的刷新速率。
3.4 电子游戏计数器还可以用于制作电子游戏。
通过将计数器的输出与游戏的计分系统连接，可以实现计分的功能。
玩家的得分通过计数器累加并显示在游戏界面上。
4. 总结计数器是一种重要的数字电路，可以用于计数、计时和计算等应用。
它基于触发器的工作原理，通过触发器的状态改变来实现计数功能。
计数器可应用于秒表、频率计、数字表和电子游戏等领域。
掌握计数器的原理和应用可以帮助我们理解和设计更复杂的数字逻辑电路。
数字电路 实验 计数器及其应用 实验报告
实验六计数器及其应用一、实验目的1．学习用集成触发器构成计数器的方法2．掌握同步计数的逻辑功能、测试方法及功能扩展方法3．掌握构成任意进制计数器的方法二、实验设备和器件1．+5V直流电源2．双踪示波器3．连续脉冲源4．单次脉冲源5．逻辑电平开关6．逻辑电平显示器7．译码显示器8．CC4013×2（74LS74）CC40192×3（74LS192）CC4011（74LS00）CC4012（74LS20）三、实验原理计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
计数器计数时所经历的独立状态总数为计数器的模（M）。
计数器按模可分为二进计数器（M=2n）、十进计数器（M=10n）和任意进制计数器（M≠2n、M≠10n）。
按计数脉冲输入方式不同，可分为同步计数和异步计数。
按计数值增减趋势分为：加法计数器、减法计数器和可逆（加/减）计数器。
1．用D触发器构成异步二进制加/减计数器图6-1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T 触发器，再由低位触发器的Q端和高一位的CP端相连接。
若将图6-1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2．中规模十进制计数器、十六进制计数器（1）CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能。
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D 输入，表6-2为8421码十进制加、减计数器的状态转换表。
实验_六计数、译码和显示电路(Y)
十进制计数器 CT74LS160(162)与二进制计数器 74LS161(163) 比较
Q0
Q1
Q2
Q3
Q0
Q1
Q2
Q3
CP
CTT CTT CTP CT74LS161 CO CTP CT74LS160 CO CT74LS163 CT74LS162 (162)与 CR LD D0 D1 D2 D3 D3 CP CR LD D0 D1 D2CT74LS160 CT74LS161(163)有何不同？ CR LD
0 1 2 3 4 5 6 7 8 9 10
也可取 D3 D2 D1 D0 = 0011 LD = CO CO = Q3 Q0
方案 2：用 “160” 的后七个状态 0011 ~ 1001实现七进制计数。
取 D3 D2 D1 D0 = 0011 ，LD = CO
1 CP
CTT Q0 Q1 Q2 Q3 CTP CT74LS160 CO
00 0 0
01 0
Z
11 0 0
10 1
Q3 Q2 Q1
n +1 n +1 n +1
= Q 2n
= Q 1n = Q 3n
即:
Q3n+1(010)=1， Q3n+1(101)=0
Q2n+1(010)=0 ， Q2n+1(101)=1 Q1n+1(010)=1 ， Q1n+1(101)=0
010 101
Z = Q 3n Q 2n 自启动失败, 改变 Q1:
Q1
n +1
n n = Q3n + Q2 Q1
010
101
这样:Q1n+1(010)=1， Q1n+1(101)=1 明显的, 能够自启动
实验6(2) 计数器及应用
4 / 9'.
.
发电路实现。CP 脉冲采用实验箱中的连续可调脉冲源，不用单独设计，S∕P 和 Clean 均为轻触按键。
5V
R1
R2
10kΩ 10kΩ
译码
译码
S∕ P
Clean
CP
74LS190
74LS190
脉
(2)
(1)
冲
开始∕ 暂停 控制 电路
▁▁ 0 PL U/D
CP
冲
Q0~Q3
Q0~Q3
模式切换、置数控制电路
图 6-5 倒计时计数器
如图 6-5 所示，按键 S 为倒计时数设置键，M 为模式切换键，S 和 M 键通过模 式切换、置数控制电路实现倒计时数的设定和倒计时功能的切换，C 为清零键，在 任意时刻都能实现对计数结果进行清零。
5 / 9'.
教案编写日期 年月日
教学内容与教学过程
提示与补充
一、 实验前准备实验所用仪器、实验报告、板书实验内容 二、 组织实验课堂
1. 根据实验人数合理分组 2. 学生签名（签到表轮流签名） 3.讲解本次实验方法、要求 三、实验指导 主要讲解实验目的、实验原理、实验步骤及其实验的注意事项等；
1 / 9'.
.
1 （a）复位脉冲反馈法
1 （b）置位脉冲反馈法
图 6-3 复位脉冲反馈法
当 CP 端连续输入 6 脉冲后，D4D3D2D1=0110，其中 D2D3 接到一个与非门的两 输入端，与非门的输出端与清零端 MR＇相连，此时与非门输出为 0，计数器产生 清零动作，所有输出端全为零，计数又从零开始。当 CP 端输入的脉冲数少于 6 个 时，与非门的量输入端至少有一个为零，与非门输出均为 1，计数器不产生清零动 作。
实验六 计数器及其应用
计数器及其应用一、实验目的1．学习集成触发器构成计数器的方法；2．掌握中规模集成计数器的使用方法及功能测试方法；3．用集成电路计数器构成1／N分频器。
二、实验预习要求1．复习计数器电路工作原理；2．预习中规模集成电路计数器74LS192的逻辑功能及使用方法；3．复习实现任意进制计数的方法。
三、实验原理计数器是典型的时序逻辑电路，它用来累计和记忆输入脉冲的个数。
计数是数字系统中很重要的基本操作，集成计数器是最广泛应用的逻辑部件之一。
计数器种类较多，按构成计数器中的多触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器；根据计数制的不同，分为二进制计数器、十进制计数器和任意进制计数器；根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等。
图实验6.1 四位二进制异步加法计数器1. 用D触发器构成异步二进制加/减计数器。
如图实验6.1所示，用四个D触发器构成四位二进制异步加法计数器，其连接特点是将D触发器接成T’触发器，再由低位触发器的/Q 端和高一位的CP端相连。
如果将上图中的Q端与高一位的CP端相连，即可构成四位二进制异步减法计数器。
2. 中规模＋进制计数器74LS192是同步十进制可逆计数器，如图实验6.2所示。
图实验6.2 74LS192逻辑符号及引脚排列CPu－加计数端；CPD－减计数端；/LD－置数端；/CO－非同步进位输出端；/BO－非同步借位输出端；D0、D1、D2、D3－计数器输入端；CR－清零端；Q0、Q1、Q2、Q3－数据输出端。
表实验6.1 74LS192逻辑功能表3. 4位同步二进制加法计数器74LS161表实验6.2 74LS161功能表CP－计数脉冲；D0～D3－数据输入端；/CR－清除端；Q0～Q3－输出端；/LD－预置端；CTP、CTT－使能端图实验6.3 74LS161引线排列图4. 计数器级联使用及任意进制计数器的实现（1）任意进制的实现图实验6.4所示利用74LS192采用复位法构成五进制计数器。
计数器的应用实验总结
计数器的应用实验总结介绍计数器是一种常见的应用，广泛应用于各个领域。
在本次实验中，我们对计数器的应用进行了研究和总结。
本文将对实验的目的、实验过程、实验结果以及对计数器应用的总结进行详细阐述。
实验目的本次实验的目的是通过研究计数器的应用，探索其在实际生活和工程中的应用价值。
我们希望能够深入了解计数器的原理和相关知识，并通过实验验证计数器在不同场景下的应用效果。
实验过程1.确定实验步骤：我们首先确定了实验步骤，包括材料准备、实验环境搭建、实验操作等。
2.材料准备：我们准备了一台计算机、一块开发板、若干导线和一个计数器模块作为实验所需材料。
3.实验操作：我们按照设定的实验步骤进行操作，将计数器模块与开发板进行连接，并通过编程的方式设置计数器的初始值和计数方式。
4.实验观察：在实验过程中，我们观察了计数器模块的工作状态，并记录相关数据。
5.数据分析：根据实验获得的数据，我们进行了详细的数据分析和处理，得出了一些结论。
实验结果通过本次实验，我们获得了以下实验结果：1.计数器模块能够准确地记录计数次数，并且可以根据设置的计数方式进行自动计数。
2.不同的计数方式对计数器的性能影响较大，有些计数方式可能会导致计数器出现误差。
3.计数器模块的精度与其技术规格有关，选择合适的计数器模块可以提高计数器的性能。
计数器应用总结计数器在生活和工程中有着广泛的应用。
以下是对计数器应用的总结：1.计步器：计步器是计数器的一个常见应用，用于记录行走步数。
可以通过计步器来监控日常运动量，帮助人们进行健康管理。
2.生产计数：在生产线上，可以使用计数器来记录生产数量，帮助工厂管理生产进度和产品质量。
3.交通流量统计：计数器可以用于统计道路上的车辆流量，为交通管理提供数据支持，帮助进行交通规划和拥堵预测。
4.频率计数：计数器可以用于测量信号的频率，广泛应用于电子设备测试和通信领域。
5.时间测量：计数器也可以用于测量时间，如秒表和倒计时器等，广泛应用于运动比赛和实验室实验等场景。
实验六计数器及其应用
实验六计数器及其应用一、实验目的1、学习用集成触发器构成计数器的方法2、掌握中规模集成计数器的使用及功能测试方法3、运用集成计数计构成1/N分频器二、实验原理1、用D触发器构成异步二进制加／减计数器图1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图1 四位二进制异步加法计数器2、中规模十进制计数器CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图2所示。
图2 CC40192引脚排列及逻辑符号图中LD—置数端 CPU —加计数端 CPD—减计数端CO—非同步进位输出端BO—非同步借位输出端D0、D1、D2、D3—计数器输入端Q0、Q1、Q2、Q3—数据输出端 CR—清除端CC40192（同74LS192，二者可互换使用）的功能如表9－1，说明如下：表9－13、计数器的级联使用图3是由CC40192利用进位输出CO控制高一位的CPU端构成的加数级联图。
图3 CC40192级联电路4、实现任意进制计数(1) 用复位法获得任意进制计数器假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
如图4所示为一个由CC40192十进制计数器接成的6进制计数器。
(2) 利用预置功能获M进制计数器图4 六进制计数器三、实验设备与器件1、＋5V直流电源2、双踪示波器3、连续脉冲源4、单次脉冲源5、逻辑电平开关6、逻辑电平显示器7、译码显示器8、 CC4013×2（74LS74）、CC40192×3（74LS192）、CC4011（74LS00） CC4012（74LS20）四、实验内容1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
(1) 按图9－1接线，RD 接至逻辑开关输出插口，将低位CP端接单次脉冲源，输出端Q3、Q2、Q3、Q接逻辑电平显示输入插口，各S D接高电平“1”。
数电实验报告：计数器及其应用-计数器应用实验报告
数字电子技术实验报告实验四：计数器及其应用一、实验目的：1、熟悉常用中规模计数器的逻辑功能。
2、掌握二进制计数器和十进制计数器的工作原理和使用方法。
二、实验设备：1、数字电路实验箱；2、74LS90。
三、实验原理：1、计数是一种最简单基本运算，计数器在数字系统中主要是对脉冲的个数进行计数，以实现测量、计数和控制的功能，同时具有分频功能。
计数器按计数进制分有：二进制计数器，十进制计数器和任意进制计数器；按计数单元中触发器所接收计数脉冲和翻转顺序分有：异步计数器，同步计数器；按计数功能分有：加法计数器，减法计数器，可逆（双向）计数器等。
2、74LS90是一块二-五-十进制异步计数器，外形为双列直插，NC表示空脚，不接线，它由四个主从JK触发器和一些附加门电路组成，其中一个触发器构成一位二进制计数器；另三个触发器构成异步五进制计数器。
在74LS90计数器电路中，设有专用置“0”端R0（1），R0（2）和置“9”端S9（1）S9（2）。
其中前两个为异步清0端，后两个为异步置9端。
CP1, CP2为两个时钟输入端；Q0~Q3为计数输出端。
当R1=R2=S1=S2=0时，时钟从CP1引入，Q0输出为二进制；从CP2引入，Q3输出为五进制。
时钟从CP1引入，二Q0接CP1,则Q3Q2Q1Q0输出为十进制（8421码）；时钟从CP2引入，而Q3接CP1，则Q0Q3Q2Q1输出为十进制（5421码）。
四、实验原理图及实验结果：1、实现0～9十进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~9十个数字。
2、实现六进制计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0~5六个数字。
3、实现0、2、4、6、8、1、3、5、7、9计数。
1）实验原理图如下：（函数信号发生器：5V 3Hz 偏移2.5V方波）2）实验结果：解码器上依次显示0、2、4、6、8、1、3、5、7、9十个数字。
计数器及其应用 (电工电子技术实验) PPT
一、实验目的
1．学习用集成触发器构成计数器的方法，了解 计数器的工作原理； 2．掌握中规模集成计数器（74LS390）的使用 方法及功能测试方法。
二、实验仪器
THD-1数字电路箱 集成片74LS112，74LS390
三、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，
2．中规模十进制计数器 74LS390是 集成双十进制可逆 计数器，具有双时钟输入， 并
具有清除等功能，其引脚排列 及逻辑符号如图1所示。
Vcc 2C
2RD 2QA 2C
2QB 2QC 2QD
16
15
14
13
´ 12
11
10
9
CQ RD
RD
C
Q0
Q1
Q2
1 2 34 56 78
1C
´ 1RD 1QA
1C
1QB 1QC 1QD GND
图1 74LS390管脚图
四、实验内容
1．用74LS 112触发器构成4位二进制异步加法计数器。
(1)．按图2连接，触发器的J、K、Sd端接高电平（防止外界干扰），清零端RD 接逻辑开关，CP 端接单次脉冲。 (2)． RD清零、复位后，逐个送入单次脉冲，观察并列表记录 Q3～Q0状态。 (3)．将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。 (4)．将1Hz的连续脉冲改为1KHZ，用双踪示波器观察CP、Q3、Q2、Q1、Q0 端波形，描绘之。
列表记录之。
CD4511
CD4511
DC BA
DC BA
2Q 2Q 2Q 2C 2Q
DC
B
´
A2
2RCD
1Q 1Q
计数器及其应用实验心得
计数器及其应用实验心得
电子计数器是指由可编程控制器驱动的计数器接口，它可以用来计算信号的正反脉冲
和次数，并可以提供具有计数功能的输出端的机器设备。
它的应用非常广泛，被用于生产
线等工艺流程中的计数、计时、平衡和调速等场合。
本次实验中，我用电子计数器结合
W836X的芯片，以此来控制程序以实现定时、计数、转换模式等功能。
实验中，我们首先搭建电子计数器的系统结构：一个W836X芯片、一个三通道电子计
数器和一个串口结构等，并用C测试语言连接不同模块，写好有关代码以供程序控制电子
计数器；接着，我们配置W836X芯片，让电子计数器可以被PC机控制；接下来，我们使
用PC机连接串口，可以实时获取和显示系统的参数；最后，我们进行操作，改变模式，
来实现电子计数器的定时、计数和转换模式等功能。
实验过程中让我深刻的体会到了电子计数器的重要性和多方面的价值：从技术的角度
来看，它可以用于计数、计时、定时和转换模式等，是一种能够自动完成计算任务的智能
器件；从应用的角度来看，它可以用来实现自动化生产流程，提高生产效率，并减少浪费；从经济的角度来看，它的使用可以将企业的成本费用降低，同时能够提升企业的市场竞争力。
通过本次实验，可以更好地认识到电子计数器的科学技术，熟悉使用方法及其应用，
并分享所学知识，使电子计数器在各个领域发挥出更大的作用。
数字逻辑实验报告：计数器及其应用
安徽师范大学
学院实验报告
专业名称软件工程
实验室
实验课程数字逻辑
实验名称计数器及其应用姓名
学号
同组人员
实验日期2013.6.3
注：实验报告应包含（实验目的，实验原理，主要仪器设备和材料，实验过程和步骤，实验原始数据记录和处理，实验结果和分析，成绩评定）等七项内容。
具体内容可根据专业特点和实验性质略作调整，页面不够可附页。
一．实验目的
1、熟悉集成计数器的功能。
2、掌握使用同步清零法与置数法组建十二进制计数器的方法。
3、掌握任意进制计数器的设计方法。
二、实验要求
1、测试计数器74LS161的功能
2、用74LS161和逻辑门实现一个十二进制加法计数器
3、用两片74LS161构成二十四进制加法计数器
三、主要仪器设备和材料
1、芯片74LS161
2、芯片74LS00（与非门）
3、导线若干
附相关门电路引脚图：
（1）74LS00二输入4与非门
（2）74LS161引脚。
实验6六计数器及其应用
CP Q0 Q1 Q2 Q3
Q3Q2Q1Q0
0000
1111
1110
1101
1100
1011
1010
1001
0001
0010
0011
0100
0101
0110
0111
1000
如将低位触发器的 Q 端和高一位的CP端相连接， 则构成加法计数器
3、同步十进制可逆计数器74LS192
Vcc D0 CR BO CO LD D2 D3
输入
输出
CR LD CPU CPD D3
D2
D1
D0
Q3 Q2
Q1
Q0
1X
XXXX
XX
00
0
1
XX
d
cb
a
1
X XX
X
0
1
1
X X XX
0
00
0
dcb
a
加计数
减计数
4、实现任意进制计数
假定已有N进制计数器，而需要得到一个M进制计 数器时，只要M<N，用复位法使计数器计数到M时 置0，即获得M进制计数器。分异步清零和同步清 零两种情况。
（2）清零后，逐个送入单次脉冲，观察并记录Q3、 Q2、Q1、Q0状态。
（3）将单次脉冲改为1Hz的连续脉冲，观Q3、Q2、 Q1、Q0的状态。
（4）将CP改为1KHz，用示波器观察CP、Q3、Q2、 Q1、Q0端波形。
（5）改结成减法计数器，重复上述步骤，并列表记 录输出状态。
2、、用两片74LS192构成60进制计数器。
五、实验报告 1. 画出实验线路图，记录整理实验现象及实验所得的有 关波形，对实验结果进行分析。 2. 总结使用集成计数器的体会。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验六计数器及其应用
一、实验目的
1、学习用集成触发器构成计数器的方法
2、掌握中规模集成计数器的使用及功能测试方法
3、运用集成计数计构成1/N分频器
二、实验原理
计数器是一个用以实现计数功能的时序部件，它不仅可用来计脉冲数，还常用作数字系统的定时、分频和执行数字运算以及其它特定的逻辑功能。
计数器种类很多。
按构成计数器中的各触发器是否使用一个时钟脉冲源来分，有同步计数器和异步计数器。
根据计数制的不同，分为二进制计数器，十进制计数器和任意进制计数器。
根据计数的增减趋势，又分为加法、减法和可逆计数器。
还有可预置数和可编程序功能计数器等等。
目前，无论是TTL还是CMOS集成电路，都有品种较齐全的中规模集成计数器。
使用者只要借助于器件手册提供的功能表和工作波形图以及引出端的排列，就能正确地运用这些器件。
1、用D触发器构成异步二进制加／减计数器
图6－1是用四只D触发器构成的四位二进制异步加法计数器，它的连接特点是将每只D触发器接成T'触发器，再由低位触发器的Q端和高一位的CP端相连接。
图6－1 四位二进制异步加法计数器
若将图6－1稍加改动，即将低位触发器的Q端与高一位的CP端相连接，即构成了一个4位二进制减法计数器。
2、中规模十进制计数器
CC40192是同步十进制可逆计数器，具有双时钟输入，并具有清除和置数等功能，其引脚排列及逻辑符号如图6－2所示。
图6－2 CC40192引脚排列及逻辑符号
图中LD—置数端CP U—加计数端CP D—减计数端
CO—非同步进位输出端BO—非同步借位输出端
D0、D1、D2、D3—计数器输入端
Q0、Q1、Q2、Q3—数据输出端CR—清除端
CC40192（同74LS192，二者可互换使用）的功能如表6－1，说明如下：
当清除端CR为高电平“1”时，计数器直接清零；CR置低电平则执行其它功能。
当CR为低电平，置数端LD也为低电平时，数据直接从置数端D0、D1、D2、D3置入计数器。
当CR为低电平，LD为高电平时，执行计数功能。
执行加计数时，减计数端CP D接高电平，计数脉冲由CP U输入；在计数脉冲上升沿进行8421 码十进制加法计数。
执行减计数时，加计数端CP U接高电平，计数脉冲由减计数端CP D输入，表6－2为8421码十进制加、减计数器的状态转换表。
加法计数
表6－2
减计数
3、计数器的级联使用
一个十进制计数器只能表示0～9十个数，为了扩大计数器范围，常用多个十进制计数器级联使用。
同步计数器往往设有进位（或借位）输出端，故可选用其进位（或借位）输出信号驱动下一级计数器。
图6－3是由CC40192利用进位输出CO控制高一位的CP U端构成的加数级联图。
图6－3 CC40192级联电路
4、实现任意进制计数
(1) 用复位法获得任意进制计数器
假定已有N进制计数器，而需要得到一个M进制计数器时，只要M＜N，用复位法使计数器计数到M时置“0”，即获得M进制计数器。
如图6－4所示为一个由CC40192十进制计数器接成的6进制计数器。
(2) 利用预置功能获M进制计数器
图6－5为用三个CC40192组成的421进制计数器。
外加的由与非门构成的锁存器可以克服器件计数速度的离散性，保证在反馈置“0”信号作用下计数器可靠置“0”。
图6－4 六进制计数器图6－5 421进制计数器
图6－6是一个特殊12进制的计数器电路方案。
在数字钟里，对时位的计数序列是1、2、…11，12、1、…是12进制的，且无0数。
如图所示，当计数到13时，通过与非门产生一个复位信号，使CC40192(2)〔时十位〕直接置成0000，而CC40192(1)，即时的个位直接置成0001，从而实现了1－12计数。
图6－6 特殊12进制计数器
三、实验设备与器件
1、＋5V直流电源
2、双踪示波器
3、连续脉冲源
4、单次脉冲源
5、逻辑电平开关
6、逻辑电平显示器
7、译码显示器
8、CC4013×2（74LS74）CC40192×3（74LS192）
CC4011（74LS00）CC4012（74LS20）
四、实验内容
1、用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。
(1) 按图6－1接线，R D接至逻辑开关输出插口，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q3、Q0接逻辑电平显示输入插口，各S D接高电平“1”。
(2) 清零后，逐个送入单次脉冲，观察并列表记录Q3～Q0状态。
(3) 将单次脉冲改为1HZ的连续脉冲，观察Q3～Q0的状态。
(4) 将1Hz的连续脉冲改为1KHz，用双踪示波器观察CP、Q3、Q2、Q1、Q0端波形，描绘之。
（5）将图6－1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，
2、测试CC40192或74LS192同步十进制可逆计数器的逻辑功能
计数脉冲由单次脉冲源提供，清除端CR 、置数端LD 、数据输入端D 3 、D 2、D 1、D 0 分别接逻辑开关，输出端 Q 3、Q 2、Q 1、Q 0接实验设备的一个译码显示输入相应插口A 、B 、C 、D ；CO 和BO 接逻辑电平显示插口。
按表6－1逐项测试并判断该集成块的功能是否正常。
(1) 清除
令CR=1，其它输入为任意态，这时Q 3Q 2Q 1Q 0＝0000，译码数字显示为0。
清除功能完成后，置CR ＝0 (2) 置数
CR ＝0，CP U ，CP D 任意，数据输入端输入任意一组二进制数，令LD = 0，观察计数译码显示输出，预置功能是否完成，此后置LD ＝1。
(3) 加计数
CR ＝0，LD ＝CP D ＝1，CP U 接单次脉冲源。
清零后送入10个单次脉冲，观察译码数字显示是否按8421码十进制状态转换表进行；输出状态变化是否发生在CP U 的上升沿。
(4) 减计数
CR ＝0，LD ＝
CP U ＝1，CP D 接单次脉冲源。
参照3)进行实验。
3、图6－3所示，用两片CC40192组成两位十进制加法计数器，输入1Hz 连续计数脉
4、将两位十进制加法计数器改为两位十进制减法计数器，实现由99—00递减计数，记录之。
5、按图6－4电路进行实验，记录之。
6、按图6－5，或图6－6进行实验，记录之。
五、实验总结
1. 该实验存在一定测量误差，误差来源于电路箱中得误差，但是误差实验允许范围内，故该实验有效。
2．该实验应该注意电路的联线，同时要求熟练掌握各个芯片的使用方法。
3．对74LS161、74LS90有更深一步了解，加深了同学们对由74LS161、74LS90组成的计数器的工作原理的理解，同时对书本的知识加深了理解。
4. 同学们学会用集成电路构成计数器的方法，掌握中规模集成计数器的使用及功能测试方法。