7.1总线与接口标准-计算机系统原理-刘均-清华大学出版社
合集下载
1.4微型计算机接口-微型计算机汇编语言与接口技术-刘均-清华大学出版社
为了保证微处理器和I/O设备之间信息传输的可靠性， 在两者之间增加了接口部件。
接口部件的根本作用就是要以尽量统一的标准为微 处理器和各种I/O设备之间建立起可靠的消息连接和 数据传输的通道。
大多数的微机接口部件采用可编程接口芯片设计， 即可以由程序指令来控制和选择功能。所以微机接 口技术便是研究接口部件硬件和软件设计的一门技 术。
接口内部有多个可以进行读/写操作的寄存器，称为 I/O端口寄存器。按存放信息的不同，有数据端口、 状态端口和控制端口3种。
◦ 数据端口用于暂存CPU与外部I/O设备间传送的数据信息。 ◦ 状态端口用于暂存外部I/O设备的状态信息。 ◦ 控制端口用于暂存CPU对外部I/O设备或接口的控制信息，
控制外部I/O设备或接口的工作方式。
教材第页 8
1.4.3 微型计算机接口软件组成
3. 数据输入、输出程序段
◦ 微处理器和外部I/O设备之间，一般都会涉及到数据的输 入输出。微处理器与接口电路之间可以采用各种数据交换 方式，从I/O设备输入数据，或者向I/O设备输出数据。
4. 数据处理程序段
◦ 在微处理器内部对数据进行算术运算、逻辑运算、移位操 作等处理。
读书之法，在循序而渐进，熟读而教精材思第页
2
1.4.1 微型计算机接口功能
微型计算机接口的功能主要包括以下内容 (1)进行I/O地址译码或设备选择，以便微处理器能与某一个指
定的I/O设备进行数据传送。 (2)采用锁存、缓冲、驱动等方式，协调微处理器与I/O设备的
速度，保障数据、地址、状态信息的可靠传输。 (3)对信息格式、电平类型、码制等进行转换，使信息符合微处
理器和I/O设备的要求。 (4)提供微处理器和I/O设备数据传输时的联络信号或提供I/O设
接口部件的根本作用就是要以尽量统一的标准为微 处理器和各种I/O设备之间建立起可靠的消息连接和 数据传输的通道。
大多数的微机接口部件采用可编程接口芯片设计， 即可以由程序指令来控制和选择功能。所以微机接 口技术便是研究接口部件硬件和软件设计的一门技 术。
接口内部有多个可以进行读/写操作的寄存器，称为 I/O端口寄存器。按存放信息的不同，有数据端口、 状态端口和控制端口3种。
◦ 数据端口用于暂存CPU与外部I/O设备间传送的数据信息。 ◦ 状态端口用于暂存外部I/O设备的状态信息。 ◦ 控制端口用于暂存CPU对外部I/O设备或接口的控制信息，
控制外部I/O设备或接口的工作方式。
教材第页 8
1.4.3 微型计算机接口软件组成
3. 数据输入、输出程序段
◦ 微处理器和外部I/O设备之间，一般都会涉及到数据的输 入输出。微处理器与接口电路之间可以采用各种数据交换 方式，从I/O设备输入数据，或者向I/O设备输出数据。
4. 数据处理程序段
◦ 在微处理器内部对数据进行算术运算、逻辑运算、移位操 作等处理。
读书之法，在循序而渐进，熟读而教精材思第页
2
1.4.1 微型计算机接口功能
微型计算机接口的功能主要包括以下内容 (1)进行I/O地址译码或设备选择，以便微处理器能与某一个指
定的I/O设备进行数据传送。 (2)采用锁存、缓冲、驱动等方式，协调微处理器与I/O设备的
速度，保障数据、地址、状态信息的可靠传输。 (3)对信息格式、电平类型、码制等进行转换，使信息符合微处
理器和I/O设备的要求。 (4)提供微处理器和I/O设备数据传输时的联络信号或提供I/O设
3.1运算器-计算机系统原理-刘均-清华大学出版社
Y2)(X1+Y1)C0 C4=X4Y4+(X4+Y4)C3=X4Y4+(X4+Y4)X3Y3+(X4+Y4)(X3+Y3)X2Y2+(X4+Y4)(X3+
Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3)(X2+Y2)（X1+Y1)C0
3.1.2加法器
这样的进位产生电路非常复杂，为了简化，定义两个辅助函数 ：
3.1.1半加器和全加器
根据真值表，可以写出Fi和Ci的逻辑表达式并化简：
根据逻辑表达式得到全加器的电路逻辑图和符号表示，如图3.2 所示。（动画演示文件名：虚拟机1-全加器操作.swf）
3.1.2加法器
半加器和全加器只能进行一位二进制数 的加法运算。多个半加器和全加器可以 用于组成n位加法器。
3.1.1半加器和全加器
加法是计算机中的基本运算。 运算器中的各种运算都是分解成加法运
算进行的，因此加法器是运算器的基本 部件。
3.1.1半加器和全加器
1.半加器
◦ 完成两个一位二进制数相加，不考虑低位 进位的电路，称为半加器。表3.1是两个二 进制数Xi和Yi相加的真值表，Hi是半加和， Ci表示向高位的进位。
3.1.1半加器和全加器
根据真值表写出Hi和Ci的逻辑表达式并化简： ◦ Hi=XiYi+XiYi=Xi⊕Yi ◦ Ci=XiYi ◦ 根据逻辑表达式得到半加器的逻辑电路图和符号， 如图3.1所示。
3.1.1半加器和全加器
2.全加器 ◦ 多位二进制数据相加，必须考虑位和位之间的进位。完成两 个一位二进制数相加，并考虑低位进位的电路，称为全加器。 ◦ 表3.2是全加运算的真值表，其中Xi、Yi表示第i位的加数，Ci-1 表示第i位的进位输入，Fi是第i位的全加和，Ci是第i位的进位 输出。
Y3)(X2+Y2)X1Y1+(X4+Y4)(X3+Y3)(X2+Y2)（X1+Y1)C0
3.1.2加法器
这样的进位产生电路非常复杂，为了简化，定义两个辅助函数 ：
3.1.1半加器和全加器
根据真值表，可以写出Fi和Ci的逻辑表达式并化简：
根据逻辑表达式得到全加器的电路逻辑图和符号表示，如图3.2 所示。（动画演示文件名：虚拟机1-全加器操作.swf）
3.1.2加法器
半加器和全加器只能进行一位二进制数 的加法运算。多个半加器和全加器可以 用于组成n位加法器。
3.1.1半加器和全加器
加法是计算机中的基本运算。 运算器中的各种运算都是分解成加法运
算进行的，因此加法器是运算器的基本 部件。
3.1.1半加器和全加器
1.半加器
◦ 完成两个一位二进制数相加，不考虑低位 进位的电路，称为半加器。表3.1是两个二 进制数Xi和Yi相加的真值表，Hi是半加和， Ci表示向高位的进位。
3.1.1半加器和全加器
根据真值表写出Hi和Ci的逻辑表达式并化简： ◦ Hi=XiYi+XiYi=Xi⊕Yi ◦ Ci=XiYi ◦ 根据逻辑表达式得到半加器的逻辑电路图和符号， 如图3.1所示。
3.1.1半加器和全加器
2.全加器 ◦ 多位二进制数据相加，必须考虑位和位之间的进位。完成两 个一位二进制数相加，并考虑低位进位的电路，称为全加器。 ◦ 表3.2是全加运算的真值表，其中Xi、Yi表示第i位的加数，Ci-1 表示第i位的进位输入，Fi是第i位的全加和，Ci是第i位的进位 输出。
11.3 显示器接口-微型计算机汇编语言与接口技术-刘均-清华大学出版社
第11章 输入输出设备接口与 总线
11.1 键盘接口 11.2 鼠标接口 11.3 显示器接口 11.4 打印机接口 11.5 外存储器接口 11.6 可编程键盘/显示器接口芯片8279 11.7 OCMJ点阵式液晶显示器 11.8 总线及总线标准
业精于勤而荒于嬉
教材第页 1
11.3 显示器接口
显示器是计算机系统中最常用的输出设备之一。常见的显示器 有阴极射线管显示器CRT和液晶显示器LCD两种。目前计算机系 统中主要使用LCD液晶显示器。
显示器接口也称作显示控制器、显示适配器或显示卡。显示卡 从最初的彩色绘图卡CGA到显示图形阵列卡VGA，到目前各种 3D显示卡，显示卡的结构和接口形式都发展迅速、种类繁多。
显示卡的组成结构如图11.9所示，其中包括显示存储器、字符 发生器、图形发生器、控制电路。在使用VGA和SVGA的显示卡 上还有RAMDAC（Random Access Memory Digital/Analog Convertor）数/模转换器，将显示存储器中的数字信号转换成 显示器能够识别的模拟信号。
在DVI标准中对接口的物理方式、电气指标、时钟方式、编码 方式、传输方式、数据格式等进行了严格的定义和规范。DVI 接口可以分为两种。一种称之为数字视频的DVI-D（Digital）接 口，它含有24个引脚，为纯数字视频传输。另一种是包含数字 和模拟视频的DVI-I（Integrated）接口。它包含DVI-D的全部24 个引脚以及模拟视频接口C1-C5。因此，DVI-I完全可以兼容VGA 接口，甚至还可以实现TV-OUT等模拟视频功能。
LCD液晶显示器以液晶材料为基本组件。液晶分子在有电流通 过或者电场有改变时，会改变排列方式，从而对光源的反射或 透射度发生变化。根据显示卡送来的数据，对应控制液晶单元 调制光线，从而使显示屏上若干个亮点按照一定的规律组成字 符或图形。
11.1 键盘接口 11.2 鼠标接口 11.3 显示器接口 11.4 打印机接口 11.5 外存储器接口 11.6 可编程键盘/显示器接口芯片8279 11.7 OCMJ点阵式液晶显示器 11.8 总线及总线标准
业精于勤而荒于嬉
教材第页 1
11.3 显示器接口
显示器是计算机系统中最常用的输出设备之一。常见的显示器 有阴极射线管显示器CRT和液晶显示器LCD两种。目前计算机系 统中主要使用LCD液晶显示器。
显示器接口也称作显示控制器、显示适配器或显示卡。显示卡 从最初的彩色绘图卡CGA到显示图形阵列卡VGA，到目前各种 3D显示卡，显示卡的结构和接口形式都发展迅速、种类繁多。
显示卡的组成结构如图11.9所示，其中包括显示存储器、字符 发生器、图形发生器、控制电路。在使用VGA和SVGA的显示卡 上还有RAMDAC（Random Access Memory Digital/Analog Convertor）数/模转换器，将显示存储器中的数字信号转换成 显示器能够识别的模拟信号。
在DVI标准中对接口的物理方式、电气指标、时钟方式、编码 方式、传输方式、数据格式等进行了严格的定义和规范。DVI 接口可以分为两种。一种称之为数字视频的DVI-D（Digital）接 口，它含有24个引脚，为纯数字视频传输。另一种是包含数字 和模拟视频的DVI-I（Integrated）接口。它包含DVI-D的全部24 个引脚以及模拟视频接口C1-C5。因此，DVI-I完全可以兼容VGA 接口，甚至还可以实现TV-OUT等模拟视频功能。
LCD液晶显示器以液晶材料为基本组件。液晶分子在有电流通 过或者电场有改变时，会改变排列方式，从而对光源的反射或 透射度发生变化。根据显示卡送来的数据，对应控制液晶单元 调制光线，从而使显示屏上若干个亮点按照一定的规律组成字 符或图形。
6.1中央处理器的结构与功能-计算机系统原理-刘均-清华大学出版社
6.1.2中央处理器的基本结构
在CPU内部，有寄存器组、运算器和控 制器等。
（1）寄存器组
◦ 每一个CPU内部都会设置一些寄存器，用于 保存运算数据或运算结果。在图6.1所示的 计算机中，n个寄存器名称为R0~Rn-1。这些 寄存器需要有数据输入输出的控制信号。 数据输入寄存器的控制信号定义为Rnin，数 据输出寄存器的控制信号定义为Rnout。
6.1中央处理器的结构与功能
计算机系统中，中央处理器（Central Processing Unit，CPU）是计算机工作的指挥 和控制中心。中央处理器是由运算器和控制 器两大部分组成的。控制器的主要功能是从 内存取出指令，对指令进行译码，产生相应 的操作控制信号，控制计算机的各个部件协 调工作。运算器接受控制器的命令进行操作 ，完成所有的算术运算和逻辑运算。控制器 是整个系统的操控中心。在控制器的控制之 下，运算器、存储器和输入、输出设备等部 件构成一个有机的整体。
6.1.2中央处理器的基本结构
（2）运算器
运算器包括算术逻辑单元ALU和暂存器。ALU完成各 种算术运算和逻辑运算。暂存器用于暂存ALU运算的 数据和结果。在图6.1所示的计算机中，Y是ALU的输 入暂存器，存放一个需要ALU运算的数据。Z是ALU的 输出暂存器，存放ALU运算后的结果。暂存器Y有2个 控制信号，数据输入Y的控制信号定义为Yin，数据输 出Y的控制信号定义为Yout。暂存器Z有2个控制信号 ，数据输入Z的控制信号定义为Zin，数据输出Z的控 制信号定义为Zout。ALU有多种运算，控制信号比较 多，图6.1所示计算机中简化这些控制信号，其中+表 示ALU加法控制信号，-表示ALU减法控制信号，1->C0 表构
存储器地址寄存器MAR用来保存当前 CPU所访问的内存单元地址。由于CPU 和内存之间有速度差异，所以必须使用 地址寄存器来保存地址信息，直到内存 读写操作完成。存储器数据寄存器MDR 是CPU和主存及外部设备之间信息传送 的中转站。当通过数据总线向存储器或 外部设备存取数据时，数据暂时存放在 MDR中，因此也称为数据缓冲器。
11.4 打印机接口-微型计算机汇编语言与接口技术-刘均-清华大学出版社
（3）存储器部分。打印机配有RAM和ROM，RAM作为数据缓 冲器，ROM中存放打印控制程序和字符发生器。
（4）锁存器部分。用来记录打印的点阵信息或控制的开关状 态。
（5）驱动电路。用来驱动执行机构的电路。执行机构包勤而荒于嬉
教材第页 4
11.4.2 PC打印机接口
业精于勤而荒于嬉
教材第页 10
11.4.2 PC打印机接口
图11.12是某PC上增强功能端口ECP的资源信息。
业精于勤而荒于嬉
教材第页 11
11.4.2 PC打印机接口
3. 并行打印机接口编程
对并行打印机接口编程可以直接对端口编程，也可以使用BIOS 或DOS功能调用实现。使用BIOS或DOS功能调用的方法可参看 相关资料。下面介绍直接对端口编程的方法。
打印机接口标准有Centronics并行接口标准和IEEE1284标准。 1. Centronics并行接口标准 Centronics并行接口标准定义了36芯接口引脚信号。在
Centronics标准定义的信号线中，最主要的是8位并行数据线和 两根握手联络信号线STROBE、ACK，以及BUSY信号线。
（1）控制寄存器的位模式
业精于勤而荒于嬉
教材第页 5
11.4.2 PC打印机接口
例11-6 用8255A作为打印机接口，编写程序实现：CPU用查询方 式向打印机输出26个英文字母。电路连接如图11.11所示，其中 8255A的端口地址为80H~86H（偶地址连接方式）。
解 根据Centronics并行接口标准定义，打印机的工作过程如下 ：当主机要向打印机输出字符时，先查询打印机忙信号BUSY。 若打印机正在打印其他数据，则BUSY=1；反之，则BUSY=0。因 此，当查询到BUSY=0时，则可通过8255A向打印机输出一个字 符。此时，要给打印机的选通端STB 一个负脉冲，将字符锁存 到打印机的输入缓冲器中。
（4）锁存器部分。用来记录打印的点阵信息或控制的开关状 态。
（5）驱动电路。用来驱动执行机构的电路。执行机构包勤而荒于嬉
教材第页 4
11.4.2 PC打印机接口
业精于勤而荒于嬉
教材第页 10
11.4.2 PC打印机接口
图11.12是某PC上增强功能端口ECP的资源信息。
业精于勤而荒于嬉
教材第页 11
11.4.2 PC打印机接口
3. 并行打印机接口编程
对并行打印机接口编程可以直接对端口编程，也可以使用BIOS 或DOS功能调用实现。使用BIOS或DOS功能调用的方法可参看 相关资料。下面介绍直接对端口编程的方法。
打印机接口标准有Centronics并行接口标准和IEEE1284标准。 1. Centronics并行接口标准 Centronics并行接口标准定义了36芯接口引脚信号。在
Centronics标准定义的信号线中，最主要的是8位并行数据线和 两根握手联络信号线STROBE、ACK，以及BUSY信号线。
（1）控制寄存器的位模式
业精于勤而荒于嬉
教材第页 5
11.4.2 PC打印机接口
例11-6 用8255A作为打印机接口，编写程序实现：CPU用查询方 式向打印机输出26个英文字母。电路连接如图11.11所示，其中 8255A的端口地址为80H~86H（偶地址连接方式）。
解 根据Centronics并行接口标准定义，打印机的工作过程如下 ：当主机要向打印机输出字符时，先查询打印机忙信号BUSY。 若打印机正在打印其他数据，则BUSY=1；反之，则BUSY=0。因 此，当查询到BUSY=0时，则可通过8255A向打印机输出一个字 符。此时，要给打印机的选通端STB 一个负脉冲，将字符锁存 到打印机的输入缓冲器中。
5.1指令系统概述-计算机系统原理-刘均-清华大学出版社
5.1.2寻址方式
指令中的地址码部分指明了指令的操作数或操作数 的地址或操作结果的地址。这种指定操作数或者操 作数地址，以及操作结果地址的方式称为寻是指操作数的地址，目的地址码是运算结果 的地址。
计算机指令系统中常用的寻址方式有立即寻址、寄 存器寻址、直接寻址、寄存器间接寻址、相对寻址 、基址和变址寻址、隐含寻址等方式。为了方便讲 解，我们重点以8086指令系统为例。
5.1指令系统概述
指令系统是指计算机所具有的各种指令 的集合，它是软件编程的出发点和硬件 设计的依据，反映了计算机硬件具有的 基本功能。
5.1.1指令的格式
机器指令是计算机硬件能够识别并直接执行的操作 命令。指令由操作码和地址码两部分组成。
◦ 操作码用来说明指令操作的性质及功能。 ◦ 地址码用来描述该指令的操作对象，由它给出操作数或操作
5.1.2寻址方式
4.寄存器间接寻址方式
◦ 指令中的地址码给出寄存器，寄存器中存放操作数的有效地 址。因为只需给出寄存器号，所以指令的长度较短，但是因 为要根据寄存器中的有效地址访问内存才能得到操作数，指 令的执行时间比寄存器寻址方式长。
◦ 8086指令系统中，只有BX、BP、SI、DI这4个寄存器可以使用 寄存器间接寻址方式。寄存器间接寻址方式的地址码形式为 [BX]、[BP]、[SI]、[DI]。寄存器中为有效地址，一般根据默认 原则确定段地址。如果段内偏移地址在BX、SI、DI中，则默 认段地址在DS中。如果段内偏移地址在BP、SP中，则默认段 地址在SS中。如果段内偏移地址在DI中，则默认段地址在ES 中。
◦ 8086指令系统中，寄存器寻址方式中的地 址码为寄存器的名称。
5.1.2寻址方式
[例5-2]8086指令系统中，已知 AX=1234H ,BX=5678H，写出指令MOV AX,BX的执行结果。
第3章系统总线及其IO接口-计算机组成原理-刘超-清华大学出版社
外部总线一般采用异步总线。
3.1 总线的基本概念
The basic concept of bus
4. 从互连个体数量来看（从互连物理个体数量是否为二个以上来看）
(1)专用总线 对于全互连中的专用传输线束，为实现物理个体兼容而加以规范标准化， 仅能用于特定两个个体之间互连的总线则属于专用总线。若某整体包含N个 物理个体，则需要N(N-1)/2束专用总线。最典型的专用总线是用于处理器与 存储器互连的存储总线。专用总线具有控制简单、带宽高、利用率低等特点， (2)公用总线 一般意义的总线则属于公用总线。
电平实现导通、高电平实现断开。
三态门构成总线电路的一般逻辑如图所示，其中D1～DN为器件或部件 或计算机。当Di发送控制端为低电平时，则Di向总线发送信息；当Di接收 控制端为低电平时，则Di接收总线信息。由总线传输信息的客观特性表明， 连接于总线上的N个物理个体，其发送控制端不能同时为低电平，以避免 多对一的互连通信；但接收控制端可以同时为低电平，以实现一对多的互 连通信。
第三章 系统总线及其I/O接口
01 总线的基本概念
02 系 统 总 线 特 性 与 连 接 结 构
03 系 统 总 线 I / O 接 口
04 实 用 标 准 总 线 及 其 I / O 接 口
3.1 总线特性的基本概念
3.1.1
3.1 总线的基本概念
The basic concept of bus
的操作(总线操作)时序，以完成相互间信息交换的总线则属于同步总线。 同步总线适用于近距离、工作速度相当的物理个体之间传输数据，内
部总线和系统总线一般采用同步总线。 (2)异步总线 互连的物理个体采用握手性的应答信号来确定与传输信息有关的操作
时序，以完成相互间信息交换的总线则属于异步总线。 异步总线适用于远距离、工作速度差别大的物理个体之间的传输数据，
3.1 总线的基本概念
The basic concept of bus
4. 从互连个体数量来看（从互连物理个体数量是否为二个以上来看）
(1)专用总线 对于全互连中的专用传输线束，为实现物理个体兼容而加以规范标准化， 仅能用于特定两个个体之间互连的总线则属于专用总线。若某整体包含N个 物理个体，则需要N(N-1)/2束专用总线。最典型的专用总线是用于处理器与 存储器互连的存储总线。专用总线具有控制简单、带宽高、利用率低等特点， (2)公用总线 一般意义的总线则属于公用总线。
电平实现导通、高电平实现断开。
三态门构成总线电路的一般逻辑如图所示，其中D1～DN为器件或部件 或计算机。当Di发送控制端为低电平时，则Di向总线发送信息；当Di接收 控制端为低电平时，则Di接收总线信息。由总线传输信息的客观特性表明， 连接于总线上的N个物理个体，其发送控制端不能同时为低电平，以避免 多对一的互连通信；但接收控制端可以同时为低电平，以实现一对多的互 连通信。
第三章 系统总线及其I/O接口
01 总线的基本概念
02 系 统 总 线 特 性 与 连 接 结 构
03 系 统 总 线 I / O 接 口
04 实 用 标 准 总 线 及 其 I / O 接 口
3.1 总线特性的基本概念
3.1.1
3.1 总线的基本概念
The basic concept of bus
的操作(总线操作)时序，以完成相互间信息交换的总线则属于同步总线。 同步总线适用于近距离、工作速度相当的物理个体之间传输数据，内
部总线和系统总线一般采用同步总线。 (2)异步总线 互连的物理个体采用握手性的应答信号来确定与传输信息有关的操作
时序，以完成相互间信息交换的总线则属于异步总线。 异步总线适用于远距离、工作速度差别大的物理个体之间的传输数据，
【7A版】《微型计算机原理与接口技术》清华大学出版社-冯博琴-吴宁主编-课后答案
《微型计算机原理与接口技术》清华大学出版社冯博琴吴宁主编课后答案第1章基础知识1.1计算机中常用的计数制有哪些？解：二进制、八进制、十进制（BCD）、十六进制。
1.2什么是机器码？什么是真值？解：把符号数值化的数码称为机器数或机器码，原来的数值叫做机器数的真值。
1.3完成下列数制的转换。
微型计算机的基本工作原理汇编语言程序设计微型计算机接口技术建立微型计算机系统的整体概念，形成微机系统软硬件开发的初步能力。
解：（1）166，A6H（2）0.75（3）11111101.01B,FD.4H(4)5B.AH,(10010001.011000100101)BCD1.48位和16位二进制数的原码、补码和反码可表示的数的范围分别是多少？解：原码（-127~+127）、（-32767~+32767）补码(-128~+127）、（-32768~+32767）反码（-127~+127）、（-32767~+32767）1.5写出下列真值对应的原码和补码的形式。
（1）G=-1110011B（2）G=-71D（3）G=+1001001B解：（1）原码：11110011补码：10001101（2）原码：11000111补码：10111001（3）原码：01001001补码：010010011.6写出符号数10110101B的反码和补码。
解：11001010，110010111.7已知G和Y的真值，求[G+Y]的补码。
（1）G=-1110111BY=+1011010B （2）G=56DY=-21D解：（1）11100011（2）001000111.8已知G=-1101001B，Y=-1010110B，用补码求G-Y的值。
解：111011011.9请写出下列字符的ASCII码。
4A3-！解：34H，41H，33H，3DH，21H1.10若给字符4和9的ASCII码加奇校验，应是多少？解：34H，B9H1.11上题中若加偶校验，结果如何？解：B4H，39H1.12计算下列表达式。
7.2.1-3输入输出接口-计算机系统原理-刘均-清华大学出版社
第7章 输入输出系统
7.2输入输出接口
7.2输入输出接口
CPU与外部设备之间常需要进行频繁的 信息交换，包括数据的输入输出、外部 设备状态信息的读取及控制命令的传送 等，这些都是通过接口来实现的。所谓 接口(Interface)便是微处理器与外部设 备之间的连接部件（电路、芯片、器 件），进行信息交换的中转站。接口的 全称叫输入输出接口或I/O接口。
3. 端口地址译码
◦ 微处理器在访问外部设备时，向系统地址总线发送要访问的端口地址，译 码电路接收到端口地址后应能产生相应的选通信号，使相关端口与CPU之间 建立起数据、命令或状态的传输通道，从而完成一次输入或输出的操作。
4. 读／写／中断控制逻辑
◦ 这部分逻辑电路根据微处理器发出的读、写和中断控制信号，以及外部设 备发出的应答联络信号，产生内部各端口的读写控制信号。
7.2.2 I/O端口地址译码
7.2.2 I/O端口地址译码
8086系统中，常用的接口控制信号线有、、 M/、、、信号以及DMA控制逻辑送到I/O槽 上的信号（为低电平表示处于非DMA传送状 态）等。8086数据线16位，如果接口芯片数 据线8位，则CPU数据线用低8位与接口相连 。8086采用A9~A0的地址线作为I/O访问地址 线。系统中存在多块接口芯片时，多块接口 芯片的片选信号必须不同，这样才能保证产 生的片选地址范围不一样；否则就发生端口 地址冲突了。
7.2.1 接口的组成结构
I/O接口的总体结构如图7.3所示，把端口地址译码、读/写/中断 控制逻辑、数据缓冲/锁存器、数据、控制和状态端口等电路 组合起来，就构成了一个简单的I/O接口电路。它一方面与微处 理器系统地址总线、数据总线、控制总线相连接，另一方面又 与外部设备相连。
7.2输入输出接口
7.2输入输出接口
CPU与外部设备之间常需要进行频繁的 信息交换，包括数据的输入输出、外部 设备状态信息的读取及控制命令的传送 等，这些都是通过接口来实现的。所谓 接口(Interface)便是微处理器与外部设 备之间的连接部件（电路、芯片、器 件），进行信息交换的中转站。接口的 全称叫输入输出接口或I/O接口。
3. 端口地址译码
◦ 微处理器在访问外部设备时，向系统地址总线发送要访问的端口地址，译 码电路接收到端口地址后应能产生相应的选通信号，使相关端口与CPU之间 建立起数据、命令或状态的传输通道，从而完成一次输入或输出的操作。
4. 读／写／中断控制逻辑
◦ 这部分逻辑电路根据微处理器发出的读、写和中断控制信号，以及外部设 备发出的应答联络信号，产生内部各端口的读写控制信号。
7.2.2 I/O端口地址译码
7.2.2 I/O端口地址译码
8086系统中，常用的接口控制信号线有、、 M/、、、信号以及DMA控制逻辑送到I/O槽 上的信号（为低电平表示处于非DMA传送状 态）等。8086数据线16位，如果接口芯片数 据线8位，则CPU数据线用低8位与接口相连 。8086采用A9~A0的地址线作为I/O访问地址 线。系统中存在多块接口芯片时，多块接口 芯片的片选信号必须不同，这样才能保证产 生的片选地址范围不一样；否则就发生端口 地址冲突了。
7.2.1 接口的组成结构
I/O接口的总体结构如图7.3所示，把端口地址译码、读/写/中断 控制逻辑、数据缓冲/锁存器、数据、控制和状态端口等电路 组合起来，就构成了一个简单的I/O接口电路。它一方面与微处 理器系统地址总线、数据总线、控制总线相连接，另一方面又 与外部设备相连。
7.3输入输出设备-计算机系统原理-刘均-清华大学出版社
计算机系统中常用的输入设备包括键盘、鼠标、触摸屏、扫描 仪、语音输入设备等，常用的输出设备包括显示器、打印机、 绘图仪、语音输出设备等。
7.3.1常用输入设备
1、键盘 键盘是计算机的主要输入设备，用于接受用户对计算机输入的
操作指令或者录入的文字和数据。计算机键盘经历了83键、96 键、101键和107键几个阶段，但基本原理是相似的。 根据按键开关结构对键盘分类，有触点式和无触点式两大类。
7.3.2常用输出设备
◦ （1）CRT显示器
CRT显示器根据颜色分为单色和彩色两大类。当前使用的主要是彩色显示器。CRT显示器根据其显 示原理又分为荫罩式CRT和电压穿透式CRT，其中荫罩式CRT最常见。
CRT显示器包括阴极射线管和控制电路两部分。阴极射线管的功能是将电信号转换为光信号，在 荧光屏上完成字符或图像的显示。基本工作原理是：CRT加电后，阴极被加热发出3支平行的电子 束。电子束中的大量电子在加速极和阳极的吸引下离开阴极，经过加速极、聚焦极和阳极等组成 的电子透镜的聚焦后形成3束细电子束，在荫罩板的竖条形细缝或小孔中汇聚后，按不同强度轰 击荧光屏上的红绿蓝三色荧光粉，产生不同颜色的亮点。而控制电路的功能则是将主机显示适配 器送来的视频信号经过前级平衡、视频信号放大和末级平衡的处理后，送显像管的阴极。由于荧 光粉轰击后产生的亮点只能在短时间内发光，所以电子束必须不间断地一次又一次地扫描屏幕， 才能形成稳定的图像。由行扫描电路和场扫描电路控制CRT外部的偏转线圈，使光点移动从而形 成光栅点亮整个屏幕。扫描一般从屏幕左上角开始向右扫描，到了右边以后，关闭电子束，然后 向左回扫至第二行的最左端，这一过程称为水平回扫。这样一行一行扫描至屏幕最底端，又关闭 电子束，从最后一根扫描线的最右端回扫到屏幕的左上角第一扫描线的最左端，这一过程称为垂 直扫描。受扫描频率的限制，扫描方式可以分为逐行扫描和隔行扫描两种方式。在隔行扫描时， 屏幕上先扫描奇数行，再扫描偶数行。这样的扫描过程中，电子束可能因为偏移由奇数（偶）行 扫描到偶数（奇）行上，造成水平线上的抖动，屏幕出现闪烁。为了保证屏幕无闪烁，现在的扫 描频率一般为85Hz。
7.3.1常用输入设备
1、键盘 键盘是计算机的主要输入设备，用于接受用户对计算机输入的
操作指令或者录入的文字和数据。计算机键盘经历了83键、96 键、101键和107键几个阶段，但基本原理是相似的。 根据按键开关结构对键盘分类，有触点式和无触点式两大类。
7.3.2常用输出设备
◦ （1）CRT显示器
CRT显示器根据颜色分为单色和彩色两大类。当前使用的主要是彩色显示器。CRT显示器根据其显 示原理又分为荫罩式CRT和电压穿透式CRT，其中荫罩式CRT最常见。
CRT显示器包括阴极射线管和控制电路两部分。阴极射线管的功能是将电信号转换为光信号，在 荧光屏上完成字符或图像的显示。基本工作原理是：CRT加电后，阴极被加热发出3支平行的电子 束。电子束中的大量电子在加速极和阳极的吸引下离开阴极，经过加速极、聚焦极和阳极等组成 的电子透镜的聚焦后形成3束细电子束，在荫罩板的竖条形细缝或小孔中汇聚后，按不同强度轰 击荧光屏上的红绿蓝三色荧光粉，产生不同颜色的亮点。而控制电路的功能则是将主机显示适配 器送来的视频信号经过前级平衡、视频信号放大和末级平衡的处理后，送显像管的阴极。由于荧 光粉轰击后产生的亮点只能在短时间内发光，所以电子束必须不间断地一次又一次地扫描屏幕， 才能形成稳定的图像。由行扫描电路和场扫描电路控制CRT外部的偏转线圈，使光点移动从而形 成光栅点亮整个屏幕。扫描一般从屏幕左上角开始向右扫描，到了右边以后，关闭电子束，然后 向左回扫至第二行的最左端，这一过程称为水平回扫。这样一行一行扫描至屏幕最底端，又关闭 电子束，从最后一根扫描线的最右端回扫到屏幕的左上角第一扫描线的最左端，这一过程称为垂 直扫描。受扫描频率的限制，扫描方式可以分为逐行扫描和隔行扫描两种方式。在隔行扫描时， 屏幕上先扫描奇数行，再扫描偶数行。这样的扫描过程中，电子束可能因为偏移由奇数（偶）行 扫描到偶数（奇）行上，造成水平线上的抖动，屏幕出现闪烁。为了保证屏幕无闪烁，现在的扫 描频率一般为85Hz。
微型计算机原理与接口技术(清华大学出版社第二版)
2.1微处理器主要由那几部分组成？解：运算器，控制器，寄存器组2.4 总线周期中，何时需要插入Tw等待周期？插入Tw周期的个数取决于什么因素？解：在每个总线周期的T3的开始处若READY为低电平，则CPU在T3后插入一个等待周期Tw。
在Tw的开始时刻，CPU还要检查READY状态，若仍为低电平，则再插入一个Tw。
此过程一直进行到某个Tw开始时，READY已经变为高电平，这时下一个时钟周期才转入T4.插入Tw周期的个数取决于READY电平维持的时间2.6 在8086/8088CPU，标志寄存器包含哪些标志位？各位为0（为1）分别表示什么含义？解：CF进位标志位。
若算术运算时最高位有进位则CF=1，否则CF=0PFo奇偶标志位。
当运算结果低8位中“1”的个数为偶数时PF=1，为奇数时PF=0AF辅助进位位。
再加（减）法操作中，b3向b4有进位（借位）时，AF=1,否则AF=0ZF零标志位。
当运算结果为零时ZF=1，否则ZF=0 SF符号标志位。
当运算结果的最高位为1时SF=1，否则SF=0OF溢出标志位。
当算术运算的结果溢出时，OF=1，否则OF=0 TF跟踪标志位。
TF=1时使CPU处于单步执行指令的工作方式IF中断允许标志位。
IF=1时使CPU可以响应可屏蔽中断请求，IF=0时则禁止响应中断DF方向标志位。
DF=1使串操作按减地址方式进行。
DF=0使串操作按增地址方式进行2.7 8086/8088CPU中，有哪些通用寄存器和专用寄存器？说明它们的作用。
解：AX,BX,CX和DX寄存器一般用于存放参与运算的数据或运算的结果。
除此之外：AX：主要存放算术逻辑运算中的操作数，以及存放I/0操作的数据BX：存放访问内存时的基地址CX：在循环和串操作指令中用计数器DX：在寄存器间接寻址的I/O指令中存放I/O地址。
在做双字长乘除法运算时，DX与AX合起来存放一个双字长数SP：存放栈顶偏移地址BF：存放访问内存时的基地址SP和BP也可以存放数据，但他们的默认段寄存器都是SSSI:常在变址寻址方式中作为源地址指针DI：常在变址寻址方式中作为目标地址指针专用寄存器包括4个段寄存器和2个控制寄存器：CS：代码段寄存器，用于存放代码段的段基地址DS：数据段寄存器，用于存放数据段的段基地址SS：堆栈段寄存器，用于存放堆栈段的段基地址ES：附加数据段寄存器，用于存放附加段的段基地址IP:指令指针寄存器，用于存放吓一跳要执行指令的偏移地址FLAGS:标志寄存器，用于存放运算结果的特征2.9 在8088CPU中物理地址和逻辑地址是什么？一直逻辑地址为1F00:38A0H，如何计算出其对应的物理地址?若已知物理地址，其逻辑地址唯一吗？解:物理地址是CPU存取存储器所用的地址。
1.3 存储器-微型计算机汇编语言与接口技术-刘均-清华大学出版社
解：
◦ 如果内存中以00000单元为逻辑段的起始单元，段基地址 为0000H，则00021H单元是该段的第0021H个单元，逻辑 地址表示形式为0000：0021H。
◦ 如果内存中以00010单元为逻辑段的起始单元，段基地址 为0001H，则00021H单元是该段的第0011H个单元，逻辑 地址表示形式为0001：0011H。
存储系统层次结构由高速缓冲存储器、主存储器和辅助存储器 三类构成。
◦ 高速缓冲存储器一般由双极型半导体组成，是高速小容量的 存储器，用来临时存放CPU正在运行的程序中活跃的数据和 程序部分。
◦ 主存储器一般由MOS半导体存储器组成，速度快，容量比高 速缓冲存储器大。
◦ 辅助存储器有磁表面存储器、光存储器等，容量大，但是速 度慢。
◦ 存储器的控制信号ALE、RD、WR、DT/R、M/IO都由 8086CPU直接产生。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
图1.6是8086最小模式系统的存储器接口示意图。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
8086最大模式系统存储器接口 ◦ CPU提供地址线A19~A0、数据线AD0~AD15、总线高 位有效信号BHE和控制信号RD。 ◦ 其他控制信号都由8288总线控制器产生。MRDC是 存储器读控制信号、MWTC是存储器写控制信号、 AMWC是存储器提前写控制信号。
存储器中相邻的两个字节被定义为字（16位二进 制）。一个字中的两个字节都有地址，访问该字的 时候，使用两个地址中较小的一个作为该字的地址。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
◦ 如果内存中以00000单元为逻辑段的起始单元，段基地址 为0000H，则00021H单元是该段的第0021H个单元，逻辑 地址表示形式为0000：0021H。
◦ 如果内存中以00010单元为逻辑段的起始单元，段基地址 为0001H，则00021H单元是该段的第0011H个单元，逻辑 地址表示形式为0001：0011H。
存储系统层次结构由高速缓冲存储器、主存储器和辅助存储器 三类构成。
◦ 高速缓冲存储器一般由双极型半导体组成，是高速小容量的 存储器，用来临时存放CPU正在运行的程序中活跃的数据和 程序部分。
◦ 主存储器一般由MOS半导体存储器组成，速度快，容量比高 速缓冲存储器大。
◦ 辅助存储器有磁表面存储器、光存储器等，容量大，但是速 度慢。
◦ 存储器的控制信号ALE、RD、WR、DT/R、M/IO都由 8086CPU直接产生。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
图1.6是8086最小模式系统的存储器接口示意图。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
8086最大模式系统存储器接口 ◦ CPU提供地址线A19~A0、数据线AD0~AD15、总线高 位有效信号BHE和控制信号RD。 ◦ 其他控制信号都由8288总线控制器产生。MRDC是 存储器读控制信号、MWTC是存储器写控制信号、 AMWC是存储器提前写控制信号。
存储器中相邻的两个字节被定义为字（16位二进 制）。一个字中的两个字节都有地址，访问该字的 时候，使用两个地址中较小的一个作为该字的地址。
绳锯木断，水滴石穿。
教材第页
1.3.1 8086/8088系统的存储器组织
总线技术知识大盘点：总线的原理、分类及技术指标你知道多少呢？-基础电子
总线技术知识大盘点：总线的原理、分类及技术指标你知道多少呢？-基础电子1. 总线基础总线（Bus）是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束，按照计算机所传输的信息种类，计算机的总线可以划分为数据总线、地址总线和控制总线，分别用来传输数据、数据地址和控制信号。
总线是一种内部结构，它是CPU、内存、输入、输出设备传递信息的公用通道，主机的各个部件通过总线相连接，外部设备通过相应的接口电路再与总线相连接，从而形成了计算机硬件系统。
在计算机系统中，各个部件之间传送信息的公共通路叫总线，微型计算机是以总线结构来连接各个功能部件的。
2. 总线的工作原理当总线空闲（其他器件都以高阻态形式连接在总线上）且一个器件要与目的器件通信时，发起通信的器件驱动总线，发出地址和数据。
其他以高阻态形式连接在总线上的器件如果收到（或能够收到）与自己相符的地址信息后，即接收总线上的数据。
发送器件完成通信，将总线让出（输出变为高阻态）。
3. 总线的分类A. 按功能和规范分。
图1三类总线在微机系统中的地位和关系（1）片总线（Chip Bus，C-Bus）又称元件级总线，是把各种不同的芯片连接在一起构成特定功能模块（如CPU模块）的信息传输通路，它的宽度可以是8、16、32或64位。
目前比较流行的几种内部总线技术：I2C总线、SCI总线等。
（2）内总线（Internal Bus，I-Bus）又称系统总线或板级总线，是微机系统中各插件（模块）之间的信息传输通路。
例如CPU模块和存储器模块或I/O接口模块之间的传输通路。
常用的有PC总线、AT总线（ISA总线）、PCI总线等。
（3）外总线（External Bus，E-Bus）又称通信总线，是微机系统之间或微机系统与其他系统（仪器、仪表、控制装置等）之间信息传输的通路，如EIA RS-232C、IEEE-488等。
其中的系统总线，即通常意义上所说的总线，一般又含有三种不同功能的总线，即数据总线DB、地址总线AB和控制总线CB。
4.6辅助存储器-计算机系统原理-刘均-清华大学出版社
第4章 存储系统
4.6辅助存储器
4.6.1磁表面存储器
将磁性材料涂敷于基体上，制成磁记录载体，通过 磁头与基体之间的相对运动来读写记录的存储器就 是磁表面存储器。磁盘存储器在20世纪50年代研制 成功，从1962年美国开始制造软磁盘，1972年IBM试 制成功IBM3740单面软磁盘驱动器，1976年试制成双 面软磁盘机，1977年试制成双面双密度软磁盘。由 于在存取速度、存储容量、价格等方面的综合优势 ，近几十年来，磁盘存储器发展十分迅速，广泛应 用于微机系统中。
4.6.2光盘存储器
1.光盘的分类
◦ 光盘按读写类型分，目前光盘一般分为只读型、一次写入型 和可重写型三种。
◦ 只读型光盘上所有的信息都以坑点的形式分布。一系列的坑 点（信息元）形成信息记录道。这种坑点分布除了包含数据 的编码信息外，还有用于读出和写入光点的引导信息。激光 在旋转的光盘表面上聚焦，通过检测盘面上来的反射光的强 弱，读出记录的信息。只读式光盘上记录的信息只能读出， 用户不能修改或写入新的信息。只读型光盘是生产厂家制造 的。
4.6.1磁表面存储器
用绕有线圈的有间隙的铁芯，作为读/写磁头，完成 电磁能量转换，实现对磁表面存储器的写入和读出 信息。磁头结构见图4.26。
ห้องสมุดไป่ตู้
4.6.1磁表面存储器
当写入信息时，由a至b在瞬间通过电流，磁头铁芯 里将产生顺时针方向的磁通，磁头两端空隙处形成 定向磁场。当载磁体在这个磁场作用下做相对运动 时，磁层表面就被磁化成有相应极性的磁化单元。 要读出磁表面的信息时，磁头和载磁体之间相对运 动，磁头铁芯中的磁力线发生变化，在磁头线圈回 路中产生感应电势。由于磁化单元中剩磁的方向不 同，因而在磁头线圈中产生的感应电势方向也不同 ，从而可以读出磁表面上的信息0或1。
4.6辅助存储器
4.6.1磁表面存储器
将磁性材料涂敷于基体上，制成磁记录载体，通过 磁头与基体之间的相对运动来读写记录的存储器就 是磁表面存储器。磁盘存储器在20世纪50年代研制 成功，从1962年美国开始制造软磁盘，1972年IBM试 制成功IBM3740单面软磁盘驱动器，1976年试制成双 面软磁盘机，1977年试制成双面双密度软磁盘。由 于在存取速度、存储容量、价格等方面的综合优势 ，近几十年来，磁盘存储器发展十分迅速，广泛应 用于微机系统中。
4.6.2光盘存储器
1.光盘的分类
◦ 光盘按读写类型分，目前光盘一般分为只读型、一次写入型 和可重写型三种。
◦ 只读型光盘上所有的信息都以坑点的形式分布。一系列的坑 点（信息元）形成信息记录道。这种坑点分布除了包含数据 的编码信息外，还有用于读出和写入光点的引导信息。激光 在旋转的光盘表面上聚焦，通过检测盘面上来的反射光的强 弱，读出记录的信息。只读式光盘上记录的信息只能读出， 用户不能修改或写入新的信息。只读型光盘是生产厂家制造 的。
4.6.1磁表面存储器
用绕有线圈的有间隙的铁芯，作为读/写磁头，完成 电磁能量转换，实现对磁表面存储器的写入和读出 信息。磁头结构见图4.26。
ห้องสมุดไป่ตู้
4.6.1磁表面存储器
当写入信息时，由a至b在瞬间通过电流，磁头铁芯 里将产生顺时针方向的磁通，磁头两端空隙处形成 定向磁场。当载磁体在这个磁场作用下做相对运动 时，磁层表面就被磁化成有相应极性的磁化单元。 要读出磁表面的信息时，磁头和载磁体之间相对运 动，磁头铁芯中的磁力线发生变化，在磁头线圈回 路中产生感应电势。由于磁化单元中剩磁的方向不 同，因而在磁头线圈中产生的感应电势方向也不同 ，从而可以读出磁表面上的信息0或1。
11.5 外存储器接口-微型计算机汇编语言与接口技术-刘均-清华大学出版社
业精于勤而荒于嬉
教材第页 5
11.5.2 外存储器接口
2. SCSI接口
SCSI(Small Computer System Interface)是小型计算机系统接口， 是由ANSI于1986年公布的并行接口标准，1990年之后又推出了 SCSI-2和SCSI-3。SCSI-1接口的信号线是50线的扁平电缆，SCSI-2 接口采用一条68线电缆，把数据宽度扩充到16/32位。
业精于勤而荒于嬉
教材第页 8
11.5.2 外存储器接口
图11.13是某PC的【设备管理器】窗口。可以看到该机主板IDE ATA/ATAPI控制器，支持Ultra ATA的并行存储器接口和Serial ATA 存储器接口。该机的磁盘驱动器ST3160815AS是希捷公司的支 持SATA 2.5规范的硬盘产品。
业精于勤而荒于嬉
教材第页 4
11.5.2 外存储器接口
外存储器接口有IDE、SCSI、SATA、SAS等类型。目前个人PC 外 存储器主要采用的是SATA接口类型，服务器外存储器主要采用 SCSI或SAS接口形式。
1. IDE接口
IDE接口是由Compaq和WD公司联合推出的一种硬盘接口标准。 IDE采用40线单组电缆并行传输数据。能满足技术的快 速发展。1993年WD公司又推出增强型的IDE接口，也称为EIDE 。EIDE接口不仅支持硬盘驱动器，还支持磁带机和CD-ROM驱动 器。
IDE驱动器的最大突发数据传输率仅为3MB/s，而标准EIDE驱动 器的最大突发数据传输率可达16MB/s。这种类型的接口逐渐被 淘汰了。而其后发展分支出更多类型的硬盘接口，如ATA、 Ultra ATA、DMA、Ultra DMA等接口都属于IDE接口。
业精于勤而荒于嬉
7.2.4 并行接口-计算机系统原理-刘均-清华大学出版社
◦ PB端口：包含一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器。PB 端口中输入的数据不能锁存。
◦ PC端口：包含一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器。PC 端口输入的数据不能锁存。PC端口可以作为一个独立的8位输入或输出端口 使用，也可分为两个独立的4位输入或输出端口使用。另外，PC端口除了可 以作为数据输入或输出端口外，还可以作为控制/状态端口，配合PA端口、 PB端口工作。PC端口还可以由控制电路进行按位置位或复位的操作。
7.2.4 并行接口
（2）A组和B组控制逻辑
◦ A、B两组控制电路内部有一个控制端口，用来接收数据总线送来的控制字 和读/写控制信号，并根据控制字确定各端口的工作方式。A组控制逻辑电 路对PA端口和PC端口的高4位（PC7～PC4）进行控制。B组控制逻辑电路对 PB端口和PC端口的低4位（PC3～PC0）进行控制。
◦ 如果控制端口内的控制字D7=1，表示方式 选择控制字；
◦ D7=0，表示PC端口置位/复位控制字。
7.2.4 并行接口
（1）方式选择控制字 8255A有3种工作方式，即方式0、方式1和方式2。PA
端口可以工作于方式2、方式1和方式0；PB端口可以 工作于方式1和方式0；PC端口只能工作于方式0。 方式选择控制字用于设置各端口的工作方式。将 8255A的方式控制字传送到控制端口，完成8255A的 初始化工作，才可以对8255A的数据端口进行访问。
7.2.4 并行接口
（1）并行输入或输出数据端口
8255A内部有3个并行输入或输出数据端口，分别是PA口、PB口 、PC口。3个端口都是8位，可分别设置为输入或输出端口。这 3个端口都可用作CPU与I/O设备之间的缓冲器或锁存器。
◦ PA端口：包含一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。PA 端口中输入或输出的数据均能得到锁存。
◦ PC端口：包含一个8位数据输出锁存/缓冲器和一个8位数据输入缓冲器。PC 端口输入的数据不能锁存。PC端口可以作为一个独立的8位输入或输出端口 使用，也可分为两个独立的4位输入或输出端口使用。另外，PC端口除了可 以作为数据输入或输出端口外，还可以作为控制/状态端口，配合PA端口、 PB端口工作。PC端口还可以由控制电路进行按位置位或复位的操作。
7.2.4 并行接口
（2）A组和B组控制逻辑
◦ A、B两组控制电路内部有一个控制端口，用来接收数据总线送来的控制字 和读/写控制信号，并根据控制字确定各端口的工作方式。A组控制逻辑电 路对PA端口和PC端口的高4位（PC7～PC4）进行控制。B组控制逻辑电路对 PB端口和PC端口的低4位（PC3～PC0）进行控制。
◦ 如果控制端口内的控制字D7=1，表示方式 选择控制字；
◦ D7=0，表示PC端口置位/复位控制字。
7.2.4 并行接口
（1）方式选择控制字 8255A有3种工作方式，即方式0、方式1和方式2。PA
端口可以工作于方式2、方式1和方式0；PB端口可以 工作于方式1和方式0；PC端口只能工作于方式0。 方式选择控制字用于设置各端口的工作方式。将 8255A的方式控制字传送到控制端口，完成8255A的 初始化工作，才可以对8255A的数据端口进行访问。
7.2.4 并行接口
（1）并行输入或输出数据端口
8255A内部有3个并行输入或输出数据端口，分别是PA口、PB口 、PC口。3个端口都是8位，可分别设置为输入或输出端口。这 3个端口都可用作CPU与I/O设备之间的缓冲器或锁存器。
◦ PA端口：包含一个8位数据输出锁存/缓冲器和一个8位数据输入锁存器。PA 端口中输入或输出的数据均能得到锁存。
7.1 中断技术概述-微型计算机汇编语言与接口技术-刘均-清华大学出版社
中断方式有效地解决了快速CPU与慢速I/O设备之间的数据传输 矛盾，提高了微处理器的工作效率。微机系统中很多I/O设备都 是采用中断方式与CPU进行通信，如键盘、显示器、实时时钟 等。
业精于勤而荒于嬉
教材第页 3
7.1.1 中断的基本概念
业精于勤而荒于嬉
教材第页 4
7.1.1 中断的基本概念
（1）中断：在CPU执行一个程序的过程中，出现了某些异常情 况或者I/O设备提出了某种请求，CPU暂停正在执行的程序，转 去执行处理该异常情况或请求的特定程序。这就是发生了中断。
本章首先向读者介绍中断系统的基本组成和基本概念，然后介 绍8086/8088的中断系统组成，最后介绍用可编程中断控制器 8259A设计中断系统的方法。
业精于勤而荒于嬉
7.1 中断技术概述
CPU要与I/O设备进行信息交换，如果采用查询方式，则CPU会 浪费很多时间去等待I/O设备“准备好”。中断方式改变了 CPU“主动查询”的方式，采用“被动响应”方式工作。
教材第页 5
7.1.1 中断的基本概念
（6）中断请求寄存器：将所有中断源的中断请求情况记录下 来的寄存器。
（7）中断判优：对多个中断请求进行优先级排序。 （8）中断：没有中断发生时，CPU执行的程序称为主程序。 （10）中断服务子程序：完成中断事件处理的程序称为中断服
务子程序，或中断子程序。不同类型号的中断有不同的中断服 务子程序。 （11）中断响应：CPU同意为发出中断请求的I/O设备进行处理， 发出响应信号。
业精于勤而荒于嬉
教材第页 6
7.1.1 中断的基本概念
（12）中断断点：由于中断的发生，主程序被暂停执行，要转 去执行中断服务子程序。被中止的主程序中下一条要执行的指 令的地址称为断点。在转去执行中断服务子程序前，要对中断 断点进行保护，以便确保中断子程序执行完后，能返回主程序 断点处继续执行。
业精于勤而荒于嬉
教材第页 3
7.1.1 中断的基本概念
业精于勤而荒于嬉
教材第页 4
7.1.1 中断的基本概念
（1）中断：在CPU执行一个程序的过程中，出现了某些异常情 况或者I/O设备提出了某种请求，CPU暂停正在执行的程序，转 去执行处理该异常情况或请求的特定程序。这就是发生了中断。
本章首先向读者介绍中断系统的基本组成和基本概念，然后介 绍8086/8088的中断系统组成，最后介绍用可编程中断控制器 8259A设计中断系统的方法。
业精于勤而荒于嬉
7.1 中断技术概述
CPU要与I/O设备进行信息交换，如果采用查询方式，则CPU会 浪费很多时间去等待I/O设备“准备好”。中断方式改变了 CPU“主动查询”的方式，采用“被动响应”方式工作。
教材第页 5
7.1.1 中断的基本概念
（6）中断请求寄存器：将所有中断源的中断请求情况记录下 来的寄存器。
（7）中断判优：对多个中断请求进行优先级排序。 （8）中断：没有中断发生时，CPU执行的程序称为主程序。 （10）中断服务子程序：完成中断事件处理的程序称为中断服
务子程序，或中断子程序。不同类型号的中断有不同的中断服 务子程序。 （11）中断响应：CPU同意为发出中断请求的I/O设备进行处理， 发出响应信号。
业精于勤而荒于嬉
教材第页 6
7.1.1 中断的基本概念
（12）中断断点：由于中断的发生，主程序被暂停执行，要转 去执行中断服务子程序。被中止的主程序中下一条要执行的指 令的地址称为断点。在转去执行中断服务子程序前，要对中断 断点进行保护，以便确保中断子程序执行完后，能返回主程序 断点处继续执行。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
总线的数据传输率是在一定时间内总线上可传送的数据总量， 用每秒最大传输数据量来表示，也称带宽，单位是MB/s。
7.1.1总线的性能参数和分类
1.按总线功能或信号类型划分 按总线功能或信号类型可以分为数据总线、地址总线、控制总
线三类。 （1）数据总线：用于传输数据，具有双向三态逻辑。数据总
线的宽度表示了总线传输数据的能力，反映了总线的性能。 （2）地址总线：用于传输地址信息，一般采用单向三态逻辑
（4）通信总线：用于主机和I/O设备或 者微机系统与微机系统之间通信的总线 ，又称为外部总线。
7.1.1总线的性能参数和分类
7.1.2 常见的总线标准 不同的设备在总线上相互连接并进行数
据交换，需要对总线上各个信号的名称 、功能、电气特性、时间特性等给出统 一的规定，这就是总线标准。有了统一 的总线标准，便于不同厂商提供的产品 之间的互换与组合。同一系统总线上各 插卡的位置可以互换。下面介绍常见的 几种总线标准。
使用局部总线后，系统内形成了分层总线结构。这种体系结构 中，不同传输要求的设备分类连接在不同性能的总线上，合理 分配系统资源，满足不同设备的不同需要。另外，局部总线信 号独立于微处理器，处理器的更换不会影响系统结构。
7.1.1总线的性能参数和分类
（3）系统总线：微机系统采用多模块 结构（CPU、存储器、各种I/O模块）， 通常一个模块就是一块插件板，各插件 板的插座之间采用的总线称为系统总线 ，又叫I/O通道总线。
7.1.1总线的性能参数和分类
微机系统中使用的总线种类很多。评价总线的性能参数主要有 总线频率、总线宽度和数据传输率。
总线的工作频率，单位是MHz，是总线上信号的基本时钟。总 线频率越高，单位时间内传输的数据流量就越大。
总线宽度是总线上可同时传输的数据的位数。位数越多，一次 传输的信息就越多。
7.1总线与接口标准
总线是许多信号线的集合，是模块与模块之间或者设备与设备 之间进行互联和传递信息的通道。当多个设备连接到总线上时 ，其中任何一个设备发出的信号都可以被总线上的其他设备接 收，但在同一时间段内，只能有一个设备作为主动设备（该设 备被选中）发出响应信号，而其他设备处于被动接收状态。总 线都具有严格规定的标准，因此，按照总线标准研制的计算机 系统具有很好的开放性。
第7章 输入输出系统
第7章 输入输出系统
本章学习目标 了解总线与接口标准； 掌握8086系统总线的构成； 掌握输入输出接口的结构； 掌握输入输出接口的数据传输方式； 掌握典型可编程接口芯片的原理与应用。
本章首先介绍了总线与接口标准；然后介绍了输入输出接口的 功能和结构，以及CPU与输入输出接口之间的数据传输方式； 最后介绍了典型的可编程接口芯片原理与应用实例。
2．IBM PC总线
◦ IBM PC总线简称PC总线或PC/XT总线，是IBM PC/XT个人计算机采用的微型计 算机总线，是针对Intel 8088微处理器设计的。它以I/O通道形式经过扩充并 经驱动器驱动以增加负载能力而连至扩充插槽，作为I/O接口板和主机之间 的信息交换通道。
3．ISA总线
7.1.1总线的性能参数和分类
1．STD总线
◦ STD总线是1978年推出的用于工业控制微型计算机的标准系统总线，具有高 可靠性、小板结构、高度模块化等优越的性能，在工业领域得到广泛的应 用和迅速发展。现在已成为IEEEP961建议的总线标准。这是目前规模最小， 设类
（2）局部总线：某些具有高数据传输率的设备（如图形、视 频控制器、网络接口等），尽管微处理器有足够的处理能力， 但是总线传输却不能满足它们高速率的传输要求。为了解决这 个矛盾，在微处理器和高速外设之间增加了一条直接通路，一 侧直接面向CPU总线，一侧面向系统总线，分别通过桥芯片连 接，这就是局部总线。局部总线是直接连接到CPU总线的I/O总 线，因此使有高需求的外设和处理器有更紧密地集成，为外设 提供了更宽更快的高速通路。如PCI总线就是一种局部总线。
◦ ISA（Industry Standard Architecture，工业标准体系结构）总线是Intel公司、 IEEE和EISA集团联合在62线的PC总线的基础上经过扩展36根线而开发的一种 系统总线。因为开始时是应用在IBM PC/AT机上，所以又称为PC AT总线。
7.1.1总线的性能参数和分类
信总线四类。其中，CPU总线、局部总线、系统总线三者又称 为PC总线。 （1）CPU总线：位于CPU内部，作为运算器、控制器、寄存器 组等功能单元之间的信息通路，又称为片内总线，是微机系统 中速度最快的总线。现代微机系统中，CPU总线也开始分布在 CPU之外，紧紧围绕CPU的一个小范围内，提供系统原始的控 制和命令等信号。
4．EISA总线
当PC机发展到32位数据总线后，ISA总线的数据总线 和地址总线的宽度影响了32微处理器的性能发挥。 EISA总线采用开放结构，与ISA兼容。EISA总线信号 由原来ISA总线的98引脚扩展到198个，具有32位数 据线，32位地址，可以寻址4GB。总线频率为 8.33MHz，最大数据传输率达到33.3MB/s。这样的高 速度很适合于高速局域网、快速大容量磁盘及高分 辨率图形显示。EISA总线从CPU中分离出总线控制权 ，是一种智能化的总线，支持多总线主控和突发传 输方式，可以直接控制总线进行对内存和I/O设备的 访问而不涉及CPU，所以极大地提高了整体性能。
。地址总线一般是由处理器发出到总线上各个部件的。地址总 线的位数决定了该总线构成的微机系统的寻址能力。 （3）控制总线：用于传输控制、状态和时序信号，有些信号 是单向的，有些是双向的。比如IO读/写信号、中断信号等。控 制总线决定了总线功能的强弱和适应性。
7.1.1总线的性能参数和分类
2.按总线分级结构划分 按总线分级结构可以分为CPU总线、局部总线、系统总线、通
7.1.1总线的性能参数和分类
1.按总线功能或信号类型划分 按总线功能或信号类型可以分为数据总线、地址总线、控制总
线三类。 （1）数据总线：用于传输数据，具有双向三态逻辑。数据总
线的宽度表示了总线传输数据的能力，反映了总线的性能。 （2）地址总线：用于传输地址信息，一般采用单向三态逻辑
（4）通信总线：用于主机和I/O设备或 者微机系统与微机系统之间通信的总线 ，又称为外部总线。
7.1.1总线的性能参数和分类
7.1.2 常见的总线标准 不同的设备在总线上相互连接并进行数
据交换，需要对总线上各个信号的名称 、功能、电气特性、时间特性等给出统 一的规定，这就是总线标准。有了统一 的总线标准，便于不同厂商提供的产品 之间的互换与组合。同一系统总线上各 插卡的位置可以互换。下面介绍常见的 几种总线标准。
使用局部总线后，系统内形成了分层总线结构。这种体系结构 中，不同传输要求的设备分类连接在不同性能的总线上，合理 分配系统资源，满足不同设备的不同需要。另外，局部总线信 号独立于微处理器，处理器的更换不会影响系统结构。
7.1.1总线的性能参数和分类
（3）系统总线：微机系统采用多模块 结构（CPU、存储器、各种I/O模块）， 通常一个模块就是一块插件板，各插件 板的插座之间采用的总线称为系统总线 ，又叫I/O通道总线。
7.1.1总线的性能参数和分类
微机系统中使用的总线种类很多。评价总线的性能参数主要有 总线频率、总线宽度和数据传输率。
总线的工作频率，单位是MHz，是总线上信号的基本时钟。总 线频率越高，单位时间内传输的数据流量就越大。
总线宽度是总线上可同时传输的数据的位数。位数越多，一次 传输的信息就越多。
7.1总线与接口标准
总线是许多信号线的集合，是模块与模块之间或者设备与设备 之间进行互联和传递信息的通道。当多个设备连接到总线上时 ，其中任何一个设备发出的信号都可以被总线上的其他设备接 收，但在同一时间段内，只能有一个设备作为主动设备（该设 备被选中）发出响应信号，而其他设备处于被动接收状态。总 线都具有严格规定的标准，因此，按照总线标准研制的计算机 系统具有很好的开放性。
第7章 输入输出系统
第7章 输入输出系统
本章学习目标 了解总线与接口标准； 掌握8086系统总线的构成； 掌握输入输出接口的结构； 掌握输入输出接口的数据传输方式； 掌握典型可编程接口芯片的原理与应用。
本章首先介绍了总线与接口标准；然后介绍了输入输出接口的 功能和结构，以及CPU与输入输出接口之间的数据传输方式； 最后介绍了典型的可编程接口芯片原理与应用实例。
2．IBM PC总线
◦ IBM PC总线简称PC总线或PC/XT总线，是IBM PC/XT个人计算机采用的微型计 算机总线，是针对Intel 8088微处理器设计的。它以I/O通道形式经过扩充并 经驱动器驱动以增加负载能力而连至扩充插槽，作为I/O接口板和主机之间 的信息交换通道。
3．ISA总线
7.1.1总线的性能参数和分类
1．STD总线
◦ STD总线是1978年推出的用于工业控制微型计算机的标准系统总线，具有高 可靠性、小板结构、高度模块化等优越的性能，在工业领域得到广泛的应 用和迅速发展。现在已成为IEEEP961建议的总线标准。这是目前规模最小， 设类
（2）局部总线：某些具有高数据传输率的设备（如图形、视 频控制器、网络接口等），尽管微处理器有足够的处理能力， 但是总线传输却不能满足它们高速率的传输要求。为了解决这 个矛盾，在微处理器和高速外设之间增加了一条直接通路，一 侧直接面向CPU总线，一侧面向系统总线，分别通过桥芯片连 接，这就是局部总线。局部总线是直接连接到CPU总线的I/O总 线，因此使有高需求的外设和处理器有更紧密地集成，为外设 提供了更宽更快的高速通路。如PCI总线就是一种局部总线。
◦ ISA（Industry Standard Architecture，工业标准体系结构）总线是Intel公司、 IEEE和EISA集团联合在62线的PC总线的基础上经过扩展36根线而开发的一种 系统总线。因为开始时是应用在IBM PC/AT机上，所以又称为PC AT总线。
7.1.1总线的性能参数和分类
信总线四类。其中，CPU总线、局部总线、系统总线三者又称 为PC总线。 （1）CPU总线：位于CPU内部，作为运算器、控制器、寄存器 组等功能单元之间的信息通路，又称为片内总线，是微机系统 中速度最快的总线。现代微机系统中，CPU总线也开始分布在 CPU之外，紧紧围绕CPU的一个小范围内，提供系统原始的控 制和命令等信号。
4．EISA总线
当PC机发展到32位数据总线后，ISA总线的数据总线 和地址总线的宽度影响了32微处理器的性能发挥。 EISA总线采用开放结构，与ISA兼容。EISA总线信号 由原来ISA总线的98引脚扩展到198个，具有32位数 据线，32位地址，可以寻址4GB。总线频率为 8.33MHz，最大数据传输率达到33.3MB/s。这样的高 速度很适合于高速局域网、快速大容量磁盘及高分 辨率图形显示。EISA总线从CPU中分离出总线控制权 ，是一种智能化的总线，支持多总线主控和突发传 输方式，可以直接控制总线进行对内存和I/O设备的 访问而不涉及CPU，所以极大地提高了整体性能。
。地址总线一般是由处理器发出到总线上各个部件的。地址总 线的位数决定了该总线构成的微机系统的寻址能力。 （3）控制总线：用于传输控制、状态和时序信号，有些信号 是单向的，有些是双向的。比如IO读/写信号、中断信号等。控 制总线决定了总线功能的强弱和适应性。
7.1.1总线的性能参数和分类
2.按总线分级结构划分 按总线分级结构可以分为CPU总线、局部总线、系统总线、通