第五章 中央处理器 白

2

3

4、5

6 7

8 9、10 11 12 13 14

15

二、综合应用题

1、给出以下5条指令的指令周期中各节拍的安排：

①CLA。将累加器内容清0；

②加法指令ADD X。将累加器ACC内容与主存X地址单元的内容

相加，并将结果送累加器中；

③存数指令。STA X。将累加器内容存于主存X地址单元中；

④取数指令。LDA X。将主存X地址单元的内容取出送到累加器

ACC中；

⑤无条件转移指令JMP X。将指令的地址码部分送至PC中。

2、某计算机的主频为8MHz，若已知每个机器周期平均包含4个时钟

周期，该机的平均指令执行速度为0.8MIPS。

1）求该机的平均指令周期及每个指令周期含几个机器周期？

2）若改用时钟周期为0.4μs的CPU芯片，则计算机的平均指令执行速度为多少MIPS？

3）若要得到平均每秒40万次的指令执行速度，则应采用主频是多少的CPU芯片？

3、如图所示，是一个简化的CPU与主存连接结构示意图（图中省略

了所有多路选择器）。其中有一个累加寄存器ACC，一个状态寄存器和其他4个寄存器，主存地址寄存器MAR、主存数据寄存器MDR、程序计数器PC和指令寄存器IR、各部件及其间的连线表示数据通路，箭头表示信息传送方向。

一个简化的CPU与之粗连接结构示意图

要求：

1）请写出图中abcd四个寄存器的名称；

2）简述图中取指令的数据通路；

3）简述数据在运算器和主存之间进行存/取访问的数据通路；

4）简述完成指令LDA X的数据通路（X为主存地址，LDA 的功能为（X）→ACC）

5）简述完成指令ADD Y的数据通路（Y为主存地址，ADD 的功能为（ACC）+（Y）→ACC）

6）简述完成指令STA Z的数据通路，（Z为主存地址，STA的功能为（ACC）→Z）。

4、设有如图所示的单总线结构，分析指令ADD R0（R1）的指令流程。

设前一操作数地址为目的，后一操作数地址为源。

5、以第3题图所示的单总线CPU数据通路为背景，给出加法指令ADD

R3,R1,R2的指令流程。本指令功能是将R1和R2中的是相加，结果送入R3。

6、设有如第3题图所示的单总线结构，分析转移指令JC D的指令流

程。该指令的功能是：IF C=1 THEN （PC）+ D→PC。

7、以第3题图所示的单总线CPU数据通路为背景，给出指令MOVE R1，R2的指令流程。本指令功能是将R1的内容送至R2中。

8、以第3题图所示的单总线CPU数据通路为背景，给出指令MOVE

mem1,mem2的指令流程。本质论的功能是将主存mem1单元中的数据写入到mem2单元中。

9、以第3题图所示的单总线CPU数据通路为背景，给出指令MOVE

mem1,（mem2）的指令流程。本质论的功能是将主存mem1单元中的数据写入到另一个主存单元，其地址放在mem2中。

10、以第3题图所示的单总线CPU数据通路为背景，给出下列指令流

程：

1）ADD R1，（mem），其功能是：（R1）+（mem）→R1，即将R1的内容加上主存mem单元的内容。

2）STORE（mem），R1，其功能是：R1→（mem），即将R1的内容送至主存mem单元。

11、已知单总线计算机结构如图所示，其中M为主存，XR为变址寄

存器，EAR为有效地址寄存器，LATCH为暂存器。假设指令地址已存于PC中，给出ADD X,D指令周期信息流程和相应的控制信号。

单总线计算机结构

12、设有如下13题图所示的双总线结构，给出指令ADD R0,（R1）的

指令流程和控制信号，其功能是将R0的内容和R1中地址所指的内容相加后送至R0中。并设ALU的功能有：F=A+B（ADD），F=A-B （SUB），F=A+1（INC），F=A-1（DEC），F=A，可通过总线连接器G 将总线B的信息直接传到F总线，其控制信号为Gon。

13、分析下图所示双总线结构的CPU中，指令ADD X（R1）,（R2）+

的指令流程和控制信号。设ALU的功能有：F=A+B（ADD），F=A-B （SUB），F=A+1（INC），F=A-1（DEC），F=A，可通过总线连接器G 将总线B的信息直接传到F总线，其控制信号为Gon。其中，X在本条指令的下一个存储单元，源操作数有效地址为X+（R1），目的操作数地址为（R2），然后执行（R2）+1→R2。

双总线数据通路图