第三章逻辑门电路cmos

（3） 应用举例
① CMOS模拟开关：实现单刀双掷开关的功能。 C = 0时，TG1导通、TG2截止，uO = uI1； C = 1时，TG1截止、TG2导通，uO = uI2。
图2-31 CMOS模拟开关
上页
下页
② CMOS三态门
当EN= 0时，TG导通，F=A； 当EN=1时，TG截止，F为高阻输出。
2、3输入端或非门 VDD PA P串（N并） PB 为或逻辑; PC Y 14 13 1 VDD 2 11 6 3 10 12 4 9 5 8 VSS
1A
1B 1C 1Y
P并（N串）
为与逻辑;
NA
NB
NC
PN配套
为非逻辑。 VSS
7
上页
下页
3、3输入与非门（略） 4、或与非门 P串（N并） +VDD
注意：非运算是在与、或运算之后的最后一步。
上页
下页
3． CMOS传输门
（1）电路结构 C和C是一对互补的控制信号。 由于VTP和VTN在结构上对称，所以图中的输入和输出端可以 互换，又称双向开关。
图2-30 CMOS传输门 （a）电路 （b）逻辑符号
上页
下页
（2） 工作原理（了解）
若 C =1（接VDD )、C =0（接地），
需要采用接口电路。
一般要考虑两个问题：
一是要求电平匹配，即驱动门要为负载门提供符 合标准的输出高电平和低电平； 二是要求电流匹配，即驱动门要为负载门提供足 够大的驱动电流。
上页 下页
导通
高电平。
该电路具有或非逻辑功能,即 Y=A+B
上页 下页
2． CMOS与非门 PMOS管并联
NMOS管串联
Y=AB
图2-29
CMOS与非门
上页
下页
结论：
1、单独使用PMOS管串联（NMOS管并联）为或逻辑。
2、单独使用PMOS管并联（NMOS管串联）为与逻辑。
3、PMOS、NMOS对称使用为非逻辑。
工作速度
由于CMOS非门电路工作时总有一个管子导通，所以当带电容 负载时，给电容充电和放电都比较快。 CMOS 非门的平均 传输延迟时间约为10ns。
V DD TP 导通 V i =0 TN 截止 VO =1 CL Vi =1 TN 导通 TP 截止 VO =0 CL V DD
(a)
(b)
上页
下页
上页
下页
例2：芯片4007的内部引脚如图所示，连线实现： 1、三个反相器 4、或与非门 2、3输入端或非门 3、3输入端与非门
L ( A B)C
5、传输门（一个非门控制两个传输门分时传送）
上页
下页
1、三反相器
14 7 1A 2A 3A
2 4 6 3 10
11 9 1Y 2Y 3Y
+VDD +VSS 8 1 12 13 5 上页 下页
上页
下页
1 CMOS反相器 CMOS逻辑门电路是由N沟道MOSFET和P沟道MOSFET互补 V DD V DD 而成。
TP Vi TN Vo Vi TN TP Vo
(a)
(b)
逻辑关系： （1）当Vi=0V时，TN截止，TP导通。输出VO≈VDD。 （2）当Vi=VDD时，TN导通，TP截止，输出VO≈0V。 上页 下页
第三章 逻辑门电路
武汉理工大学 信息工程学院 电子技术基础课程组
数字 模拟电子技术 ——电子技术基础精品课程
上页
下页
CMOS 门电路
1 CMOS反相器
2 其它类型的CMOS门电路
3 TTL门电路和CMOS门电路的相互连接
上页
下页
CMOS逻辑门电路
与TTL电路比较
1、在TTL后开发的广泛应用的数字集成器件 2、性能可能会超越TTL而成为占主导地位的逻辑器件 3、工作速度可比 4、功耗和抗干扰能力更优 5、几乎所有超大规模存储器件，以及PLD器件都采用 CMOS工艺制造，且费用较低
上页
下页
5、传输门 1A A C 1 B TG2 TG1 C
1
Y
Y
2A
上页
下页
5、传输门 6
11
9
VDD
VSS 6 3 7 5 8
1A
13
5 3
14
4
10 12
14
Y
4
1A 2A
2
13 1
Y
10 C
1
12
1 8 2 7
2A
上页
下页
2.5.3 TTL门电路和CMOS 门电路 的相互连接
TTL和CMOS电路的电压和电流参数各不相同，
当0＜uI＜(VDD－|UT|)时，VTN导通；
当|UT|＜uI＜VDD 时，VTP导通；
uI在0~VDD之间变化时，VTP和VTN至少有一 管导通，使传输门TG导通。 若 C = 0（接地)、C = 1（接VDD ）， uI在0~VDD 之间变化时，VTP和VTN均截止， 即传输门TG截止。
上页 下页
图2-32 CMOS三态门 (a)电路 (b) 逻辑符号
上页
下页
例1：分析下图所示电路的逻辑功能。
上页
下页
+VDD PB1 PA1 X NA1
+VDD PB2 PX PA2 L NX
X AB
L X ( A B) AB( A B ) AB A B
NB1 NB2 NA2
14
13 PC 1 1A L 1B 1C
11
2 12 6
VDD
L C( A B) PA
PB
为或逻辑;
1Y
3 10 8
4 上页
P并（N串）
为与逻辑; PN配套 为非逻辑。 NA
NC NB +VSS
5
7
9
VSS 下页
5、传输门
C=0时，
A C 1 B TG2 TG1
Y=A;
Y
C=1时， Y=B。
2 其它类型的CMOS门电路
1． CMOS或非门 负载管 （PMOS） 截止 串联
A、 B有 高电平，则 驱动管导通、 负载管截止， 输出为低电 平。
1
导通
图2-28 CMOS或非门
0 驱动管 （NMOS） 并联
上页 下页
当输入全为低 电平，两个驱动管 均截wenku.baidu.com，两个负载 管均导通，输出为 0 0 1 截止