(新)电工学第15章触发器和时序逻辑电路

JK触发器的工作原理
J CP
1
&S1 C1
主 触
Q1
发
S D S2 C2
从 触
Q2
发
Q
K
&R1 器 Q1
R2 器 Q2
Q
RD
Q
Q
SD J C K RD
10
(a) 电路
(b) 逻辑符号
（1）接收输入信号的过程 CP=1时，主触发器被打开，可以接收输入信号J、K，其输出 状态由输入信号的状态决定；但由于CP=0，从触发器被封锁， 无论主触发器的输出状态如何变化，对从触发器均无影响，即 触发器的输出状态保持不变。
＆
Q
1
R
G2
S、 R 均是低电平有效。 0
特 1）两个输出端 Q、Q 的状态相反； 点： 2）具有两个稳定状态：一个称之0态（Q=0，Q=1）
一个称之1态 （Q=1，Q=0） 3）若外加适当的信号，能实现两种稳态的相互转换。
1 SD 10
1 01
RD
1 SD 1
10 0
RD
基本RS触发器工作原理
＆ G1
Q 从0态翻转至 1态
01 Q SD：置1端，或置位端
SD
＆
1 00
G1
11
RD
＆ G2
SD1 11
＆ G1
10
＆ G2
RD
1 Q （3）当 SD = 1 RD = 1 时
如果 Qn = 1 Qn = 0 时
00 Q
则 Qn+1 = 1 Qn+1 = 0
Q 维持 1态不变
如果 Qn = 0 Qn = 1 时
Q
RD
分
1
析
保持功能
（1） J 0 、 K 0 。设触发器的初始状态为 0，此
时主触发器的 R1 KQ 0 、 S1 JQ 0 ，在 CP 1 时主
触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从
触发器的 R2 1、 S2 0 ，也保持为 0 状态不变。如果触
发器的初始状态为 1，当 CP 从 1 变 0 时，触发器则保持
第15章 触发器和时序逻辑电路
15.1 触发器 15.2 时序逻辑电路 15.3 应用举例
概述
集成触发器是组成时序逻辑电 路的基本部件。
时序逻辑电路的特点：
它在某一时刻的输出状态不仅与该 时刻的输入信号有关,还与电路原来的 输出状态有关。
触发器的特点：
1）具有0和1两个稳定状态。
在触发信号作用下,可以从一种稳定状态转换到另 一种稳定状态。
从触发器被打开，可以接收由主触发器送来的信号，触发器的 输出状态由主触发器的输出状态决定。在CP=0期间，由于主 触发器保持状态不变，因此受其控制的从触发器的状态也即Q、 Q的值当然不可能改变。
逻
辑J
功 CP K
能
&S1 C1
主 触
Q1
发
S D S2 C2
从 触
Q2
发
Q
&R1 器 Q1
R2 器 Q2
1 状态不变。可见不论触发器原来的状态如何，当
J K 0 时，触发器的状态均保持不变，即 Q n1 Q n 。
J CP
&S1 C1
主 触
Q1
发
S D S2 C2
2）具有记忆功能。
触发器的状态不仅和当时的输入有关,而且和以前 的输出状态有关,这是触发器和门电路的最大区别。
触发器分为: RS触发器、D触发器、 JK触 发器和T触发器。
15.1 触发器
1 基本RS触发器
电路组成
S
＆
G1
Q 两个与非门组成，输出输入交叉连接。
两个输出分别记 Q 、Q;
两个输入分别记为 R、S 。
1 10 1 1 01 0 1 0 0 Qn 1 1 1 不定
Sd S
Q
C
C
R
Q
Rd
工作波形图
C0 1 0 S0 00
R0 00
10 10 1 1 1 0 0 01 1 001 1 11 1
Q 0 0 0 1 1 0 0 0 不定
C = 1时：逻辑状态表
SR 10
Qn+1
1
01
0
00
Qn
1 1 不定
01 Q （1）当 SD = 1 RD = 0 时 如果 Qn = 1 Qn = 0 时
＆
01 Q
则 Qn+1 = 0 Qn+1 = 1
G2
Q 从1态翻转至 0 态
＆
0
Q
G1
如果 Qn = 0 Qn = 1 时 则 Qn+1 = 0 Qn+1 = 1 时
＆
1
G2
Q
Q 维持 0态不变 RD ：置0端，复位端
SD
＆
G1
Q
RD
SD RD
＆ G2
符号
Q
Q Q
逻辑状态转换表
SD RD 01
10 11 00
Qn+1 1 置位
0 复位 Qn 记忆
不定 禁止
SD —— 置位端 RD —— 复位端
S 0110
1. 同步 RS 触发器
直接 置1端
1
＆
SD
＆
Q
G3 01
G1 10
G3 与 G4构成导引控制 电路，CP为控制端。
0Q
则 Qn+1 = 0 Qn+1 = 1
Q 维持 0态不变
11
Q
当SD RD 保持高电平不变
时，输出端原态不变。
SD
＆
0
G1
＆
0
G2
RD来自百度文库
禁止
1Q
（4）当 SD = 0 RD = 0 时 则 Q= 1 Q = 1
1Q 此种情况 1.Q与Q 不符合逻辑相反要求; 2.负脉冲除去时，Q态不确定.
基本 RS 触发器
从触发器 主触发器
J 0
CP
&S1 Q 1 S D S2 Q 2
C1
C2
Q
K
&R1 Q 1
R2 Q 2
Q
RD
11
（2）输出信号变化的过程 当CP下降沿到来时，即CP由1变为0时，主触发器被封锁，
无论输入信号如何变化，对主触发器均无影响，即在CP=1期 间接收的内容被主触发器存储起来。同时，由于CP由0变为1，
SD
＆
10 0
G1
＆
1 RD1
G2
SD 10
01
＆ G1
11
0
＆ G2
RD
（2）当 SD = 0 RD = 1 时 1Q
如果 Qn = 1 Qn = 0 时
则 Qn+1 =1 Qn+1 = 0 0 Q Q 维持态“1”不变
如果 Qn = 0 Qn = 1 时
01Q
则 Qn+1 = 1 Qn+1 = 0
2 负边沿触发的JK触发器
所谓边沿触发是指触发器的次态仅由时钟脉冲 的上升沿或下降沿来到时的输入信号决定，在此以 前或以后输入信号的变化不会影响触发器的状态。
边沿触发器的特点：
来一个时钟脉冲，触发器翻转一次且只能 翻转一次。
边沿触发器的分类：
正边沿触发： 时钟脉冲的上升沿来到时有效。
负边沿触发： 时钟脉冲的下降沿来到时有效。
当CP=0时，G3、G4 门被封锁，无论S、R端
加什么信号，它们输出
全是1，触发器保持原来
CP11
状态不变。 在CP=1时,R、S的
010
R
＆ 10
G4
RD 1
＆ G2
01 Q 变化才能引起触发器翻
转 。为正脉冲触发。 逻辑状态表
直接
C S R Qn+1
Sd S
符号 C
C
R
Rd
Q 置0端
Q 禁止
0 × × Qn