抢答器电路

内容摘要

抢答器在现实生活中很常见，比赛的抢答很需要。虽很普及，但其作用很大，对比赛的公平公正起着很大的作用。

此次课设的抢答器，会用到优先编码器，锁存器，译码器，加法器，计数器和定时器，其实现的功能就是对优先抢到答题的选手进行编码锁存，在显示器中显示出来，用以告诉主持人，让其答题。

关键字：编码器译码器锁存器加法器计数器|

目录

一、概述 (1)

二、方案设计与论证 (1)

1．组成方框图 (1)

三、单元电路设计与分析 (1)

1．抢答器电路设计 (1)

2．定时器电路 (5)

四、总原理图及元器件清单 (6)

1．总原理图 (6)

2．元器件清单 (7)

五、结论 (7)

六、心得体会 (8)

七、参考文献 (9)

一、概述

要完成抢答器，首先要在主持人闭合开关以后，对第一个抢到的的选手要进行优先编码，再对其进行锁存，通过译码器进行显示，同时报警器对其报警，以提示有人抢到，计数器开始倒计时；若在规定时间无人抢答，报警器再次报警，以提示主持人，无人抢答此题。

二、方案设计与论证

1．组成方框图

按照设计思路，可得图2.1所示的抢答器组成方框图

图2.1 抢答器组成原理框图

三、单元电路设计与分析

1．抢答器电路设计

该电路完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号；二是禁止其他选手按键操作无效。工作过程：开关S置于"清除"端时，RS触发器的端均为０，４个触发器输出置０，使74LS148的，使之处于工作状态。当开关S置于"开始"时，抢答器处于等待工作状态，当有选手将键按下时（如按下S5），74LS148的输出经RS锁存后，1Q=1, 74LS48处于工作状态，４Q３Q２Q=101,经译码显示为"５"。此外，编码器技能输出端YS=0，使74LS148处于禁止状态，封锁其他按键的输入。当按键松开即按下时，

74LS148

Y 0

Y 1

Y 2

YEY

Y s I S EI

I 0I 1I 2I 3I 4I 5I 6I 7

74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。如有再次抢答需由主持人将Ｓ开关重新置;清除"然后再进行下一轮抢答。

(1) 优先编码器 74LS148

优先编码器既在同一时间内，当有多个输入信号请求编码时，只对优先级别高的信号进行编码的逻辑电路，称为优先编码器。常用的集成优先编码器有74LS148（8线－3线）和74LS147（10线－4线）两种制式。

优先编码器是较常用的编码器，下面以74LS148为例，介绍它的逻辑功能。此芯片为8线－3线优先编码器。图3.1（a ）是其功能简图，图3.1（b ）是管脚引线图，表3.1是其真值表。

表3.1 74LS148 8线－3线优先编码真值表

输 入

输 出

s I

0I

1I

2I

3I

4I

5I

6I

7I

2Y

1Y

0Y EX Y s Y

1 X X X X X X X X 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 0 X X X X X X X 0 0 0 0 0 1 0 X X X X X X 0 1 0 0 1 0 1 0 X X X X X 0 1 1 0 1 0 0 1 0 X X X X 0 1 1 1 0 1 1 0 1 0 X X X 0 1 1 1 1 1 0 0 0 1 0 X X 0 1 1 1 1 1 1 0 1 0 1 0 X 0 1 1 1 1 1 1 1 1 0 0 1 0

1

1

1

1

1

1

1

1

1

1

1

图3.1 （a ）功能简图 图3.1 （b ）管脚引线图

功能说明：74LS148的输入端和输出端低电平有效。图3.1（a ）是其功能简

图，图中电源和地未画， 0I ~7I 是输入信号，2Y ~0Y 为三位二进制编码输出信号，S I ＝1时，编码器禁止编码，当S I ＝0时，允许编码。S Y 是技能输出端，只有在S I ＝0，而0I ~7I 均无编码输入信号时为0。EX Y 为优先编码输出端，在S I ＝0而0I ~7I 的其中之一有信号时，EX Y ＝0。0I ~7I 各输入端的优先顺序为：7I 级别最高，0I 级别最低。如果7I ＝0（有信号），则其它输入端即使有输入信号，均不起作用，此时输出只按7I 编码，2Y 1Y 0Y ＝000。优先编码被广泛用于计算机控制系统中，当有多个外设申请中断时，优先编码器总是给优先级别高的设备先编 （2）RS 触发器

1. 保持状态。当输入端接入S =R =1的电平时，如果基本SR 触发器现态Q =1、

Q =0，则触发器次态Q =1、Q =0；若基本SR 触发器的现态Q =0、Q =1，则触发

器次态Q =0、Q =1。即S =R =1时，触发器保持原状态不变。

2. 置0状态。当S =1，R =0时，如果基本SR 触发器现态为Q =1、Q =0，因

R =0，会使Q =1，而Q =1与S =1共同作用使Q 端翻转为0；如果基本SR 触发器

现态为Q =0、Q =1，同理会使Q =0，Q =1。只要输入信号S =1，R =0，无论基本SR 触发器的输出现态如何，均会使输出次态置为0态。

3. 置1状态。当S =0、R =1时，如果触发器现态为Q =0、Q =1，因S =0，会使G1的输出端次态翻转为1，而Q =1和R =1共同使G2的输出端Q =0；同理当Q =1、Q =0，也会使触发器的次态输出为Q =1、Q =0；只要S =0、R =1，无论触发器现态如何，均会将触发器置1。

4. 不定状态。当S =R =0时，无论触发器的原状态如何，均会使Q =1，Q =1。当脉冲去掉后，S 和R 同时恢复高电平后，触发器的新状态要看G1 和G2两个门翻转速度快慢，所以称S =R =0是不定状态，在实际电路中要避免此状态出现。基本SR 触发器的逻辑图、逻辑符号和波形图如图3.2所示