基于FPGA的均衡器的设计开题报告

07级毕业论文开题报告
学院专业
毕业论文题目
学生姓名
班级
指导教师
日期年月日
论文题目：基于FPGA的均衡器的设计
一、选题的依据及课题的意义
FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。

它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

FPGA的基本特点
1）采用FPGA设计ASIC电路(专用集成电路)，用户不需要投片生产，就能得到合用的芯片。

2）FPGA可做其它全定制或半定制ASIC电路的中试样片。

3）FPGA内部有丰富的触发器和I／O引脚。

4）FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。

5) FPGA采用高速CHMOS工艺，功耗低，可以与CMOS、TTL电平兼容。

可以说，FPGA芯片是小批量系统提高系统集成度、可靠性的最佳选择之一。

FPGA是由存放在片内RAM中的程序来设置其工作状态的，因此，工作时需要对片内的RAM 进行编程。

用户可以根据不同的配置模式，采用不同的编程方式。

加电时，FPGA 芯片将EPROM中数据读入片内编程RAM中，配置完成后，FPGA进入工作状态。

掉电后，FPGA恢复成白片，内部逻辑关系消失，因此，FPGA能够反复使用。

FPGA 的编程无须专用的FPGA编辑器，只须用通用的EPROM、PROM编程器即可。

当需要修改FPGA功能时，只需换一片EPROM即可。

这样，同一片FPGA，不同的编程数据，可以产生不同的电路功能。

因此，FPGA的使用非常灵活。

在移动通信和高速无线数据通信中，多径效应和信道带宽的有限性以及信道特性的不完善性导致数据传输时不可避免的产生码间干扰，成为影响通信质量的主要因素，而信道的均衡技术可以消除码间干扰和噪声，并减少误码率。

其中判决反馈均衡器
（DFE）是一种非常有效且应用广泛得对付多径干扰得措施。

目前DFE大致有以下几种实现方法：1）采用多片通用数字滤波器集成电路级联方式，但同时由与多片带来的体积和功耗的增加，在实际中运用不多。

2）采用DSP来实现，如Motorola SC140就是单片的可编程均衡器，采用软件来实现算法，但由于受器件功能限制，在实时性要求极高的场合中受到限制。

3）采用可编程逻辑器件实现,随着可编程逻辑器件逻辑门数量和速度的不断增加，在单片上实现系统集成已经成为可能，而且FPGA特别适合实现可配置的判决反馈均衡器。

二、研究概况及发展趋势综述
早在1980年代中期，FPGA已经在PLD设备中扎根。

CPLD和FPGA包括了一些相对大数量的可编辑逻辑单元。

目前以硬件描述语言（Verilog 或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至FPGA 上进行测试，是现代IC 设计验证的技术主流。

北京时间2010年12月30日消息，美英两国科学家联合开发了一款运算速度超快的电脑芯片，使当前台式机的运算能力提升20倍。

当前的个人电脑使用双核、4核、16核处理器来执行各项任务。

如今，美英研究人员开发的中央处理器(CPU)将1000个内核有效集成于一个芯片上。

这项突破或将在今后几年开启一个超高速运算的新时代，使家庭用户不再对运行缓慢的电脑系统感到沮丧。

虽然速度更快，但由于新型“超级”电脑的能耗远低于当前电脑，所以更加环保。

研究人员采用了一种名为“现场可编程门阵列”(以下简称“FPGA”)的芯片，使得微晶片就像都含有数百万个晶体管一样，而晶体管则是任何电路的基本组成部分。

不过，FPGA芯片可由用户安装到特定电路，它们的功能不是在出厂时就设定好的。

这样一来，用户可以将晶体管划分成一个个“小群体”，要求每个“小群体”完成不同的任务。

通过在FPGA芯片内创建逾1000个微电路，研究人员便将这个芯片变成了1000个内核的处理器——每个内核都可以遵照自己的指令工作。

在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍。

这项研究由英国格拉斯哥大学的韦姆·范德堡韦德(Wim
Vanderbauwhede)博士和美国马萨诸塞大学卢维尔分校的同行共同实施。

范德堡韦德说：“FPGA芯片没有应用于标准电脑上，原因是对FPGA芯片编程相当困难。

FPGA 芯片的处理能力强大，由于速度更快，能耗相当低，是我们更为环保的选择。

”虽然当前市场上销售的电脑大多数内核超过一个，可以同时实施不同任务，但传统多核处理器只能共用一个存储源，这降低了运算速度。

范德堡韦德的研究团队给每个内核分配一定量的专用存储空间，从而加快了处理器的运算速度。

一名用户坐在运算速度很慢的台式机前面，看上去一筹莫展。

在测试中，FPGA芯片每秒能处理5GB的数据，处理速度大概相当于当前台式机的20倍。

范德堡韦德博士说：“这只是初期概念验证研究，我们试图展示对FPGA编程的便捷方式，令其超高速处理的潜力可以更为广泛地应用于未来的运算器和电子设备上。

虽然现有许多技术充分使用FPGA芯片，如等离子电视、液晶电视和电脑网络路由器，但它们在标准台式机上的应用却十分有限。

” “但是，我们看到，包括英特尔和ARM在内的一些厂商已经宣布将开发集成传统CPU 与FPGA芯片的微晶片。

我认为此类处理器会得到更广泛的应用，有助于在今后几年进一步提升电脑运算速度。

三、研究内容及实验方案
FPGA均衡器设计有软件和硬件两部分。

本次毕设的研究内容是均衡器软件部分的设计。

由于相关的均衡器设计的软件部分用到的硬件语言是verilog，而在大学课程中没有学校verilog语言，所以课设的首要任务是学习verilog硬件语言。

然后编写实现程序。

四、目标、主要特色及工作进度
本次毕设要研究的是用verilog语言设计出基于FPGA均衡器设计的软件部分的设计，也就是说实现的是均衡器软件部分的设计。

Verilog最初是一种靠仿真环境支持的专利语言，是第一种能够支持混合层次（mixed-level）设计表达方式的语言。

这些层次包括数字电路的各种级别的抽象，即从开
关级、门级、RTL级一直到更高级别的抽象。

仿真环境提供了功能强大的统一的方法，不但能用于数字系统的设计，还能进行数字系统的测试，即对正在进行的数字系统设计进行验证。

因为对verilog 语言的陌生，目前还正在学习verilog语言的基础知识。

五、参考文献
1、A Verilog HDL Primer, Third Edition[美].BHASKER 著
夏宇闻甘伟译北京航空航天大学出版社
2、Verilog HDL 数字设计与综合（A Guide to Digital Design and Synthesis Second Edition）[美]Samir Palnitkar 著
夏宇闻胡燕祥刁岚松等译电子工业出版社。