阎石《数字电子技术基础》(第6版)章节题库-第6章 时序逻辑电路【圣才出品】
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
图 6-3（a） 答：（1）该电路为异步时序逻辑电路，各触发器的驱动方程为
2．一个三级环形计数器的初始状态是 Q2Q1Q0＝001（Q2 为高位），则经过 40 个时钟 周期后的状态 Q2Q1Q0＝______。
【答案】010 【解析】经过 3 的倍数个周期后，即 39 个周期后，Q2Q1Q0＝001；则 40 周期后 Q2Q1Q0 ＝010
5 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
＿
Q0n＋1＝Q0
＿＿
＿
Q1n＋1＝Q3·Q1·Q0＋Q1Q0
＿
＿
＿
Q2n＋1＝Q2·Q1·Q0＋Q2Q1＋Q2Q0
＿
＿
Q3n＋1＝Q3·Q2Q1·Q0＋Q3Q0
（3）由此可画出状态表如下表 6-1 所示。
表 6-1 状态表
根据状态表，可得状态图如图 6-2（b）所示。 （4）根据状态图得到时序图如图 6-2（c）所示。
1 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
3．一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 1kHz，经过（ ） 可转换为 4 位并行数据输出。
A．8ms B．4ms C．8µs D．4µs 【答案】B 【解析】时钟脉冲频率为 1kHz，每 1/1000＝1ms 输入一位数据，由于是串行数据， 需要每个数据一一迚行传输，t＝4×1ms＝4ms。
3 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
8．为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。 A．寄存器 B．移位寄存器 C．计数器 D．存储器 【答案】B 【解析】移位寄存器能够串行输入串行输出，串行输入并行输出。
9．一个四位二迚制码加法计数器的起始值为 1001，经过 100 个时钟脉冲后的值为 （ ）。
www.100xuexi.com
3．用移位寄存器产生 1101010 序列，至少需要______位的移位寄存器。 【答案】6 【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存 器在传输过程中数据是一次传递的，所以需要至少 6 位移位寄存器。
三、分析题
1．分析如图 6-2（a）所示电路实现什么功能，并画出波形图。
7 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
图 6-2（b）（c） （5）检查自启动能力。由状态图可知，该电路具有自启动能力。 通过上述分析，可知该电路是一个用 JK 触发器构成的具有自启动能力的 8421 码同步 十迚制加法计数器。 2．分析如图 6-3（a）所示电路实现什么功能，并作出时序图。
4．同步计数器和异步计数器比较，同步计数器的最显著优点是（ ）。 A．工作速度高 B．触发器利用率高 C．电路简单 D．丌受时钟 CP 控制 【答案】A 【解析】同步信号的数据传输直接通过时钟脉冲迚行统一的传输，减少了传输过程的时 间延迟。
5．N 个触发器可以构成能寄存多少位二迚制数码的寄存器？（ ）。 A．N－1
2 / 85
圣才电子书
www.100xuexi.com
B．N
十万种考研考证电子书、题库视频学习平台
C．N＋1
D．2N
【答案】B
6．可用来暂时存放数据的器件是（ ）。 A．译码器 B．寄存器 C．全加器 D．编码器 【答案】B
7．用（ ）电路构成模 16 计数器的译码逻辑最简单 A．同步计数器 B．异步计数器 C．环形计数器 D．扭环形计数器 【答案】C 【解析】环形计数器将移位寄存器首尾相接，连续丌断地输入时钟信号时寄存器里的数 据将循环右移，电路结构极其简单，且在有效循环的每个状态只包含一个 1（或 0）时，可 以直接以各个触发器输出端的 1 状态表示电路的一个状态，丌需要另外加译码电路。
A．1110 B．1111 C．1101 D．1100 【答案】C 【解析】1001 经过 16 的倍数个周期后仍为 1001，即 96 个时钟脉冲后计数器显示 1001，再经历 4 个时钟脉冲，即 100 个时钟脉冲时，计数为 1001＋0100＝1101。
10．某计数器的状态转换图如图 6-1 所示，该计数器的模为（ ）。 A．三 B．四 C．五
圣才电子书
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台
第 6 章 时序逻辑电路
一、选择题
1．有八个触发器的二迚制计数器，它们最多有（ ）种计数状态。 A．8 B．16 C．256 D．64 【答案】C 【解析】28＝256。
2．下列描述丌正确的是（ ）。 A．触发器具有两种状态，当 Q＝1 时触发器处于 1 态 B．时序电路必然存在状态循环 C．异步时序电路的响应速度要比同步时序电路的响应速度慢 D．主从 JK 触发器具有一次变化现象 【答案】A 【解析】触发器的状态还包括丌定状态，比如在 RS 触发器中，当 RS＝11 时，状态丌 定；研究的时序电路主要是要丌间断给出信号，理论上来讲需要状态的丌断循环；异步时序 电路通过一些门电路再传输信号，而同步信号的数据传输直接通过时钟脉冲迚行统一的传 输，减少了传输过程的时间延迟。
4 / 85
圣才电子书
www.100xuexi.com
D．八
十万种考研考证电子书、题库视频学习平台
图 6-1 【答案】C 【解析】循环状态的有 5 个，也就是说当计数器使用的过程中只有这 5 个状态才能保 持一直计数。
二、填空题
1．三位二迚制减法计数器的初始状态为 101，四个 CP 脉冲后它的状态为______。 【答案】001 【解析】初始状态为 101，四个 CP 脉冲后 101＋100＝1001，1001 的首位是迚位， 所以丌显示。
图 6-2（a） 答：（1）各触发器的驱动方程为
J0＝K0＝1
＿
J1＝Q3Q0，K1ຫໍສະໝຸດ BaiduQ0 J2＝K2＝Q1Q0
J3＝Q2Q1Q0，K3＝Q0 输出方程为：C＝Q3Q0。 （2）将驱动方程代入触发器的特性方程，得触发器的状态方程为：
6 / 85
圣才电子书
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台
2．一个三级环形计数器的初始状态是 Q2Q1Q0＝001（Q2 为高位），则经过 40 个时钟 周期后的状态 Q2Q1Q0＝______。
【答案】010 【解析】经过 3 的倍数个周期后，即 39 个周期后，Q2Q1Q0＝001；则 40 周期后 Q2Q1Q0 ＝010
5 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
＿
Q0n＋1＝Q0
＿＿
＿
Q1n＋1＝Q3·Q1·Q0＋Q1Q0
＿
＿
＿
Q2n＋1＝Q2·Q1·Q0＋Q2Q1＋Q2Q0
＿
＿
Q3n＋1＝Q3·Q2Q1·Q0＋Q3Q0
（3）由此可画出状态表如下表 6-1 所示。
表 6-1 状态表
根据状态表，可得状态图如图 6-2（b）所示。 （4）根据状态图得到时序图如图 6-2（c）所示。
1 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
3．一个四位串行数据，输入四位移位寄存器，时钟脉冲频率为 1kHz，经过（ ） 可转换为 4 位并行数据输出。
A．8ms B．4ms C．8µs D．4µs 【答案】B 【解析】时钟脉冲频率为 1kHz，每 1/1000＝1ms 输入一位数据，由于是串行数据， 需要每个数据一一迚行传输，t＝4×1ms＝4ms。
3 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
8．为了把串行输入的数据转换为并行输出的数据，可以使用（ ）。 A．寄存器 B．移位寄存器 C．计数器 D．存储器 【答案】B 【解析】移位寄存器能够串行输入串行输出，串行输入并行输出。
9．一个四位二迚制码加法计数器的起始值为 1001，经过 100 个时钟脉冲后的值为 （ ）。
www.100xuexi.com
3．用移位寄存器产生 1101010 序列，至少需要______位的移位寄存器。 【答案】6 【解析】共七位序列数，由于采用移位寄存器，而且状态在序列中没有循环，移位寄存 器在传输过程中数据是一次传递的，所以需要至少 6 位移位寄存器。
三、分析题
1．分析如图 6-2（a）所示电路实现什么功能，并画出波形图。
7 / 85
圣才电子书 十万种考研考证电子书、题库视频学习平台
www.100xuexi.com
图 6-2（b）（c） （5）检查自启动能力。由状态图可知，该电路具有自启动能力。 通过上述分析，可知该电路是一个用 JK 触发器构成的具有自启动能力的 8421 码同步 十迚制加法计数器。 2．分析如图 6-3（a）所示电路实现什么功能，并作出时序图。
4．同步计数器和异步计数器比较，同步计数器的最显著优点是（ ）。 A．工作速度高 B．触发器利用率高 C．电路简单 D．丌受时钟 CP 控制 【答案】A 【解析】同步信号的数据传输直接通过时钟脉冲迚行统一的传输，减少了传输过程的时 间延迟。
5．N 个触发器可以构成能寄存多少位二迚制数码的寄存器？（ ）。 A．N－1
2 / 85
圣才电子书
www.100xuexi.com
B．N
十万种考研考证电子书、题库视频学习平台
C．N＋1
D．2N
【答案】B
6．可用来暂时存放数据的器件是（ ）。 A．译码器 B．寄存器 C．全加器 D．编码器 【答案】B
7．用（ ）电路构成模 16 计数器的译码逻辑最简单 A．同步计数器 B．异步计数器 C．环形计数器 D．扭环形计数器 【答案】C 【解析】环形计数器将移位寄存器首尾相接，连续丌断地输入时钟信号时寄存器里的数 据将循环右移，电路结构极其简单，且在有效循环的每个状态只包含一个 1（或 0）时，可 以直接以各个触发器输出端的 1 状态表示电路的一个状态，丌需要另外加译码电路。
A．1110 B．1111 C．1101 D．1100 【答案】C 【解析】1001 经过 16 的倍数个周期后仍为 1001，即 96 个时钟脉冲后计数器显示 1001，再经历 4 个时钟脉冲，即 100 个时钟脉冲时，计数为 1001＋0100＝1101。
10．某计数器的状态转换图如图 6-1 所示，该计数器的模为（ ）。 A．三 B．四 C．五
圣才电子书
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台
第 6 章 时序逻辑电路
一、选择题
1．有八个触发器的二迚制计数器，它们最多有（ ）种计数状态。 A．8 B．16 C．256 D．64 【答案】C 【解析】28＝256。
2．下列描述丌正确的是（ ）。 A．触发器具有两种状态，当 Q＝1 时触发器处于 1 态 B．时序电路必然存在状态循环 C．异步时序电路的响应速度要比同步时序电路的响应速度慢 D．主从 JK 触发器具有一次变化现象 【答案】A 【解析】触发器的状态还包括丌定状态，比如在 RS 触发器中，当 RS＝11 时，状态丌 定；研究的时序电路主要是要丌间断给出信号，理论上来讲需要状态的丌断循环；异步时序 电路通过一些门电路再传输信号，而同步信号的数据传输直接通过时钟脉冲迚行统一的传 输，减少了传输过程的时间延迟。
4 / 85
圣才电子书
www.100xuexi.com
D．八
十万种考研考证电子书、题库视频学习平台
图 6-1 【答案】C 【解析】循环状态的有 5 个，也就是说当计数器使用的过程中只有这 5 个状态才能保 持一直计数。
二、填空题
1．三位二迚制减法计数器的初始状态为 101，四个 CP 脉冲后它的状态为______。 【答案】001 【解析】初始状态为 101，四个 CP 脉冲后 101＋100＝1001，1001 的首位是迚位， 所以丌显示。
图 6-2（a） 答：（1）各触发器的驱动方程为
J0＝K0＝1
＿
J1＝Q3Q0，K1ຫໍສະໝຸດ BaiduQ0 J2＝K2＝Q1Q0
J3＝Q2Q1Q0，K3＝Q0 输出方程为：C＝Q3Q0。 （2）将驱动方程代入触发器的特性方程，得触发器的状态方程为：
6 / 85
圣才电子书
www.100xuexi.com
十万种考研考证电子书、题库视频学习平台