定点运算器的组成
计算机组成原理期末复习资料要点
计算机组成原理期末复习资料（陆瑶编著）第一章计算机的系统概述（P1-8）1.1计算机的组成任务（P1）1.计算机系统由硬件和软件两个子系统组成；2.计算机系统结构主要有a、研究计算机系统硬件、软件功能的分配；b、确定硬件和软件的界面；c、完成提高计算系系统性能的方法；3.计算机的组成是按照计算机系统结构分配给硬件子系统的功能以与确定的概念结构，研究硬件子系统各组成部分的内部构造和相互联系，以实现机器指令集的各种功能和特性。
4.计算机实现是计算机组成的物理实现，即按计算机组成制定的方案，制作出实际的计算机系统，它包括处理器、主存、总线、接口等各部件的物理结构的实现，器件的集成度和速度的选择和确定，器件、模块、插件、底板的划分和连接，专用器件的设计，电源配置、冷却、装配等各类技术和工艺问题的解决等。
1.2计算机的硬件系统结构P2（1.2.1）5.电子数字计算机普遍采用冯·诺依曼计算机系统结构。
6. 主机：由、存储器与接口合在一起构成的处理系统称为主机。
7. ：中央处理器，是计算机的核心部件，由运算器和控制器构成。
8.冯·诺依曼计算机系统结构由运算器、控制器、储存器、输入设备、输出设备5大部件组成，相互间以总线连接。
9.运算器的作用：计算机中执行各种算术和逻辑运算操作的部件。
运算器的基本操作包括加、减、乘、除四则运算，与、或、非、异或等逻辑操作，以与移位、比较和传送等操作，亦称算术逻辑部件()。
（算数逻辑部件（）：用于完成各种算术运算和逻辑运算（主要用于条件判断、设备控制等）。
）10.控制器的作用：是计算机的指挥中心,负责决定执行程序的顺序,给出执行指令时机器各部件需要的操作控制命令.由程序计数器、指令寄存器、指令译码器、时序产生器和操作控制器组成，它是发布命令的"决策机构"，即完成协调和指挥整个计算机系统的操作。
11储存器的作用：是计算机系统中的记忆设备，用来存放程序和数据。
5 运算器
附加 加法器
δ
D寄存器
Xe
Xn
X
为加减运算标记触发器， 为溢出标记触发器， GA、 GS 为加减运算标记触发器，V为溢出标记触发器，α两个操作 数的符号（1同、0异），δ 控制加减法步骤。 数的符号（ ），δ 控制加减法步骤。
二、浮点乘法、除法运算器的硬件组成 浮点乘法、 1、浮点乘除运算步骤 、 （1）阶码相加减（2）尾数乘除（3）规格化（4）舍入（5）溢出判断 ）阶码相加减（ ）尾数乘除（ ）规格化（ ）舍入（ ） 2、浮点乘、除法运算器逻辑电路图 、浮点乘、除法运算器逻辑电路图
§ 5 · 3 浮点运算器
一、浮点加、减法运算器 浮点加、 1、浮点加减运算步骤 、 （1）对阶（2）尾数求和（3）规格化（4）舍入（5）溢出判断 ）对阶（ ）尾数求和（ ）规格化（ ）舍入（ ） 2、浮点加、减法运算器逻辑电路图 、浮点加、减法运算器逻辑电路图
GA α GS V C寄存器 Ae An m位 并行加法器 A
2、双总线结构
A 运算过程 L 锁存器 （1）将操作数 、 通用寄存器 ）将操作数1、 U 操作数2分别从总 操作数 分别从总 线1、总线 送入 、总线2送入 ALU，并存结果于锁存器。 ，并存结果于锁存器。 （2）从锁存器中取出结果送入目标空间。 ）从锁存器中取出结果送入目标空间。 特点 速度比较快 状态标志寄存器
Qm ρ 附加 加法器 C寄存器 Ae An m位并行加 法器及控制 线路 D寄存器 Xe Xn X A MQ寄存器
τ
Qm（Qd）为浮点乘（ Qm（Qd）为浮点乘（除）法标记触发器，τ为主周期计数器； 法标记触发器， 为主周期计数器； 为节拍计数器。 ρ为节拍计数器。
§ 5 · 4 改善和增加运算器功能的几种硬件实现
计算机组成原理试题2
一、填空题1.按IEEE754规范，一个浮点数由、、三个域组成，其中的值等于指数的加上一个固定。
2.在进行浮点加法运算时，需要完成为、、、、和等步骤。
3.对阶时，使阶向阶看齐，使阶的尾数向移位，每移一位，其阶码加一，直到两数的阶码相等为止。
4.提高加法器运算速度的关键是。
先行进位的含义是。
5.现代计算机的运算器一般通过总线结构来组织。
按其总线数不同，大体有、和三种形式。
6.浮点运算器由和组成，它们都是运算器。
只要求能执行运算，而要求能进行运算。
7.两个BCD码相加，当结果大于9时，修正的方法是将结果，并产生进位输出。
8.设有七位二进制信息码0110101，则低位增设偶校验码后的代码为。
二、单项选择题1.某数在计算机中用8421BCD码表示为0111 1000 1001，其真值是A．789D B．789H C．1887D D．11110001001B2.若某数x的真值为-0.1010，在计算机中该数表示为1.0110，则该数所用的编码方法是码A．原B．补C．反D．移3.一个8位二进制整数，采用补码表示，且由3个“1”和5个“0”组成，则其最小值是A．-127 B．-32 C．-125 D．-34.下列数中最小的数为A．101001B B．52Q C．29D D．233H三、简答题1.说明定点运算器的主要组成2.说明双符号位法检测溢出的方法四、计算与分析题1.将十进制数（24/512）表示成浮点规格化数，要求阶码4位（含符号），移码表示；尾数6位（含符号），用补码表示2.写出十进制数-5的IEEE754编码3.教材P69-5.1：已知x和y，用变形补码计算x+y，同时指出结果是否溢出1)X=0.11011，y=0.000114.教材P70-7.1：试用原码阵列乘法器、补码阵列乘法器、直接补码并行乘法计算x×y1)X=0.11011，y=-0.111115.教材P70-8.1：用原码阵列除法器计算x÷y1)X=0.11000，y=-0.111116.教材P70-9.1：设阶码3位，尾数6位，按浮点运算方法，完成以下取值的[x+y]、[x-y]运算1)X=2-011×0.100101，y=2-010×（-0.011110）一、填空题1.符号位S，阶码E，尾数M，阶码E，真值e，偏移值2.零操作数检查，对阶，尾数求和，结果规格化，舍入处理，溢出处理3.小，大，小，右，右4.降低进位信号的传播时间，低有效位的进位信号可以直接向最高位传递5.单总线结构，双总线结构，三总线结构6.阶码运算器，尾数运算器，定点，阶码运算器，加法和减法，尾数运算器，加、减、乘、除7.加68.01101010二、选择题1. A2. B3. C4. C三、简答题1.ALU，寄存器，多路选择器，移位器，数据通路等2.在数据运算前将符号位照样再写一次，构成双符号位。
第4章 计算机中的运算器部件
计算机中的运算器部件
运算器的基本功能
运算器是计算机五大功能部件之一，在控制器的 指挥控制下，完成指定给它的运算处理功能(算术、 逻辑运算)；也是CPU内部数据传送的重要通路。 主要由ALU、暂存被运算数据和中间结果的寄存 器组（Regs）和其它辅助电路3部分组成。 运算器通常包括下列两种类型：
输出Y /OE
F3 F=0000 OVR Cn+4
二选一
Am2901之结果去向选择门
/OE有效时，将F 或A锁存器送往Y
Cn
I3 I4 I5 I0 I1 I2
F A L U R S 二选一 三选一
输入D 将F不移、左移、 A锁存器 B锁存器 乘商寄存器Q 右移一位送往通 用寄存器，由 Q0 A 16个 B Q3 A地址 RAM3和RAM0 三选一 B地址 分别接收移入位 通用寄存器 或提供移出位 RAM3 三选一 RAM0
CP A、B口锁存 通用寄存器 接收
Q 接收
Am2901的控制信号汇总表
编码
B
I8 I7 I6
Q Y
I5 I4 I3 F F A R+S S− R R− S
I2 I1 I0
R S
000 001 010 B← F
Q← F
A A 0
பைடு நூலகம்
Q B Q
011
100 101 110 111
B← F
B← F/2 Q← Q/2 B← F/2 B← 2F B← 2F Q← 2Q
四位并行进位加法器
4-1 运算器部件概述
可实现加(减)、与、或运算的一位ALU
功能选择信号 OP
00 01 10 11
Xn
与 门 或 门 加 法 器
中职计算机原理(高教版)教案：运算方法和运算器——定点运算器的组成和结构(全3课时)
江苏省XY中等专业学校2022-2023-2教案教学内容逻辑异或和逻辑非操作；移位操作主要完成逻辑左移、逻辑右移、算术左移、算术右移及其它一些移位操作。
在某些机器上ALU还要完成数值比较、变更数值符号、计算操作数在存储器中的地址等工作。
提问：ALU能够处理数据的位数与机器的字长有关码？试举例说明。
引导学生思考、回答并相互补充。
从下图可以看出，算术逻辑运算单元ALU有两个数据输入端A和B，一个数据输出端Y。
输入输出数据的宽度与ALU处理的数据宽度相同。
ALU一般具有A十B、A—B、B—A等算术运算功能，以及与、或、非、异或等逻辑运算的功能，还有左移、右移的功能。
3.2.2 通用寄存器组近代计算机的运算器中都有一组通用寄存器，它的主要用途是保存参加算的操作数和运算的结果。
寄存器是计算机中存取速度最快的存储器件，寄存器的存取周期一般是十几个毫微秒，远远快于内存储器的存取周期。
如果ALU的两个操作数都来自于寄存器，则可以极大地提高运算速度，这也就是为什么近代计算机都有一组相当数目的通用寄存器的道理。
江苏省XY中等专业学校2022-2023-2教案教学内容理解指令执行过程，也就是计算机总体运行过程。
假设这个通用寄存器组有两个输出端口RA和RB,有一个输人端口RI。
寄存器中的数据以补码表示。
并假设寄存器组中的寄存器1用R，表示,寄存器2用R.表示，寄存器3用R、表示。
运算之前,R,=0110,R2=1100,Z、N、C、V标志位全为0。
进行下面的操作后，标志位Z、N、C、V和R;的值如何?（1）第一种操作:R1加R2 ,结果送到R3中其操作过程如下:R1的内容通过端口RA输出，MUX1选择RA的内容送入ALU的输入端;R2的内容通过端口RB输出，MUX2选择RB的内容送人ALU的B输人端。
令ALU 做A+B算术加法操作，从Y输出端输出加的结果，并存人R,寄存器中。
（2）第二种操作:求与R,相补的数(取负数)其操作过程如下:R,的内容从RB输出,经过MUX2选择，送到ALU 的B输人端，在MUX1处选择常数"0"送入ALU的A 输人端,在ALU中选择A-B的算术运算功能。
计算机组成原理—运算方法和运算器-6
规则：尾数右移1位，高位补符号位，阶码加1
例如：10.011101×2-110 右规后11.001110（1）×2-111 ②补码结果是00.0...01.....或11.1...10...时，需向左规格化（左规） 规则：尾数左移1位，低位补0，阶码减1，直到规格化 规格化：原码尾数值最高位为1，补码尾数值最高位与符号相反
2014-4-14
计算机组成原理
12
21:06
2.6.2 浮点乘法、除法运算
补码采用双符号位，为了对溢出进行判断：
00 01 为正 上溢 11 10 为负 下溢
[例]：x=＋011,y=＋110,求[x＋y]补和[x－y]补,并判断是否溢出 [x]补=00011, [y]补=00110, [－y]补=11010 [x＋y]补=[x]补＋[y]补=01001, 结果上溢。 [x－y]补=[x]补＋[－y]补=11101, 结果正确,为－3。
2014-4-14 计算机组成原理 17
21:06
2.6.1 浮点加法、减法运算
⑸舍入处理（对阶和向左规格化时）：采用就近舍入处理得
00.11100011
⑹溢出判断和处理 阶码符号位为00，无溢出，不需处理； 尾数无溢出，不需处理。 最终真值结果为：x+y = (0.11100011)×24
设有两个浮点数x和y：x＝2Ex· Mx 则：x×y＝2(Ex＋Ey)· (Mx×My)； 乘/除运算分为六步: y＝2Ey· My x÷y＝2(Ex－Ey)· (Mx÷My)；
①.0操作数检查； ②.阶码加减操作； ③.尾数乘除操作；
④.结果规格化；
⑤舍入处理； ⑥确定符号
Mx=111101101；
计算机组成原理第四版第二章
+ [y]补 0. 0 1 0 1 [x+y]补 0. 1 1 1 0
所以x+y=+0.1110
Back
第二章 运算方法和运算器
B 补码减法
➢ 公式：
[x-y]补=[x]补-[y]补=[x]补+[-y]补
➢ 举例
已知 x=+0.1101 ， y=+0.0110，求x-y。 解： [x]补=0.1101 [y]补=0.0110 ，[-y]补=1.1010 [x]补 0. 1 1 0 1 + [-y]补 1. 1 0 1 0 [x-y]补 1 0. 0 1 1 1
最大正数，称为“上溢” 或“正溢出”
两个负数相加，结果 小于机器所能表示的最
小负数，称为“下溢” 或“负溢出”
判断方法
举例说明
Back
第二章 运算方法和运算器
溢出检测方法常用以下两种方法：
1.采用双符号位（变形补码）判断方法：
变形补码： “00”表示正数、“11”表负数，两符号位同时参加运算， 运算结果符号出现01或10表明溢出。
发生溢出；而在浮点运算时，运算结果超出尾数的表示范围 却并不一定溢出，只有当阶码也超出所能表示的范围时，才 发生溢出。
Back
3.十进制数串的表示方法
➢ 目前,大多数通用性较强的计算机都能直接 处理十进制形式表示的数据。十进制数串 在计算机内主要有两种表示形式：
➢ 1.字符串形式 ➢ 2.压缩的十进制数串形式
➢ 计算机采用定点数表示时，对于既有整数又有小数的原始数据，需要设 定一个比例因子，数据按其缩小成定点小数或扩大成定点整数再参加运 算，运算结果，根据比例因子，还原成实际数值。若比例因子选择不当， 往往会使运算结果产生溢出或降低数据的有效精度。
经典：计算机组成原理-第2章-运算方法和运算器
第二章：运算方法和运算器
2．1 数据与文字的表示方法 2．2 定点加法、减法运算 2．3 定点乘法运算 2．4 定点除法运算 2．5 定点运算器的组成 2．6 浮点运算方法和浮点运算器
其中尾数域所表示的值是1.M。因为规格化的浮点数的尾数域最
左位（最高有效位）总是1。故这一位经常不予存储，而认为隐藏
在小数点的左边。
64位的浮点数中符号位1位，阶码域11位，尾数域52位，指数偏
移值是1023。因此规格化的64位浮点数x的真值为：
x=(－1)s ×(1.M) × 2E－1023 e=E－1023
[X]反=1.x1x2...xn 对于0，有[+0]反=[-0]反之分：
[+0]反=0.00...0
[-0]反=1.11...1
我们比较反码与补码的公式
[X]反=2-2-n+X
[X]补=2+X
可得到 [X]补=[X]反+2-n
8
若要一个负数变补码，其方法是符号位置1，其余各位0变1，1变 0，然后在最末位（2-n）上加1。
10100.10011=1.010010011*24 e=4 于是得到：S=0,E=4+127=131=10000011, M=010010011 最后得到32位浮点数的二进制存储格式为： 0100 0001 1010 0100 1100 0000 0000 0000=（41A4C000）164
1《计算机组成原理》作业一解答
作业一解答一、名词解释：地址：寻址存储器中存储单元的二进制编号。
字长：计算机（或CPU）并行处理的数据字的位数。
二、简答题：说明软件与硬件的逻辑等价性。
答案：计算机的逻辑功能可以由软件来实现，也可以由硬件来实现；计算机指令的执行可以由硬件完成，也可以由软件来完成。
实现这种转化的媒介是软件与硬件的逻辑等价性。
对于某一具体功能采用硬件方案还是软件方案，取决于器件价格、速度、可靠性、存储容量、变更周期等因素。
简述计算机系统的多级层次结构，为什么会形成这种多级层次结构？答案：计算机系统通常由微程序级、一般机器级、操作系统级、汇编语言级和高级语言级组成的多层次结构。
形成这种结构的原因主要有两个方面：这种多层次结构是人们对于计算机一种深入的、本质的认识和应用，是人们对于计算机系统在不同层次上进行一种抽象的思维；这种多层次结构解决了计算机功能扩展问题，抽象数据结构的层次越高计算机系统的复用性越好、通用性越强。
作业二解答一、已知x =11011，y =－10101，用变形补码计算x+y，同时指出结果是否溢出。
答案：[x]补= 0011011（或011011），[y]补=1101011（或101011）[x]补0 0 1 1 0 1 1双符号位相同，无溢出，x+y=110二、已知x =11011, y =－10011，用变形补码计算x－y，同时指出结果是否溢出。
答案：[x]补= 0011011（或011011），[y]补=1101101（或101101）[-y]补=0010011（或010011）[x]补0 0 1 1 0 1 1+ [-y]补0 0 1 0 0 1 1[x-y]补0 1 0 1 1 1 0双符号位不同，结果溢出。
三、已知x = 0.11011，y =－0.11111，用原码阵列乘法器、补码阵列乘法器分别计算x×y。
答案：[x]原= 011011，[y]原= 111111 [x]补= 011011，[y]补= 100001符号位= 0⊕1 = 1，符号位= 0⊕1 = 1，[x]补、[y]补算前求补：| x | = 11011，| y |=11111 | x | = 11011，| y |=11111 无符号阵列乘法：11011 无符号阵列乘法：11011×11111 ×1111111011 1101111011 1101111011 1101111011 11011+ 11011 + 110111101000101 1101000101 乘积符号位是1，则：乘积符号位是1，算后求补：[x×y]原= 11101000101 [x×y]补= 10010111011作业三解答一、利用181和182芯片，画出32位的三级先行进位逻辑结构。
计算机组成原理第3章 运算器和运算方法
第三章运算方法和运算器3.1补码的移位运算1、左移运算：各位依次左移，末位补0对于算术左移，若没有改变符号位，左移相当于乘以2。
2、右移运算：算术右移：符号位不变，各位（包括符号位）依次右移。
（相当于除以2）逻辑右移：最高位补0，其余各位依次右移例1：已知X＝0.1011 ,Y＝－0.0101 求 [0.5X]补；[0.25X]补；[-X]补；2[-X]补；[0.5Y]补；[0.25Y]补； [-Y]补；2[-Y]补[X]补＝0.1011 [Y]补＝1.1011[0.5X]补＝0.01011 [0.5Y]补＝1.11011[0.25X]补＝0.001011 [0.25Y]补＝1.111011[-X]补＝1.0101 [-Y]补＝0.01012[-X]补＝0.1010 (溢出) 2[-Y]补＝0.10103.2定点加减法运算及其实现3.2.1 补码加减法运算方法由于计算机中的进行定点数的加减运算大都是采用补码。
（1）公式：[X+Y]补＝[X]补+[Y]补[X-Y]补＝[X]补+[-Y]补（证明过程见教材P38）例1 X＝0.001010 Y＝－0.100011 求[X-Y]补，[X+Y]补解：[X]补＝0.001010 [-Y]补＝0.100011则 [X-Y]补＝[X]补+[-Y]补＝0.001010 + 0.100011＝0.101101 [X]补=0.001010 [Y]补=1.011101则 [X+Y]补＝[X]补+[Y]补＝0.001010 + 1.011101＝1.100111例2：已知X＝＋0.25，Y＝－0.625，求X＋Y； X－Y写出计算的过程.例3：已知X＝25,Y＝－9，求X＋Y； X－Y写出计算的过程.例4：已知X＝－25,Y＝－9，求X＋Y； X－Y写出计算的过程.解: （8位二进制表示）例2： X=0.0100000 Y=－0.1010000[X]补=0.0100000 [Y]补=1.0110000则 [X+Y]补＝[X]补＋[Y]补＝0.0100000 + 1.0110000＝1.1010000[X+Y]原＝－0.0110000＝（－0.375）D[X]补＝0.0100000 ，[-Y]补=0.1010000则 [X-Y]补 = [X]补＋[-Y]补 = 0.0100000＋0.1010000＝0.1110000[X+Y]原 = 0.1110000 ＝（0.875）D例3： X=＋0011001 Y=－0001001[X]补=00011001，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 00011001 + 11110111= 00010000[X+Y]原 =＋0010000＝（＋16）D[X]补= 00011001 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 00011001 + 00001001= 00100010[X+Y]原 = ＋0100010 ＝（34）D例4： X=－0011001 Y=－0001001[X]补=11100111，[Y]补=11110111则 [X+Y]补 = [X]补+[Y]补= 11100111 + 11110111[X+Y]原 =－00100010＝（－34）D[X]补= 11100111 ，[-Y]补= 00001001则 [X-Y]补 = [X]补+[-Y]补= 11100111 + 00001001= 11110000[X+Y]原 = －0010000 ＝（－16）D3.2.2 定点加减法运算中的溢出问题溢出:运算结果大于机器所能表示的最大正数或者小于机器所能表示的最小负数.溢出只是针对带符号数的运算.比如:[X]补=0.1010,[Y]补=0.1001,那么[X]补+[Y]补=1.0011(溢出)溢出是一种错误,计算机中运算时必须能够发现这个现象,并加以处理判断溢出的方法：1、采用变形补码法[X+Y] 变补=[X] 变补+[Y] 变补[X-Y] 变补=[X] 变补+[-Y] 变补例1 X=0.1011 Y=0.0011 求[X+Y]补解： [X]变补 = 00.1011， [Y]变补 = 00.0011[X+Y]变补 = 00.1011 + 00.0011 = 00.1110所以 [X+Y]补 = 0.1110例2 X=0.1011 Y=0.1001 求[X+Y]补解: [X]变补 = 00.1011 [Y]变补 = 00.1001[X+Y]变补 = 00.1011 + 00.1001 = 01.0100运算结果的两符号位是01，不相同，发生溢出，因第一符号位是0，代表正数，所以称这种溢出为“正溢出”。
计算机组成与设计第三版 第四章课后答案
4.6 运算器内的乘商寄存器的移位操作与通用寄存器的移 位操作之间应有什么样的关联关系吗？为什么会是这样？
பைடு நூலகம்
乘除寄存器的移位操作与通用寄存器的移位操作是联合 移位，没有乘除寄存器单独移位功能。当通用寄存器本 身移位时，乘除寄存器不受影响。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.8.以教学计算机为例，说明应如何控制与操作运算器完成指定的数据运算、 传送功能，为什么必须在Am2901芯片之外解决向运算器提供最低位的进位信 号，最低、最高位的移位输入信号，以及状态位的接受与记忆问题。设计完 成如下操作功能的操作步骤和必须提供的信号：把100送入R0，R0的内容送入 R1，完成R0-R1并存入R0，R1的内容减1，R1的内容送入Q，R1和Q与C联合 右移一位。
4.13.假定X=0.0110011*211,Y=0.1101101*2-10(此处的数均为二进制)。 （1）浮点数阶码用4位移码、尾数用8位原码表示（含符号位），写出 该浮点数能表示的绝对值最大、最小的（正数和负数）数值； （2）写出X、Y正确的浮点数表示（注意，此处预设了个小陷阱）； （3）计算X+Y； （4）计算X*Y。 4）计算X*Y A：阶码相加：[X+Y]移=[X]移+[Y]补=01 011+11 110=01 001 （符号位10第1位为0，不溢出；00时上溢，01时下溢） B：尾数相乘结果：0 1010110 110111 C：已满足规格化要求，不需左规，尾数不变，阶码仍为001 D：舍入处理：按0舍1入规则，尾数之后的6位110111舍去，尾数 +1=0 1010111 所以，X*Y最终浮点数格式的结果： 1 001 0 1010111，即 0.1010111*21
计算机组成原理(白中英)第2章
原码表示 1111 1111 1000 0001
反码表示
补码表示
移码表示
1000 0000 1000 0001 0000 0001 1111 1110 1111 1111 0111 1111
0000 0000 0000 0000 0000 0000 1000 0000 1000 0000 1111 1111
实际机器中保存时 并不保存小数点
定点小数： [x]补＝
定点整数： [x]补＝
x 2+x = 2 - |x| x 2n+1+x = 2n+1-|x|
（mod 2）
（mod 2n+1）
举例： x为n+1位 [+0.110 ] 补 ＝ 0.110
[+110]补 ＝ 0110
[-0.110] 补 ＝ 10 + (-0.110) = 1.010
按编码不同又可分为原码、反码、补码、移码……
2013年7月26日星期五 5
2.1 数据与文字的表示方法
2.1.1 数据格式
2.1.2 数的机器码表示
2.1.1 数据格式
2.1.3 字符与字符串的表示方法
2.1.4 汉字的表示方法
2.1.5 校验码
2013年7月26日星期五 6
2.1.1 数据格式——定点数
由[-X]补 求[X]补， 此规则同 样适用。
2013年7月26日星期五
20
3、移码表示法
移码通常用于表示浮点数的阶码
xnxn-1xn-2……x1x0
4位补码与移码 真值 -8 补码 1000 1001 1010 移码 0000 0001 0010
用定点整数形式的移码
计算机组成原理-第2周下-定点加减法运算
[y]补= 1 1 0 1 1 10 0110
所以
ｘ＋ｙ＝+0110
6
例: x＝-11001 ,y＝-00011，求 x+y＝？
解:[x]补=1 0 0 1 1 1， [y]补=1 1 1 1 0 1
[x]补=1 0 0 1 1 1 +
丢掉
[y]补=1 1 1 1 0 1 11 0 01 0 0 由以上三例看到,补码加法的特点: (1) 符号位要作为数的一部分一 起参加运算。 (2) 要在模2n+1的意义下相加， 即超过2n+1的进位要丢掉!
13
[例16] ｘ＝－1101, ｙ＝－1011,求ｘ＋ｙ。 [解:] [ｘ]补＝10011 [ｙ]补＝10101 [ｘ]补 ＋ [ｙ]补 [ｘ＋ｙ]补 10011 10101 01000
两个负数相加的结果成为正数,这同样是错误的。 之所以发生错误,是因为运算结果产生了溢出。两个正数相 加,结果大于机器所能表示的最大正数,称为正溢出。而两个负数 相加,结果小于机器所能表示的最小负数,称为负溢出。
21
常见的门电路
1．与门 真值表表示的两输入端与门如表2-1所示，逻辑符号如图 2-1所示。从与门的逻辑关系上可以看出，如果输入端A 作为控制端，则A的值将会决定输入端B的值是否能被输 出到端口Y。
Y AB
A
B
Y=AB
0 0 0 0 1 0 1 0 0 1 1 1 表2-1 两输入端与门的真值表
27
5．或非门
真值表表示的两输入端或非门如表2-5所示，逻辑符号如 图2-5所示。可以利用或非门的输入端A来控制输入端B。 当A=0时，（输入信号被反相输出）；当A=1时，则不管 B的值是什么，Y都为0。
计算机组成原理AM2901
• ⑧运算器的四位输出为Y3一Y0，它可以是 ALU的运算结果，也可以是寄存器组A输出 端口上的内容。这里用的是三态门电路， 仅当OE#信号为低电平时，y的值才是可用 的，否则Y输出处于高阻状态。
• ③ALU的R输入端可以接收外部送入运算器的数据D, 寄存器组的—组输出A，或接收逻辑0值。ALU的S输 入端可以接收寄存器组的一组输出A和另—组输出B， 还可以接收Q寄存器的输出。这样,R和S接收的数据 可以有如下12种组合情况：
•
R 0000 AAAA DDDD
•
S ABQ0 ABQ0 ABQ0
• 该芯片的第四个组成部分是五组多路选通 门，包括如下内容：
• 一组二选一门，选择把A口数据或ALU结果 送出芯片，以给出输出Y的数据。Y输出的 有无还受输出使能OE信号的控制，仅当OE 为低时才有Y输出 ，OE为高，Y输出为高阻 态。
• 一组三选一门和另一组二选一门用来选择送 向ALU的 S、R输入端的数据来源，包括Q寄存 器、A口、 B口、外部输入D数据的8 种不同 组合。
示。
16位组内并行、组间串行进位链框图
组内并行、组间并行的进位链
• G1*=G4+P4G3+P4P3G2+P4P3P2G1(小组的进位产生函数) • P1*=P4P3P2P1(小组的进位传递函数) • 因此： • C4=G1*+P1*C0 • 同理： • C8=G2*+P2*C4 • C12=G3*+P3*C8 • C16=G4*+P4*C12 • 这是一组递推表达式，可将其展开为：
3.2 定点运算器的组成和结构-2
运算结果：R3=1010，N（符号位）为 1，其他标 志不变。
第三种操作： （3） ）第三种操作：利用运算器计算操作数地址或 转移地址。 转移地址。 假设当前执行转移指令，转移地址由程序计数器 的值加上相对位移量得出。 讲解运算器计算转移地址的过程： ①MUX2 选择程序计数器 PC 的内容送往 ALU 的 B 输入端； ②MUX1 选择指令寄存器中的相对位移量到 ALU 的 A 输入端 ③令 ALU 做 A+B 算术加运算，从 Y 输出的内容 送往程序计数器 PC 中，这时 PC 中就为转移址了。 学生认真看书 P38 图 3-7 并思考操作过程
循环右移一位后，变为： X0 C X3
5
板书：
3.2.5 运算器的基本结构
1、单总线结构的运算器 、 概念： 运算器的所有部件都接到一条总线上的运算结构 是单总线结构的运算器。 特点： 这种结构的运算器，数据可以在任何两个寄存器 之间，或者在任一个寄存器和 ALU 之间传送。在同一 时间内，只能有一个操作数在总结线上。 缺点：操作速度慢 单总线结构运算器的图： 学 生了解单 总结结 构 的概念和特点 学 生观察单 总线结 构 运算器图， 说出数据输 入，运算，输出过程
学生思考并举手回答
学生思考并回答： 信 号包括数 据和控 制 信号。
学生识记概念
1
提问：请仔细观察 P38 的图 3-7，找出 MUX1 的数据 来源于哪几方面？ 小结： MUX1 数据有三个来源： （1）通用寄存器的输出 （2）指令中的相对位置移量 （3）常数“0” 师生共同小结 学生认真观察， 举手回 答
（6）循环左移： ）循环左移： 原数 X3X2X1X0 X3 X2 X1 X0
学 生观察并 找出循 环 左移规律： 所有位向左移一位， 最
计算机组成原理课件第四章计算机中的算术运算
例：[X]补=0.1101，[Y]补=0.1011，求X*Y=？
解: 部分积
乘数
说明
00.0000 + 11.0011
0. 1 0 1 1 0
YYnnY+1n=+10=10， 加[-X]补
11.0011 → 11.1001 + 00.0000
1. 0 1 0 1 1
右移一位
YnY n+1=11， 加0
当计数器ｉ＝ｎ＋１时，封锁ＬＤＲ１和Ｌ
ＤＲ０控制信号，使最后一步不移位。
原码两位乘法
◦ 两位乘法即从乘数的最低位开始每次取两位乘数与被乘数 相乘得到一次部分积。
◦ Yi-1yi=00，相当于0×x，部分积加0,右移两位 ◦ Yi-1yi=01，相当于1×x，部分积加|x|,右移两位 ◦ Yi-1yi=10，相当于2×x，部分积加2|x|,右移两位 ◦ Yi-1yi=11，相当于3×x，部分积加3|x|,右移两位
采用双符号位的判断方法
每个操作数的补码符号用两个二进制数表示，称为 变形补码，用“00”表示正数，“11”表示负数，左边第 一位叫第一符号位，右边第一位称为第二符号位，两个 符号位同时参加运算，如果运算结果两符号位相同，则 没有溢出发生。如果运算结果两符号位不同，则表明产 生了溢出。“10”表示负溢出，说明运算结果为负数， “01”表示正溢出，说明运算结果为正数。
Zf=Xf+Yf=0+0=0 [Z]原=0 . 10001111 X*Y=0.10001111
原码一位乘法的逻辑电路图
Ｒ０存放部分积，Ｒ２存放被乘数，Ｒ１存放 乘数。
一、 R0清零，R2存放被乘数，R1存放乘数。 乘法开始时，“启动”信号时控制ＣＸ置１， 于是开启时序脉冲Ｔ，
计算机组成原理第3章
补码加、减运算举例
【例】已知x =－0.10111，y=－0.10001，求 1/2（x＋y） 。 解： ∵[x]变补=11.01001，[y]变补=11.01111， ∴[ 1/2x]变补=11.10101，[ 1/2y]变补=11.10111；[ 1/2x] 变补是对[x]变补右移一位得到的，由于移位时丢掉了最低位1， 所以对[x]变补右移一位得到的结果（11.10100）进行修正， 即在最低位加1，便得到[ 1/2x]变补。 [ 1/2(x＋y)]变补= [ 1/2x]变补＋[ 1/2y]变补=11.10101＋ 11.10111=11.01100 溢出判断：由于结果的双符号位相同，未产生溢出，运算结果正 确
2、补码加、减运算具体实现
补码表示的数的加减运算可以采用同一个电路实现。其核 心部分是全加器（运算电路的延迟时间
则全加器的Si的时间延迟为6T(每级异或门的延迟为3T)，Ci+1的 时间延迟为5T。 则：一个n位的行波进位加法器的时间延迟ta为： ta=n×2T+9T
原码一位乘法举例
举例：假定 X=0.1101 Y=0.1011
原码一位乘法实现电路
实现原理框图：
Cj A Af CR 加法器 =1 Cn C Cn 移 位 脉 冲
&
& Bf C f Cn CT Q
启动
时钟脉冲
B
结束
2.2 2、原码两位乘法原理
两位乘数的取值可以有四种可能组合,每种组合对应于以下操作: 00 相当于0×X，部分积Pi右移2位,不进行其它运算; 01 相当于1×X，部分积Pi+ X后右称2位; 10 相当于2×X，部分积 Pi+ 2X后右移2位; 11 相当于3×X，部分积 Pi + 3X后右移2位。 上面出现了 + 1X, + 2X, + 3X 三种情况,+X 容易实现，+2X可把X左移1 位得2X,在机器内通常采用向左斜1位传送来实现。可是+3X一般不能一次完成, 如分成两次进行,又降低了计算速度。解决问题的办法是备: 以 +(4X-X) 来 代替 +3X运算,在本次运算中只执行 -X, 而 +4X 则归并到下一步执行,因为 下一步运算时，前一次的部分积已右移了两位,上一步欠下的 +4X 在本步已 变成 +X。实际线路中要用一个触发器C来记录是否欠下+4X的操作尚未执行， 若是,则1→C。因此实际操作要用Yi-1 Yi C三位的组合值来控制乘法运算操 作,运算规则如表2.12所示。
计算机组成原理 定点运算器的组成和结构
计算机组成原理第八章定点运算器的组成和结构1. 算术逻辑单元（简称ALU）•针对每一种算术运算，都必须有一个相对应的基本硬件配置，其核心部件是加法器和寄存器。
当需完成逻辑运算时，势必需要配置相应的逻辑电路，而ALU电路是既能完成算术运算又能完成逻辑运算的部件。
一、ALU电路下图是ALU框图。
图中A i和B i为输入变量；K i为控制信号，K i的不同取值可决定该电路作哪一种算术运算或哪一种逻辑运算；F i是输出函数。
现在ALU电路已制成集成电路芯片，如74181是能完成四位二进制代码的算逻运算部件ALU是一种功能较强的组合逻辑电路。
它能进行多种算术运算和逻辑运算。
ALU的基本逻辑结构是超前进位加法器，它通过改变加法器的进位产生函数G和进位传递函数P来获得多种运算能力。
二、快速进位链随着操作数位数的增加，电路中进位的速度对运算时间的影响也越大，为了提高运算速度，本节将通过对进位过程的分析设计快速进位链引例：简单串行级联的4位全加器如下图所示：将4个全加器相连可得4位加法器（图2.7),但其加法时间长。
这是因为其位间进位是串行传送的。
本位全加和Fi必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。
只有改变进位逐位传送的路径，才能提高加法器工作速度。
解决办法之一是采用“超前进位产生电路”来同时形成各位进位，从而实行快速加法。
我们称这种加法器为超前进位加法器。
根据各位进位的形成条件，可分别写出Ci的逻辑表达式：C1=X1Y1+(X1+Y1)C0=G1+P1C0其中: Gi=Xi·Yi 称为进位产生函数Pi=Xi+Yi 称为进位传递函数Gi的意义是：当XiYi 均为“1”时定会产生向高位的进位Pi的意义是：当Xi和Yi中有一个为“1”时，若同时低位有进位输入,则本位也将向高位传送进位。
写成通用式为：C1=G1+P1C0C2=G2+P2C1=G2+P2(G1+P1C0)= G2+P2G1+P2P1C0C3=G3+P3 G2+ P3 P2G1+ P3 P2P1C0C4=G4+P4 G3+ P4 P3 G2+ P4 P3 P2G1+ P4 P3 P2P1C0当全加器的输入均取反码时，它的输出也均取反码。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
Cn＋2＝Y1＋X1Cn＋1＝Y1＋Y0X1＋X0X1Cn 第2位向第3位的进位公式为
Cn＋3＝Y2＋X2Cn＋2＝Y2＋Y1X1＋Y0X1X2＋X0X1X2Cn 第3位的进位输出（即整个4位运算进位输出）公式为
Cn＋4＝Y3＋X3Cn＋3
＝Y3＋Y2X3＋Y1X2X3＋Y0X1X2X3＋X0X1X2X3Cn
图2.10 ALU的逻辑结构原理框图
因此,一位算术/逻辑运算单元的逻辑表达式为
Fi＝Xi⊕Yi⊕Cn＋i Cn＋i＋1＝XiYi＋YiCn＋i＋Cn＋iXi
上式中进位下标用n＋i代替原来一位全加器中的i,i代表集成 在一片电路上的ALU的二进制位数。对于4位一片的ALU,
i＝0,1,2,3。n代表若干片ALU组成更大字长的运算器时每片 电路的进位输入,例如当4片组成16位字长的运算器时,
1.基本思想 一位全加器(FA)的逻辑表达式为 Fi＝Ai⊕Bi⊕Ci Ci＋1＝AiBi＋BiCi＋CiAi
和不Y同将i,的A然i和控后制B再i先参将组数Xi合,可Y成i以和由得下控到一制不位参同进数的位S组数0,合通S1函过,S数全2,S,加因3控器而制进能的行够组全实合加现函。多数这种X样算i , 术运算和逻辑运算。
Cn＋ｘ＝G0＋P0Cn
Cn＋ｙ＝G1＋P1Cn＋ｘ＝G1＋G0P1＋P0P1Cn
Cn＋ｚ＝G2＋P2Cn＋ｙ＝G2＋G1P2＋G0P1P2＋P0P1P2Cn (2.38)
Cn＋4 ＝G3＋P3Cn＋ｚ
＝＝GG*3＋＋PG*2CPn3＋G1P1P2＋G0P1P2P3＋P0P1P2P3Cn
其中
P*＝P0P1P2P3
设
GP＝＝XY03X＋1XY22XX33＋Y1X2X3＋Y0X1X2X3
则
Cn＋4＝G＋PCn
这样,对一片ALU来说,可有三个进位输出。其中G称为进位 发生输出,P称为进位传送输出。在电路中多加这两个进位 输出的目的,是为了便于实现多片（组）ALU之间的先行进 位,为此还需一个配合电路,称之为先行进位发生器(CLA),下 面还要介绍。
图2.13 用两个6位全先行进位部件级联组成的32位ALU
Cn+4是本片(组)的最后进位输出。逻辑表达式表明,这是一 个先行进位逻辑。换句话说,第0位的进位输入Cn可以直接 传送到最高位上去,因而可以实现高速运算。
用正逻辑表示的4位算术/逻辑运算单元(ALU)的逻辑电路 图见演示,它是根据上面的原始推导公式用TTL电路实现的。 这个器件的商业标号为74181ALU。
G*＝G3＋G2P3＋G1P1P2＋G0P1P2P3
根据以上表达式,用TTL器件实现的成组先行进位部件74182的
逻辑电路图如图所示其中G*称为成组进位发生输出,P*称为成组
进位传送输出。
下面介绍如何用若干个74181ALU位片,与配套的74182先行进 位部件CLA在一起,构成一个全字长的ALU。 下图示出了用两个16位全先行进位部件级联组成的32位 ALU逻辑方框图。在这个电路中使用了八个74181ALU和两 个74182CLA器件。很显然,对一个16位来说,CLA部件构成 了第二级的先行进位逻辑,即实现四个小组（位片）之间的 先行进位,从而使全字长ALU的运算时间大大缩短。
3.算术逻辑运算的实现 以上演示图中除了S0－S3四个控制端外,还有一个控制端Ｍ, 它使用来控制ALU是进行算术运算还是进行逻辑运算的。
当Ｍ＝0时,Ｍ对进位信号没有任何影响。此时F 不仅与本位 的被操作数Y和操作数X 有关,而且与本位的进位输出,即C 有
关,因此Ｍ＝0时,进行算术操作。
当Ｍ＝1时,封锁了各位的进位输出,即C ＝0,因此各位的运算 结果F 仅与Y 和X 有关,故Ｍ＝1时,进行逻辑操作。 图2.11(b)示出了工作于负逻辑和正逻辑操作数方式的 74181ALU方框图。显然,这个器件执行的正逻辑输入/输出方 式的一组算术运算和逻辑操作与负逻辑输入/输出方式的一组 算术运算和逻辑操作是等效的。
注意,表2.5中算术运算操作是用补码表示法来表示的。其 中“加”是指算术加,运算时要考 虑进位,而符号“＋”是 指“逻辑加”。其次,减法是用补码方法进行的,其中数的反 码是内部产生的,而结果输出“A减B减1”,因此做减法时需 在最末位产生一个强迫进位(加1),以便产生“A减B”的结果。 另外,“A＝B”输出端可指示两个数相等,因此它与其他ALU 的“A＝B”输出端按“与”逻辑连接后,可以检测两个数的 相等条件。
2.5 定点运算器的组成
2.5.1 逻辑运算 计算机中的逻辑运算,主要是指逻辑非、逻辑加、逻辑乘、 逻辑异四种基本运算.
2.5.2 多功能算术/逻辑运算单元(ALU) 由一位全加器(FA)构成的行波进位加法器,它可以实现补
码数的加法运算和减法运算。但是这种加法/减法器存在 两个问题：一是由于串行进位,它的运算时间很长。假如 加法器由n位全加器构成,每一位的进位延迟时间为20ns, 那么最坏情况下, 进位信号从最低位传递到最高位而最后 输出稳定,至少需要n*20ns,这在高速计算中显然是不利的。 二是就行波进位加法器本身来说,它只能完成加法和减法 两种操作而不能完成逻辑操作。下面我们介绍的多功能算 术/逻辑运算单元(ALU)不仅具有多种算术运算和逻辑运算 的功能,而且具有先行进位逻辑, 从而能实现高速运算。
Yi
S2 S3
Xi
00
Ai
00
1
01
AiBi
01
Ai＋Bi
10
AiBi
10
Ai＋Bi
11
0
11
Ai
根据上面所列的函数关系,即可列出Xi和Yi的逻辑表达式 Xi＝S2S3＋S2S3（Ai＋Bi）＋S2S3（Ai＋Bi）＋S2S3Ai Yi＝S0S1Ai＋S0S1AiBi＋S0S1AiBi
进一步化简并代入前面的求和与进位表达式，可得ALU的某
图2.11 74181ALU的逻辑电路图和方框图
74181ALU的运算功能表,它有两种工作方式。对正逻辑操作 数来说,算术运算称高电平操作,逻辑运算称正逻辑操作(即 高电平为“1”,低电平为“0”)。对于负逻辑操作数来说,正 好相反。由于S0－S3 有16种状态组合,因此对正逻辑输入 与输出而言,有16种算术运算功能和16种逻辑运算功能。同 样,对于负逻辑输入与输出而言,也有16种算术运算功能和 16种逻辑运算功能。
4.两级先行进位的ALU 前面说过,74181ALU设置了P和G两个本组先行进位输出端。如果 将四片74181的P,G输出端送入到74182先行进位部件（CLA）, 又可实现第二级的先行进位,即组与组之间的先行进位。
假设4片（组）74181的先行进位输出依次为 P行0进,G位0,G部1P件1,7P421,G822,CPL3,AG所3,那提么供参的考进式位(逻2.3辑7关)的系进如位下逻：辑表达式,先
n＝0,4,8,12。
2.逻辑表达式
控制参数S0 ,S1 控制输入Ai ,产生Y ；S2 ,S3 控制输入Bi ,产 生X。其中Yi是受S0 ,S1控制的Ai和Bi的组合函数,而Xi是受 S2 ,S3控制的Ai和Bi组合函数,其函数关系如表2.4所示。
表2.4 Xi,Yi与控制参数和输入量的关系
S0 S1
一位逻辑表达式如下
Xi=S3AiBi+S2AiBi Yi=Ai+S0Bi+S1Bi
Fi＝Yi⊕Xi⊕Cn+i Cn＋i＋1＝Yi＋XiCn＋I （2.36） 4位之间采用先行进位公式,根据式（2.36）,每一位的进位公式可 递推如下：
第0位向第1位的进位公式为
的进位。 Cn＋1＝Y0＋X0Cn
其中Cn是向第0位（末位）