直接数字合成器通信原理课程设计
直接数字式频率合成器
实验八 直接数字式频率合成器（DDS ）程序设计与仿真实验1 实验目的(1) 学习利用EDA 技术和FPGA 实现直接数字频率合成器的设计。
(2) 掌握使用Quartus Ⅱ原理图输入设计程序。
2 实验仪器（1）GW48系列SOPC/EDA 实验开发系统（2）配套计算机及Quartus II 软件3 实验原理直接数字频率合成技术，即DDS 技术，是一种新型的频率合成技术和信号产生方法。
其电路系统具有较高的频率分辨率，可以实现快速的频率切换，并且在改变时能够保持相位的连续，很容易实现频率、相位和幅度的数控调制。
传统的生成正弦波的数字是利用—片ROM 和一片DAC ，再加上地址发生计数器和寄存器即可。
在ROM 中，每个地址对应的单元中的内容(数据)都相应于正弦波的离散采样值，ROM 中必须包含完整的正弦波采样值，而且还要注意避免在按地址读取ROM 内容时可能引起的不连续点，避免量化噪音集中于基频的谐波上。
时钟频率f clk 输入地址发生计数器和寄存器，地址计数器所选中的ROM 地址的内容被锁入寄存器，寄存器的输出经DAC 恢复成连续信号，即由各个台阶重构的正弦波，若相位精度n 比较大，则重构的正弦波经适当平滑后失真很小。
当f clk 发生改变，则DAC 输出的正弦波频率就随之改变，但输出频率的改变仅决定于f clk 的改变。
为了控制输出频率更加方便，可以采用相位累加器，使输出频率正比于时钟频率和相位增量之积。
图1所示为采用了相位累加方法的直接数字合成系统，把正弦波在相位上的精度定为n 位，于是分辨率相当于1／2n 。
用时钟频率f P 依次读取数字相位圆周上各点，这里数字值作为地址，读出相应的ROM 中的值(正弦波的幅度)，然后经DAC 重构正弦波。
这里多了一个相位累加器，它的作用是在读取数字相位圆周上各点时可以每隔M 个点读一个数值，M 即力图1中的频率字。
这样，DAC 输出的正弦波频率f sin 就等于“基频” f clk 1／2n 的M 倍，即DAC 输出的正弦波的频率满足下式：)2(sin n clk f M f (1)这里，f clk 是DDS 系统的工作时钟，式(6-1-1)中的n 通常取值在24~32之间，由图1可知，相位分辨率至少是1/16777216，相当于2.146x10-5度。
通信原理实验报告
实验1 DDS信号源实验一、实验目的1．了解DDS信号源的组成及工作原理；2．掌握DDS信号源使用方法；3．掌握DDS信号源各种输出信号的测试。
二、实验器材1．DDS信号源(位于大底板左侧，实物图片如下)2. 20M双踪示波器1台三、实验原理直接数字频率合成(DDS—Digital Direct Frequency Synthesis)，是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM 的数据位字长和D/A转换器位数。
DDS信号源模块硬件上由cortex-m3内核的ARM芯片(STM32)和外围电路构成。
在该模块中，我们用到STM32芯片的一路AD采集（对应插孔调制输入）和两路DAC输出（分别对应插孔P03、P04）。
PWM信号由STM32时钟配置PWM模式输出，调幅、调频信号通过向STM32写入相应的采样点数组，由时钟触发两路DAC同步循环分别输出其已调信号与载波信号。
对于外加信号的AM调制，由STM32的AD对外加音频信号进行采样，在时钟触发下当前采样值与载波信号数组的相应值进行相应算法处理，并将该值保存输出到DAC，然后循环进行这个过程，就实现了对外部音频信号的AM调制。
实验箱的DDS信号源能够输出脉宽调制波(PWM)、正弦波、三角波、方波、扫频信号、调幅波（AM）、双边带（DSB）、调频波（FM）及对外部输入信号进行AM 调制输出。
四、各测量点的作用调制输入：外部调制信号输入铆孔（注意铆孔下面标注的箭头方向。
若箭头背离铆孔，说明此铆孔点为信号输出孔；若箭头指向铆孔，说明此铆孔点为信号输入孔）。
P03：DDS各种信号输出铆孔。
P04：20KHZ载波输出铆孔。
P09：抽样脉冲输出铆孔。
SS01：复合式按键旋纽，按键用来选择输出信号状态；旋纽用来改变信号频率。
直接数字合成器DDS设计
摘要 (1)英文摘要 (2)第一章绪论 (3)§1.1 引言 (3)§1.2 DDS技术的发展经历和特点 (4)§1.3 基于DDS的波形发生器 (6)第二章DDS的基本原理及方案论证 (8)§2.1直接数字频率合成的基本原理 (8)§2.2 DDS的原理框图 (9)§2.3目分析及方案论证 (9)§2.4本文所研究的内容和所做的工作 (11)第三章DDS的波形发生器的设计 (12)§3.1 总体介绍 (12)§3.2 硬件部分的设计 (12)§3.2.1可编程逻辑器件简介 (12)§3.2.2 复杂可编程逻辑器件的种类及其特点 (13)§3.2.3 CPLD 器件的结构和研发流程 (14)§3.2.4 硬件设计原理图 (15)§3.3 软件部分的设计 (16)§3.3.1 MAX-PLUSII及其特点 (16)§3.3.2 MAX-PLUSII软件流程 (17)§3.3.3 各部分的具体编程和仿真 (18)第四章系统装配和调试 (26)§4.1系统装配 (26)§4.2系统调试 (26)第五章总结与展望 (29)参考文献 (32)摘要本文主要研究了基于直接数字合成器（Direct Digital Synthesizer）技术的波形发生器（Arbitrary Waveform Generator）的整体方案和核心部分的硬软件设计。
同时，对整个系统的性能进行了理论分析。
文中讨论了DDS的基本概念和理论，在理论研究的基础上，设计了整个系统的完成方案，用复杂可变成逻辑器件（CPLD）完成了DDS主要部分的设计，其中涉及到软件设计的部分都进行了仿真和说明，从完成电路的性能和综合指标看，基本达到了课题的要求。
关键词：直接数字合成波形发生器输出信号频率：1hz-20MHZ的信号（正弦波、方波、三角波），频率可调、可预置。
毕业设计(论文)-直接数字频率合成器设计[管理资料]
![毕业设计(论文)-直接数字频率合成器设计[管理资料]](https://img.taocdn.com/s3/m/fe683c28ce2f0066f433225f.png)
直接数字频率合成器设计The Design of Direct Digital Frequency Synthesizer摘要利用可编程逻辑阵列FPGA（Field Programmable Gate Array）实现DDS专用电路芯片，主要特点是能满足用户对特殊功能的要求，而且在使用过程中也灵活地改变系统结构。
，并不能满足所有的要求。
本文在对现有DDS技术的大量文献调研的基础上，提出了符合FPGA结构的DDS设计。
方案利用QuartusⅡ开发工具在ALTERA FLEX10K系列器件上进行了实现。
关键词直接数字频率合成器单片机数模转换温度漂移补偿AbstractThe main features of realization of dedicated direct digital frequency synthesizer circuit chips using FPGA are the ability to meet user requirements for special functions, but also flexibility change structural of the system in the use of the process. Although commercial DDS dedicated chip circuit provide a lot of opportunities for the designers and meet the needs of many occasions, there are its limitations and cannot meet all the requirements. On a large number of investigation of existing research literature，the papers involves the proposed structure of the direct digital frequency synthesizer FPGA design. The Programmer uses the Quartus II development tool for designing the Altera FLEX10K series devices.Keywords DDS MCU DAC Temperature drift compensation目录前言 (1)第1章设计思路及原理 (2)研究意义 (2)总体设计任务 (2)设计思路及原理 (3)DDS工作原理框图 (3)具体工作过程 (3)第2章系统电路的设计及原理 (5)系统框图 (5)各模块具体实现原理分析和说明 (5)相位累加器模块 (5)ROM查找表模块 (10)单片机输入输出控制模块 (12)温漂误差补偿 (13)D/A转换模块 (18)滤波输出电路模块 (19)软件仿真结果 (19)第3章硬件电路的构建 (21)FPGA芯片的选择与使用 (21)硬件连接电路图 (23)第4章实验开发系统系统 (25)实验开发系统的选择与使用 (25)实验过程与结果分析 (27)总结....................................................................................... 错误!未定义书签。
EDA课程设计直接数字频率合成器(DDS)
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
FPGA技术-直接数字频率合成器
COMPONENT REG32B PORT ( LOAD : IN STD_LOGIC; DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0); DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );
END COMPONENT; COMPONENT REG10B
接下页
PORT ( LOAD : IN STD_LOGIC;
DIN : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
DOUT : OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );
END COMPONENT;
COMPONENT ADDER32B
PORT ( A : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
B : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
S : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );
END COMPONENT;
COMPONENT SIN_ROM
PORT ( address : IN STD_LOGIC_VECTOR(9 DOWNTO 0);
inclock
: IN STD_LOGIC ;
接下页
q
: OUT STD_LOGIC_VECTOR(9 DOWNTO 0) );
END COMPONENT;
SIGNAL F32B，D32B，DIN32B : STD_LOGIC_VECTOR(31 DOWNTO 0);
为了对进行数字量化，把切割成2N份，由此每个clk周期的 相 为整数
直接数字合成器
第二章DDS的基本理论DDs的基本结构包括:相位累加器、正弦查询表ROM、数模转换器DAC及低通滤波器等。
本章从介绍DDS的工作原理和基本结构出发，分析了它的主要特点及其频谱分布规律。
DDS有两个主要的缺点:一个是输出频率低，另一个是输出频谱中杂散比较多。
输出频谱低主要受DDS工作频率的限制，但随着微电子技术的发展这个缺陷会渐渐地得到弥补。
而DDS输出谱中的杂散是DDS所固有的，是由十DDS的工作方式决定的。
因此了解DDS的杂散分布及幅度大小对DDS的系统设计有很重要的意义，所以本章着重讨论DDS的杂散问题。
2.1 DDS技术的工作原理和主要特点正弦输出DDS的原理框图如下图2.1所示，下面分别加以详细介绍【5】。
相位累加器PA (Phase Accumulator)在K位频率控制字FCW(Frequency Control Word)的控制下，以参考时钟频率关为采样频率，产生待合成信号的数字线性相位序列，将相位累加器的高n位作为地址码通过正弦查询表ROM变换，产生m 位对应信号波形的数字序列，再由数模转换器DAC将其转化为阶梯模拟电压波形，最后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出，这就是DDS的基本工作原理。
当DDS中的相位累加器计数大十2N时，累加器自动溢出其最高位，而累加器输出后面的N比特数字将保留在相位寄存器中，即相当于做2N的模余运算。
可以看出:该相位累加器平均每2N /K个时钟周期溢出一次我们知道，ƒ=ω/2π=Δθ/(2π,Δt)，其中Δθ为一个采样周期Δt之间的相位增量，Δt=1/ƒc，Δθ=K×2π/2N。
所以，K和时钟频率ƒc共同决定着DDS输出信号的频率ƒ0，他们之间的关系满足：ƒ0=K2׃c（2-1）DDS的最小频率分辨率满足：Δƒmin =12׃C（2-2）由此可见，DDS相当十一个小数分频器。
最小频率分辨率是指K的最低为“1" 其余位均为“0”时DDS的输出频率。
EDA 课程设计 江西理工 应科院 直接数字频率合成器(DDS)
SOPC/EDA综合课程设计直接数字频率合成器学院：江西理工大学应用科学学院指导老师：王忠峰专业班级：电气081姓名：qq411523540学号：时间：2011年1月目录第一章直接数字频率合成器与设计任务 (3)1.1关于直接数字频率合成器 (3)1.2直接数字频率合成器的设计要求 (3)第二章系统设计方案 (4)2.1 DDS的工作原理 (4)2.2模块的功能 (6)2.3选择器件 (7)2.4功能模块 (8)2.5系统的整体组装 (13)第三章设计的心得体会 (16)附录一参考文献 (17)第一章直接数字频率合成器与设计任务1.1 关于直接数字频率合成器1971年，美国学者J.Tierncy、C.M.Reader和B.Gold提出了以全数字技术从相位概念出发直接合成所需波形的一种新的频率合成原理。
随着技术和水平的提高，一种新的频率合成技术——直接数字频率合成(DDS，Direct Digital Synthesis)技术得到了飞速发展。
DDS技术是一种把一系列数字形式的信号通过DAC转换成模拟形式的信号合成技术，目前使用最广泛的一种DDS方式是利用高速存储器作查找表，然后通过高速DAC输出已经用数字形式存入的正弦波。
DDS技术具有频率切换时间短(＜20 ns)，频率分辨率高(0.01 Hz)，频率稳定度高，输出信号的频率和相位可以快速程控切换，输出相位可连续，可编程以及灵活性大等优点，它以有别于其他频率合成方法的优越性能和特点成为现代频率合成技术中的佼佼者。
DDS广泛用于接受机本振、信号发生器、仪器、通信系统、雷达系统等，尤其适合跳频无线通信系统。
1.2 直接数字频率合成器的设计要求直接数字频率综合技术，即DDS技术，是一种新型的频率合成技术和信号产生方法。
利用EDA技术和FPGA实现直接数字频率合成器DDS的设计。
设计要求：1.利用QuartusII软件实验箱实现DDS的设计；2.通过实验箱上的开关输入DDS的频率和相位控制字，并能用示波器观察加以验证；3.系统具有清零和使能的功能；4.DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现。
直接数字频率合成器
直接数字频率合成器一、设计要求及说明设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer 简称DDFS或DDS）.DDS是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。
具体地说，从相位出发，用不同的相位，给出不同的电压幅度，最后平滑出需要的频率..DDS是一种新型的频率合成技术。
具有相对带宽大、频率转换时间短、分辨率高、相位连续性好等优点，很容易实现频率、相位和幅度的数控调制，广泛应用于通讯领域.(1)基本要求1)利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2)DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的RAM实现，RAM结构配置成212×10类型；3)具体参数要求：频率控制字K取4位；基准频率fc=1MHz,由实验板上的系统时钟分频得到,系统具有清零和保持的功能；4)利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形,能够同时输出正余弦两路正交信号;5)通过开关（实验箱上的Ki）输入DDS的频率和相位控制字，并能用示波器观察加以验证；(2)提高要求1)扩大频率控制和相位控制的范围，并在数码管上分别显示频率控制字K及其对应生成的频率；2)设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；二、方案论证DDS组成与工作原理图:(1)频率与之语调节电路K被称为频率控制字，也叫相位增量。
DDS方程为：f0=f c K/2N,f0为输出频率，f c为时钟频率。
当K=1时，DDS输出最低频率为f c/2N，而DDS的最大输出频率由Nyquist采样定理决定，即f c//2，也就是说K的最大值为2N-1。
因此，只要N足够大，DDS可以得到很细的频率间隔。
要改变DDS的输出频率，只要改变频率控制字K即可。
直接数字频率合成技术及其设计方案
直接数字频率合成技术及其设计方案随着数字信号处理技术的发展，数字频率合成技术也日益趋向于成熟。
在通信领域、音频处理以及控制领域等众多应用中，数字频率合成技术已经发挥了重要作用。
直接数字频率合成技术是其中的一种经典的技术方案，本文将详细阐述直接数字频率合成技术及其设计方案。
直接数字频率合成技术简介直接数字频率合成技术是指利用数字信号处理技术，通过一定的算法和硬件实现直接合成目标频率的数字信号。
这种技术可以说是最直接的一种频率合成技术，能够实现高速、高精度的频率合成，同时也可以实现复杂的波形合成。
实现直接数字频率合成技术的基础是数字信号处理技术。
数字信号处理技术是将模拟信号转换为数字信号并对其进行加工处理的一种技术手段。
其中，经典的暂态周期采样、离散傅里叶变换、数字滤波等都是数字信号处理技术的重要组成部分。
直接数字频率合成技术设计方案在实际应用中，直接数字频率合成技术的设计方案一般包括以下几个步骤：第一步：频率合成算法设计。
一般情况下，直接数字频率合成技术的频率合成算法主要分为幅度调制算法和相位调制算法两类。
其中，幅度调制算法主要是通过改变目标频率对应的幅度值来实现频率合成，而相位调制算法则是通过改变目标频率对应的相位值来实现频率合成。
具体使用哪种算法，需要根据具体合成需求来确定。
第二步：数字信号处理系统设计。
数字信号处理系统是直接数字频率合成技术的核心部件。
它主要包括模数转换器、数字信号处理器、传感器阵列等。
其中模数转换器用于将模拟信号转换为数字信号，数字信号处理器则负责对数字信号进行加工处理，传感器阵列则负责接收来自环境的信号信息。
第三步：数字信号处理系统调试及测试。
设计好数字信号处理系统后，需要对其进行调试和测试。
主要包括硬件连接、调试软件和设备、系统参数的设置以及系统的稳定性测试。
第四步：直接数字频率合成技术的应用。
经过以上的步骤，直接数字频率合成技术的设计方案就完成了。
接下来可以将其应用到具体的项目中，如通信领域、音频处理领域以及控制领域等。
数字通信原理课程设计
数字通信原理课程设计一、教学目标本课程旨在让学生掌握数字通信原理的基本概念、技术和方法，培养学生运用数字通信原理分析和解决实际问题的能力。
1.掌握数字通信的基本原理和系统组成；2.理解数字信号的采样、量化、编码和调制过程；3.熟悉数字通信系统的性能评估和优化方法；4.了解数字通信技术的应用和发展趋势。
5.能够运用数字通信原理分析和解决实际问题；6.具备数字信号处理和通信系统设计的基本能力；7.掌握常用的通信协议和标准，如TDMA、CDMA、WCDMA等；8.能够使用通信仿真软件进行系统设计和性能分析。
情感态度价值观目标：1.培养学生的创新意识和团队合作精神；2.增强学生对数字通信技术的兴趣和好奇心；3.培养学生关注社会热点问题，将所学知识应用于国家发展和人民生活的意识。
二、教学内容本课程的教学内容主要包括以下几个部分：1.数字通信基本原理：数字通信系统的组成、数字信号的采样与量化、编码与调制；2.数字信号处理：信号滤波、噪声抑制、信号检测与估计；3.数字通信协议与标准：TDMA、CDMA、WCDMA等；4.数字通信系统性能评估与优化：误码率分析、系统容量计算、调制方式选择；5.数字通信技术应用与发展趋势：4G、5G及未来通信技术。
三、教学方法为了提高教学效果，本课程将采用多种教学方法相结合的方式进行教学：1.讲授法：系统地传授数字通信原理的基本概念、技术和方法；2.案例分析法：通过分析实际案例，使学生更好地理解数字通信系统的原理和应用；3.实验法：让学生动手实践，培养实际操作能力和创新能力；4.讨论法：学生进行分组讨论，激发学生的思考和团队合作精神。
四、教学资源为了支持本课程的教学，我们将准备以下教学资源：1.教材：《数字通信原理》及相关参考书籍；2.多媒体资料：教学PPT、视频讲座、网络资源等；3.实验设备：数字通信实验箱、信号发生器、示波器等；4.通信仿真软件：用于系统设计和性能分析。
通过以上教学资源的使用，我们将帮助学生更好地理解和掌握数字通信原理，提高学生的实际操作能力和创新能力。
直接数字频率合成技术及其接口电路设计
直接数字频率合成技术及其接口电路设计第一章概述随着科技的不断进步，频率合成技术在现代化信号系统设计中扮演着越来越重要的角色。
其中，数字频率合成技术具有显著的优势，广泛应用于无线电通信、雷达制导、导航定位等领域。
本文将重点介绍直接数字频率合成技术以及其接口电路设计。
第二章直接数字频率合成技术直接数字频率合成（Direct Digital Synthesis，DDS）是一种数字信号处理方式，可以通过程序控制生成高精度的周期信号。
DDS技术的基本原理是将一个相位累积器与一个查表器相结合，通过不断地自增相位值，并将相位值作为查表器的地址，从而在输出端实现期望频率的产生。
DDS技术可以通过改变相位累积器的增量来改变输出频率，并且频率调整速度非常快。
相比于传统的类比频率合成技术，DDS 技术的频率稳定性更高，而且能够灵活地实现各种复杂的调制方式。
由于DDS技术具有诸多优势，因此在现代化无线电通信、雷达制导、导航定位等应用领域表现出极大的优势。
第三章直接数字频率合成接口电路设计直接数字频率合成器作为一种数字信号处理器件，需要与外部输入输出信号进行交互，因此需要设计相应的接口电路。
DDS接口电路主要包括数字控制单元、时钟源、数字信号滤波器、DAC 等部分。
其中，数字控制单元负责输入频率、相位信息，生成相应的控制信号，并将这些信号传送给DDS芯片。
时钟源则向DDS芯片提供稳定的时钟信号。
数字信号滤波器用于抑制DDS芯片输出波形上的杂散谐波，确保输出信号的质量。
最后，DAC将DDS芯片输出的数字信号转换成模拟信号，输出到外部电路中。
第四章相关应用案例直接数字频率合成器在无线电通信、雷达制导、导航定位等领域中有着广泛的应用。
下面简要介绍一些相关的应用案例。
1.无线电通信：DDS技术在无线电通信领域中被广泛应用。
例如，在输入频率为100MHz，输出频率为100.5MHz的情况下，DDS芯片可以通过改变相位累积器的增量来产生相应的频率。
直接数字合成器
DOUT <= DIN; END IF;END PROCESS;END behav;
1-1DDS.vhd顶层原理图
实验结果：
1-2仿真图形
实验总结：
通过此次试验，完成了练习直接数字合成器的设计，并利用直接数字合成器原理完成信号发生器的设计。此次实验较之前的实验复杂了一点，要设置好四个模块，最后将这四个模块做成DDS系统，需要注意的是必须将四个模块放置在同一个文件夹内，若之前的试验做的好的话，那么此次试验也不算难，知识复杂了一点。虽然实验过程中也遇到了一些问题，但经过同学之间的讨论以及老师的指导还是顺利解决了，很顺利的完成了此次试验，学到了很多知识，收获很大。
洛阳理工学院实验报告
系部
计算机与信息工程系
班级
学号
姓名
课程名称
PLD原理与应用
实验日期
实验名称
直接数字合成器的设计
成绩
实验目的：
1、练习直接数字合成器的设计
2、利用直接数字合成器原理完成信号发生器的设计。
实验条件：
装有QUARTUSⅡ软件的电脑
实验内容与步骤：
设计直接数字合成器，有频率控制字和相位控制字输入端。
DIN : IN STD_LOGIC_VECTOR(31 DOWNTO 0);
DOUT : OUT STD_LOGIC_VECTOR(31 DOWNTO 0) );
END REG32B;
ARCHITECTURE behav OF REG32B IS
BEGIN PROCESS(Load, DIN) BEGIN
}
直接数字合成器设计
IC课程设计报告题目：直接数字合成器设计专业： XXXXXXXXXXXXX 班级： XXXXXXXXXXXX 组长： XXXXXXXXX 成员： XXXX XXXX 指导老师：目录课程设计的要求 (2)1.1 课程设计的目的 (2)1.2 课程设计的条件 (2)1.3 课程设计的要求 (2)课程设计的内容 (3)2.1、DDS基本原理 (3)2.2、设计思路 (4)2.3、DDS基本结构图 (4)2.4、程序代码阐述 (5)2.4.1、C语言部分 (5)2.4.2、Verilog HDL部分 (5)2.5、ModelSim验证 (7)2.6、硬件调试 (9)课程设计的心得 (10)参考文献 (10)课程设计的要求1.1 课程设计的目的1、通过运用Verilog语言编写程序，体会程序的逻辑性，掌握基本的程序开发的注意事。
在实践中，学习掌握简单、周全的编程方法；2、掌握工程的基本开发技能；3、培养综合运用Modelsim，Quartus II工具进行硬件开发的能力；4、培养数字系统设计的基本能力；5、理解DDS的定义与功能，掌握DDS的HDL编写方法。
1.2 课程设计的条件1、Modelism仿真工具；2、Quartus II仿真工具；3、示波器；4、GW48-SOPC/DSP和其他适配板。
1.3 课程设计的要求1、输入不少于8位频率控制字，不少于8位相位控制字；2、10位2进制数据输出，直接接GW-ADDA板上的D/A；3、时钟信号使用GW48－PK2上提供的信号，在所提供的开发板上仿真。
课程设计的内容2.1、DDS基本原理直接数字式频率合成器（Digital Direct Synthesizer，简称为DDS）是以数字信号处理理论为基础，从信号的幅度相位关系出发进行频率合成的。
与传统的频率合成器相比，DDS具有极高的分辨率、快速的频率转换时间、很宽的相对带宽、任意波形的输出能力和数字调制等优点。
直接数字合成器的设计[1]
![直接数字合成器的设计[1]](https://img.taocdn.com/s3/m/44ecf309b52acfc789ebc930.png)
直接数字合成器的设计收稿日期:2005-05-18作者简介:沙胜贤(1950,8-),男(汉),吉林辽源,教授主要研究人工智能、频率合成和E DA 。
沙胜贤,李天宇(长春工程学院电气与信息工程学院,长春130012)摘 要:直接数字合成是先进的频率合成技术,给出了直接数字合成器的设计方法和实现技术。
关键词:直接数字合成;频率合成;复杂可编程逻辑器件中图分类号:T N741文献标识码:A 文章编号:100928984(2006)0120063202频率合成器是一种产生高精度电子信号的装置,它是现代通信设备和测控仪器等电子设备不可缺少的重要部件。
频率合成技术经过几十年的发展已进入了第三代,第一代是直接频率合成,第二代是锁相频率合成,第三代是直接数字合成。
直接数字合成是数字信号处理、计算机技术和微电子技术综合的技术。
由于采用该项技术不但能够产生很高频率分辨率和相对频率范围很宽的信号,而且还能产生任意波形的信号,所以得到了迅速的发展,预计它将成为新一代信号源的主流技术。
由于直接数字合成技术出现的时间短,发展快,许多从事电子技术的人员也不熟悉,本文向读者介绍直接数字合成器设计的基本技术。
1 直接数字合成器的结构直接数字合成器基本结构,如图1所示。
图1 直接数字合成器基本结构工作过程:在微机控制下将波形数据存入波形存储器,在参考时钟f R 的作用下对频率控制数据k 不断进行累加,累加的输出作为读取波形存贮器的地址,将从波形存贮器中读取的波形数据送给数/模转换器,经数模转换的信号再经低通滤波后输出。
分析表明,当二进制累加器的位数为n ,波形存贮器仅存贮一个周期的波形数据时,输出信号的频率为:f 0=f R k/2n(1)输出频率的分辨率和最低频率均为:f R /2n(2)最高输出频率为:f omax 。
<=f R /2(3)一般取:f omax 。
=0.4f R2 直接数字合成器的设计直接数字合成器的主要技术指标有:频率范围频率分辨率频率稳定度波形存贮器容量频谱纯度输出信号电压换频时间例如:某种直接数字合成器技术指标为:频率范围:0.1H z —2MH z 频率分辩率:0.1H z 频率稳定度:5PPm 输出波形:正弦波波形存贮器容量:16k 38bit 频谱纯度:谐波<-40dB输出电压及阻抗:0—10V pp ,50Ω换频时间:<2μS 限于篇幅,本文仅对1—5项技术指标的设计方法作详细说明: ISS N 100928984C N 2221323/N长春工程学院学报(自然科学版)2006年第7卷第1期J.Changchun Inst.T ech.(Nat.Sci.Edi.),2006,V ol.7,N o.120/2863264关于频率范围,从式(2)和式(3)可知,输出频率与f R 和k 均成正比,与2n 成反比。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
课程设计课程名称：通信原理课程设计设计名称：基于400MSPS 14-Bit,1.8VCMOS直接数字合成器AD9951专业：班级：姓名：学号：400 MSPS 14-Bit, 1.8 V CMOS直接数字合成器AD9951Abstract:The AD9951 is a direct digital synthesizer (DDS) featuring a 14-bit DAC operating up to 400 MSPS. The AD9951 uses advanced DDS technology, coupled with an internal high speed, high performance DAC to form a digitally programmable, complete high frequency synthesizer capable of generating a frequency-agile analog output sinusoidal waveform at up to 200 MHz. The AD9951 is designed to provide fast frequency hopping and fine tuning resolution (32-bit frequency tuning word). The frequency tuning and control words are loaded into the AD9951 via a serial I/O port. The AD9951 is specified to operate over the extended industrial temperature range of –40°C to +105°C.Synchronizing Multiple AD9951s , The AD9951 product allows easy synchronization of multiple AD9951s. There are three modes of synchronization available to the user: an automatic synchronization mode, a software controlled manual synchronization mode, and a hardware controlled manual synchronization mode. Applications, Agile LO frequency synthesis, Programmable clock generators, Test and measurement equipment ,Acousto-optic device drivers. T he AD9951 supports various clock methodologies. Support for differential or single-ended input clocks and enabling of an on-chip oscillator and/or a phase-locked loop (PLL) multiplier are all controlled via user programmable bits.摘要:AD9951是一个直接数字频率合成器（DDS），其特色是有一个工作在400MSPS的14位数/模转换器（14-bit DAC）. AD9951采用了先进的DDS技术,芯片内部有一个高速的，高性能的DAC，能够形成一个数位可编程的，完整的高频合成器DDS系统，有能力产生频率达200 MHz 的模拟正弦波。
AD9951可提供快速频率跳变和高精度分辩率（32位频率控制字）。
频率调谐和控制字经并行口或串行口输入到AD9951。
在工业应用中，AD9951的工作温度为–40°C到+105°C。
同时并联发生AD9951,存在三种可能得到的同步方式电路∶自动同步方式,软件控制手控同步方式，硬件控制手控同步方式。
AD9951可以应用于本机振荡频率合成,可编程时钟发生器,测试和测量装置,声光器件驱动装置。
AD9951在不同的时钟脉冲下有不同的操作方法。
适合于差动或单端输入时钟脉冲并启动芯片内部振荡器及锁相环路（锁相环）放大器全部控制经由用户可编程序的位。
Key words: automatic synchronization modesoftware controlled manual synchronization modea hardware controlled manual synchronization modeSupport for differential input clocksCommon-mode noise increased signal-to-noise ratio关键字:自动同步方式软件控制手控同步方式硬件控制手控同步方式差动输入时钟脉冲共模噪声信噪比主要特性速率为400 MSPSDAC分辨率为14 – bit32位代码相位噪声≤–120 dBc / Hz 1 kHz偏移量( DAC输出功率)有良好的动态特性AOUT >80 dB 160 MHz (±100 kHz偏移量）串联的I / O控制1.8 V电源软件和硬件可控制低功耗采用48引脚 TQFP / EP封装最大导通输入电平5 VPLL REFCLK放大器( 4×- 20×)内部振荡器可以是由单个晶体管驱动具有调相能力多片同步应用本机振荡频率合成可编程时钟发生器测试和测量装置声光器件驱动装置内部结构框图图1Rev.0通过模拟装置调幅被认为是精确的和可靠的装备的资料。
然而、通过模拟装置适合于或非门、其他的三分之一用户可以由它的使用引起。
规格由厂商确定，模拟装置的技术要求明确给出。
标志和安装是由有关技术员确定的。
目录1.芯片简介 (5)2.AD9951的主要电气特征 (5)3.绝对最大额定值 (9)4.AD9951的芯片封装与引脚功能 (9)4．1引脚封装形式 (9)4. 2引脚功能描述 (10)5.内部结构与工作原理 (12)5. 1典型工作动态特征 (12)5. 2工作原理 (17)5. 3工作模式 (22)5. 4AD9951的编程 (22)5. 5串行端口 (26)5. 6指令字节 (27)5. 7串行接口引脚描述 (28)5. 8最高有效位／最小有效位转接 (28)6. 应用电路 (29)7. 封装尺寸 (31)8. 注意ESD (31)9.规则手册 (31)10.设计总结 (32)修改记载修改∶初始的版本1.芯片简介AD9951是一个直接数字频率合成器（DDS），其特点是有一个工作在400MSPS的14位数/模转换器（14bit DAC）. AD9951采用了先进的DDS技术,芯片内部有一个高速的，高性能的DAC，能够形成一个数位可编程的，完整的高频合成器DDS系统，有能力产生频率达200 MHz 的模拟正弦波。
AD9951可提供快速频率跳变和高精度分辩率（32位频率控制字）。
频率调谐和控制字经并行口或串行口输入到AD9951。
在工业应用中，AD9951的工作温度为–40°C到+105°C。
2.AD9951的主要电气特性AD9951的主要电气特性如表1所列。
测试条件：若无特别说明, AVDD, DVDD = 1.8 V±5%, DVDD_I / O = 3.3 V±5%, R SET= 3.92 kΩ,基准时钟频率为20 MHz,放大器启动20×.DAC1实现可能达到最好的相位噪声，该振幅可能应用在时钟脉冲上。
减少该时钟输入振幅将减少该相位噪声信息装置。
2、起始时间恢复从模拟断电方式（看该节）。
最长的定时要求该基准钟放大器PLL到该参数值。
该初始值假定是没有电容在DACBP引脚而且最好使用推荐的PLL环路滤波器。
3、SYSCLK 周期引用该实际的时钟脉冲频率应用芯片内通过该DDS。
如果该基准时钟放大器与外部参考时钟脉冲频率并联、该SYSCLK频率是该外部的频率乘以该基准时钟倍增因数。
如果该基准钟放大器没有应用，该SYSCLK频率就等于外部参考时钟脉冲频率。
4、SYNC_CLK = 1／４SYSCLK比率。
因为 SYNC_CLK比率≥50 MHz、用该高速的同步启动位、设置CFR2<11>、。
5、这个参数指出那数字同步特征不能克服在系统时钟上升边之间的相位延迟（定时失真）。
如果该系统时钟边缘是定位、该同步功能在两个之间边缘将不会增加该失真。
3.绝对最大额定值强调超过绝对最大额定值可以永久性损坏该装置。
这是强调额定值和函数运算在该装置其他的情况指出在该操作技术要求明确指出。
超出绝对最大额定值的使用延长周期将会影响器件的可靠性。
图2.输入,输出等效电路4.AD9951的芯片封装与引脚功能4.1引脚封装形式图3引脚封装形式注意接通封装底部裸过露焊盘应当尽可能接近DAC的模拟地，引脚43, DVDD_I/ O,可以是提高到1.8 V或3.3 V；然而, DVDD引脚（引脚2和引脚34）只能是升幂1.8 V。
4.2引脚功能描述AD9951的引脚功能如表3所示。
5.内部结构与工作原理5.1动态曲线特征图4 F OUT = 1 MHz FCLK = 400 MSPS, WBSFDR图5. FOUT =10 MHz, FCLK = 400 MSPS ,WBSFD图6 FOUT = 40 MHz, FCLK = 400 MSPS, WBSFDR图7. FOUT = 80 MHz ,FCLK = 400 MSPS, WBSFDR图8 FOUT = 120 MHz, FCLK = 400 MSPS, WBSFDR图9. FOUT = 160 MHz, FCLK = 400 MSPS, WBSFDR图10. FOUT = 1.1 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图11. FOUT = 10 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图12. FOUT = 39.9 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图13. FOUT = 80.3 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图14. FOUT = 120.2 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图15. FOUT = 160 MHz, FCLK = 400 MSPS, NBSFDR,±1 MHz图16.残留相位噪声 FOUT = 159.5 MHz, FCLK = 400 MSPS（绿色）, 4×100 MSPS（红色）， 20× 20MSPS（蓝色）图17.残留相位噪声FOUT = 9.5 MHz, FCLK = 400 MSPS（绿色）,4×100MSPS（红色）， 20× 20 MSPS（蓝色）5.2工作原理元件区1.数字直接频率合成器的核心（DDS core）输出信号的频率由用户的可编程的频率调谐字（FTW）确定。