简易数字存储示波器设计

合肥工业大学课程设计实验报告
题目：简易数字存储示波器设计
学院：
专业：
姓名：
学号：
指导老师：
目录
一、概述----------------------------------------------第二页
1.课程设计题目及要求----------------------------------------------
2.课程设计目的------------------------------------------------------ 3．背景介绍--------------------------------------------------------
二、设计方案与电路实现-------------------------------第四页
1.工作原理-----------------------------------------------------------
2.利用Quartus软件，编写.v文件--------------------------------------
3. modelsim及Quartus软件仿真，描述电路性能的波形等参数
---------------------------------------------------------------
4.模拟仿真、结论-------------------------------------------------
三、心得体会---------------------------------------第九页
四、参考文献---------------------------------------------第九页
一、概述
（1）课程设计的题目及要求
1.课程设计的题目：简易数字存储示波器设计.
2.课程设计的要求：
a. 利用 FPGA 实现数字存储示波器.
b. 由 FPGA 控制 ADC 对一路模拟信号采样, 采样数据暂存于 RAM 中.
c. 由 FPGA 将 RAM 中的数据读出, 并控制 DAC 输出给示波器显示.
d. 由一个按键模拟触发信号.
e. 选用 GW48-PK2 系统, 编写程序在 FPGA 上实现并加以验证.
（2）课程设计目的
1．通过本次课程设计掌握Quartusm及modelsim软件的运用
2．掌握数字信号处理的原理方法与实现的过程
3. 通过本次课程设计学习解决问题的思路与方法，学习查找资料和运用所学
知识解决实际问题的能力
4. 学习与别人沟通和合作的能力
5. 学会独立思考
（3）背景介绍
数字存储示波器有别于一般的模拟示波器，它是将采集到的模拟电压信号转换为数字信号，由内部微机进行分析、处理、存储、显示或打印等操作。

这类示波器通常具有程控和遥控能力，通过GPIB接口还可将数据传输到计算机等外部设备进行分析处理。

数字存储示波器的基本原理如图所示，其工作过程一般分为存储和显示两个阶段。

在存储阶段，首先对被测模拟信号进行采样和量化，经
A/D转换器转换成数字信号后，依次存入RAM中，当采样频率足够高时，就可以实现信号的不失真存储。

当需要观察这些信息时，只要以合适的频率把这些信息从存储器RAM中按原顺序取出，经D/A转换和LPE滤波后送至示波器就可以观察的还原后的波形。

普通模拟示波器 CRT 上的 P31 荧光物质的余辉时间小于 1ms。

在有些情况下，使用 P7 荧光物质的 CRT 能给出大约 300ms 的余辉时间。

只要有信号照射荧光物质，CRT 就将不断显示信号波形。

而当信号去掉以后使用 P31 材料的 CRT 上的扫迹迅速变暗，而使用 P7 材料的CRT 上的扫迹停留时间稍长一些。

那么，如果信号在一秒钟内只有几次，或者信号的周期仅为数秒，甚至信号只猝发一次，那又将会怎么样呢？在这种情况下，使用我们上面介绍过的模拟示波器几乎乃至于完全不能观察到这些信号。

所谓数字存储就是在示波器中以数字编码的形式来贮存信号。

当信号进入数字存储示波器，或称 DSO 以后，在信号到达CRT 的偏转电路之前（图1），示波器将按一定的时间间隔对信号电压进行采样。

然后用一个模/数变换器（ADC）对这些采样值进行变换从而生成代表每一个采样电压的二进制字。

这个过程称为数字化。

获得的二进制数值贮存在存储器中。

对输入信号进行采样的速率称为采样速率。

采样速率由采样时钟控制。

对于一般使用情况来说，采样速率的范围从每秒 20 兆次（20MS/s）到 200MS/s。

存储器中贮存的数据用来在示波器的屏幕上重建信号波形。

所以，在DSO中的输入信号接头和示波器 CRT 之间的电路不只是仅有模拟电路。

输入信号的波形在CRT 上获得显示之前先要存贮到存储器中，我们在示波器屏幕上看到的波形总是由所采集到数据重建的波形，而不是输入连接端上所加信号的直接波形显示。

二、设计方案与电路实现
1.工作原理
数字存储示波器与模拟示波器不同在于信号进入示波器后立刻通过高速A/D转换器将模拟信号前端快速采样，存储其数字化信号。

并利用数字信号处理技术对所存储的数据进行实时快速处理，得到信号的波形及其参数，并由示波器显示，从而实现模拟示波器功能，而且测量精度高。

还可存储信号，因而，数字存储示波器可以存储和调用显示特定时刻信号。

计数器模块采用和A/D同步时钟，通过写使能wren控制A/D采样，当wren=1时，处于与采样允许阶段，每一个时钟周期A/D采集一次数据，每经过一个采样周期地址计数器加一，产生一次地址锁存，并把数据锁存到RAM 中。

2.A/D结构
①内含S/H；
②为半闪烁结构（flash) ，两个4bit并行A/D组合为8 bit，转换速率20 Ms/s；
③输入信号 +（0– 2）V；
④基准电压 + 2V 等等
TLC5510内部电路结构
3.利用quartus软件，编写.v文件（1）顶层模块
module reserve(clk,
key1,
trag,
adin,
dout);
input[7:0] adin;
input clk,key1;
output[9:0] trag;
output[9:0] dout;
wire[9:0] trag;
wire[9:0] dout;
wire[9:0] Q1;
wire[7:0] md;
wire[7:0] din;
reg[9:0] t;
assign dout={md[7:0],2'b00}; assign trag=Q1;
count count(.q1(Q1),
.clock(clk));
ad ad(.ADIN(adin),
.DIN(din),
.CLK(clk));
dpram dpram(.data(din),
.wren(key1),
.q(md),
.address(Q1), .inclock(clk)); endmodule
（2）计数器模块
module count(clock,q1); input clock；
output[9:0] q1;
reg[9:0] t;
always @(posedge clock) begin
t<=t+1;
end
assign q1=t;
endmodule
（3）A/D模块
module ad(ADIN,CLK,DIN);
input CLK;
input[7:0] ADIN; output[7:0] DIN;
reg[7:0] m;
always@(posedge CLK) begin
m<=ADIN;
end
assign DIN=m; endmodule
描述电路
4.实验结论
经过在modelsim上仿真得到的波形满足预先设计的功能，在quartus上编译的
结果也是正确的。

三．心得体会
这次的实验让我收获颇多，因为这次的课程设计需要用到单片机的知识,verilog的知识，还用到了数字集成电路的知识，是我对于本专业的认识有了更深的了解，也是我明白了现在市面上的电子产品大体的设计步骤。

不但如此，我还通过这次试验掌握了示波器的使用方法，协调了知识综合应用的能力。

这次试验中还用到了数模模数芯片，让我对其产生好奇，因为这就相当于电子世界里面的人类的听觉。

并且通过这次实验还对于quartus和modelsim软件仿真有了一些认识，知道了编程序不要怕从哪里下手，一定要多练，写的多了，自然而然就会了，这次实验让我对于vrilog语言结构有更多了认识，并且我也熟悉了老师们经常在课堂上说的FPGA，而且还锻炼和组员们的协调能力，合作能力，受益匪浅。

四．参考文献
《EDA技术实用教程---VHDL》潘松、黄继业编著；
《Verilog HDL高级数字设计》出版社: 电子工业出版社; 第1版 (2010年4月1日；
《Verilog数字系统设计教程》夏宇闻；
《数字信号处理的FPGA实现》（第2版）刘凌译；。