集成电路互连线用高纯铜靶材及相关问题研究

材料与器件櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶

Materials and Devices

DOI ：10.3969/j.issn.1003－353x.2011.11.003

基金项目：国家科技重大专项资助项目（2011ZX02705－004）

集成电路互连线用高纯铜靶材及相关问题研究

高岩1，2，王欣平1，2，何金江1，2，董亭义1，2，蒋宇辉1，2，江轩

1，2

（1.北京有色金属研究总院，北京100088； 2.有研亿金新材料股份有限公司，北京102200）摘要：随着半导体技术的发展，芯片特征尺寸缩小到深亚微米和纳米时，铜互连技术在集成电路的设计和制造中成为主流技术，从而对高纯铜靶材的要求越来越高。从靶材制造的角度利用材料学的知识对铜靶材的晶体结构、纯度、致密度、微观组织及焊接性能等方面作了分析，并且较全面地分析了可能影响靶材溅射性能的很多关键因素，从而为靶材供应商和集成电路制造商对于铜靶材的了解搭建了桥梁，为进一步开发超大尺寸的高纯铜靶材打下基础。

关键词：集成电路IC ；互连线；焊接强度；铜靶材；溅射中图分类号：TG146.11

文献标识码：A

文章编号：1003－353X （2011）11－0826－05

Research on Copper Sputtering Targets in ULSI and Related Problems

Gao Yan 1，2，Wang Xinping 1，2，He Jinjiang 1，2，Dong Tingyi 1，2，Jiang Yuhui 1，2，Jiang Xuan 1，

2

（1.General Research Institute for Non-Ferrous Metals ，Beijing 100088，China ；

2.GRIKIN Advanced Materials Co．，Ltd．，Beijing 102200，China ）

Abstract ：With the development of semiconductor technology ，the dimension of CMOS chip reduces into micrometer and nanometer．The technology of copper interconnection is the mainstream technology ，so the requests of the copper target are more and more rigor．From the point of view of the target in manufacture ，crystal structure ，purity ，compact ability ，microstructure and bonding of copper target capability are analyzed ，using the knowledge of material．The key factors influenced the performances of target sputtering are analyzed．A bridge between the copper target provider and the factory of CMOS chip is put up ，and the base for the next generation copper targets is built．

Key words ：integrated circuit （IC ）；interconnection ；solder strength ；copper target ；sputter EEACC ：0530

0引言

随着集成电路特征尺寸的不断减小，互连线的

RC 延时成为影响电路速度的主要问题。因此，寻找电阻率较低的导电材料和介电常数较低的介质材料成为超大规模集成电路工艺的一大发展方向。因此铜材料成为替代铝材料的最优选择。

铜布线与铝布线相比有如下优点：铜的电阻率比铝低；铜导电性好，易冷却，在较大温度范围内

保持好的可靠性；铜与低介电常数（k ≤3）材料的结合要比铝与SiO 2（k =4）的结合好，它能减少IC 布线的层数；铜布线能提高IC 芯片的速度，在逻辑IC 中速度可提高4倍；铜布线工艺步骤少，能降低成本，一般铜布线制造成本是铝布线的70% 80%等。因此，铜布线替代铝布线是一种发展趋势

［1］

。

目前，世界上生产130nm 逻辑器件的公司大多数使用的是铜互连工艺，所淀积的铜质量的好坏直接关系到铜电阻率的大小以及抗电迁移性能的好坏。因此如何在高宽比越来越大的深亚微米刻槽中

高岩等：櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶櫶集成电路互连线用高纯铜靶材及相关问题研究

淀积出空洞和裂缝较少且晶粒较小的金属铜是铜靶材的研究重点。

1高纯铜靶材的物理特性

铜为面心立方晶格，晶胞是一个立方体，在立

方体的8个顶角和6个面的中心各有一个原子，晶格常数a =b =c ，棱边夹角α=β=γ=90ʎ（图1）。在面心立方晶体中，最可能发生滑移的晶面为｛111｝晶面，这种晶面共有四组，每个晶面上有3个密集方向，因此共有12个滑移系，滑移系越多，金属发生滑移的可能性越大，塑性越好

［2］

。因此，

铜具有很好的塑性，在制备高纯铜靶材的过程中，充分利用高纯铜的良好塑性进行三向锻造，通过大塑性变形来细化晶粒。但由于铜具有面心立方结构，其层错能较低，约为0.04J /m 2

，完全再结晶后形成典型的退火孪晶组织，在退火过程中极易出现大量孪晶。由于孪晶的点阵与基体点阵呈错位关系，该位置的原子在磁控溅射时极易被打出，造成靶材表面出现“尖端”

，导致放电起弧。因此，通过合理的塑性变形和热处理制度，最大限度地减少孪晶的存在，是高纯铜靶材制造的关键。

图1铜面心立方晶体结构示意图

Fig.1Structure diagram of the Cu face-centered

cubic （FCC ）crystals

2高纯铜靶材在铜互连工艺中的作用

现在国际上的铜布线技术都采用称为“大马

士革”（Damascene ）结构的镶嵌工艺。该工艺是先在介质层材料中刻槽，然后沉淀阻挡层材料以及铜籽层，接着沉淀铜，最后使用CMP 技术把多余的铜以及阻挡层材料去除。铜布线的过程包括阻挡层与种子层的沉积和铜的电化学镀。目前，阻挡层及种子层的沉积主要是利用PVD 工艺。相应的溅射铜靶材的要求为：纯度99.9999%以上，晶粒尺

寸小于50μm ，晶粒取向需要严格控制。铜的电化学镀（ECP ）工艺采用铜靶作为阳极，纯度99.99%以上，组织致密均匀。采用铜工艺可以提高芯片的集成度、提高器件密度、提高时钟频率以及降低消耗的能量，在逻辑控制芯片的高端应用上（130nm 及以下）优势明显。

3影响高纯铜靶材性能的主要因素

近年来随着微电子产业的迅速发展，硅片尺寸

迅速由6英寸（1英寸=25.4mm ）、8英寸进步到12英寸，布线宽度由0.25μm 减小到0.18μm ，0.13μm 甚至0.065μm ；在溅射淀积过程中，对于如此不断扩大的淀积面积，必须提高对成膜面积的薄膜均匀性要求，才能确保如此细小的布线质量。以前99.995%（4N5）的靶材纯度可满足0.35μm IC 的工艺要求，现在制备0.18μm 线条的靶材纯度则要求在99.9999%（6N ）及以上才行。

目前，中国在高纯金属的提纯工艺方面与国外发达国家相比还有较大差距，特别是在高纯Cu ，Al 和Ti 方面（见表1）。对于互连线用靶材原料来说，纯度大于99.99%（4N ）都需要采用GDMS （辉光放电质谱法）来检测杂质元素，而国内具有GDMS 设备的研究机构屈指可数。当靶材内部含有的杂质元素过多时，溅射过程中会在晶圆上形成微粒，这些杂质会导致互连线短路或断路，从而影响薄膜质量［3］

。

表1

集成电路布线用靶材原料对纯度的要求

Tab.1

Purity requirements of target metal in ULSI

集成电路布线用靶材原料

纯度要求产

地

Cu ≥99.9999%（6N ）日本、美国、中国Al

≥99.9995%（5N5）≥99．999%（5N ）日本、挪威、法国、中国

Al 合金≥99.9995%（5N5）≥99.999%（5N ）日本、挪威、法国、德国

Ta ≥99.99%（4N ）≥99.95%（3N5）中国、德国、美国Ti

≥99.999%（5N ）

美国、德国、日本