电子技术-逻辑门电路和组合逻辑电路
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
VI VO 低电平
高电平
1
VO
VI UTH=1.4V
TTL门电路的主要参数
3) 扇出系数: N <=10
扇出系数— 输出端允许驱动的门电路的最大数目。
&
≥1 &
&
课堂练习: 输入A、B波形如图所示, 请画出与非门
的输出（Y）波形。
A
B
&
Y Y=AB A
真值表 A B Y 0 0 0 1 1 1 B
+5V
R2
T2 R5 T5 R3 R4
E
A B
c1
T3
T1
截止
T4
F
F AB
(2) 控制端E=1时的工作情况
截止
1 E
0
E
A B
R1 3k D b1
+5V
R2 R4 T3 R5 T5 高阻态 T4
c1
T1
导通
T2
F
R3
截止
三、三态门的符号及功能表
符号 使能端 低电平 起作用 功能表
A B
&
F
uo=5-uR2-ube3-ube43.4V 高电平！
Hale Waihona Puke Baidu
2. 输入全为高电平（3.4V）时或输入全甩空
电位被嵌 在2.1V 全反偏
“1”
A B C
N
R1 3k P b1N
+5V
R2 1V R4 T3 T4 截止
c1
T1
全导通
T2
R5
T2、T5饱和 导通
F T5 uo =0.3V
输出低电平
R3
输入甩空，相当于输入“1”
第15讲
第13章 组合逻辑电路
13.6 TTL集成门电路
13.7 其它类型的TTL门电路
13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计
13.10 集成组合逻辑电路
集成门电路
TTL (Transistor-Transistor Logic
集 成 门 电 路
双极型
ECL
Integrated Circuit , TTL) PMOS
组合逻辑电路：用各种门电路组成的，用于 实现某种功能的复杂逻辑电路。 特点:某一时刻的输出状态仅由该时刻电路的 输入信号决定, 而与该电路在此输入信号之前 所具有的状态无关。 分析方法： 组合逻辑电路图 化简 写出逻辑表达式
得出结论（逻辑功能）。
组合逻辑电路的分析
例 1：
&
AAB
&
A B
&
AB
&
Y
电源VCC（+5V）
14 13 12 & 11 10 9 & & 4 5
外形
8
&
1 2 3
6
7
管脚
地GND
4、常用TTL逻辑门电路
名称
四2输入与非门 四2输入或门 四2输入或非门 四2输入与门 四2异或门 双4输入与门 双4输入与非门 8输入与非门
国际常用 国产部标型号 系列型号 74LS00 74LS32 74LS02 74LS08 74LS86 T100 0 T186 T100 8 T108 6 T102 1 T100 2
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB =AB (A + B)= (A+B) (A+B)= 0+AB+AB +0 =AB+AB
异或门
例 2： A
M 1 & &
组合逻辑电路的分析
Y
B
&
M=1(高电平）： Y=A Y=AM BM = AM+BM M=0(低电平）： Y=B
说明
一个组件内部 有四个门，每 个门有两个输 入端一个输出 端。
74LS21 74LS20
74LS30 74LS04
一个组件内有 两个门，每个 门有4个输入端。 只一个门，8个 输入端。
六反相器
有6个反相器。
13.6.2 TTL门电路的主要技术参数 1) 输出高电平、低电平 高电平: 3.4V--4V 以上 低电平: 0.3V--0.4V以下 2) 阈值电压： UTH=1.4V
RL
F
RL
输出级
T5 T5
T5
F=F1F2F3
负载电阻RL和电源 UCC可以根据情况选择。
+30V 220V J
& J
D
2. 三态门
一、结构
E R1 3k D b1
+5V
R2 T2 T3 R4 T4
E
A B
c1
T1
R5
T5 R3
F
E— 控制端
二、工作原理
(1) 控制端E=0时的工作情况： 0 E 1 R1 3k D b1
MOS型（Metal-OxideSemiconductor，MOS）
NMOS CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
13.6 TTL集成门电路
13.6.1 TTL与非门的基本原理 R1 3k P b1 N R2 R4 T3 R5 T4
+5V
A B C
N
c1
T1
T2
F
T5
T1:多发射极晶体管
R3
F A BC
TTL与非门的内部结构
1. 任一输入为低电平（0.3V）时
不足以让 T2、T5导通 R1 3k P b1 N 1V N
+5V
R2 R4 T3 R5 T4
A B C
c1
T1
三个PN结 导通需2.1V
T2
F
T5
“0”
R3
uo
T2、T5截止
本图功能：二选一电路。
数据选择器
M=0时：门1输出恒为1， A信号被拒之门外。
零电平对与非门的封门作用。
13.9
组合逻辑电路的设计
方法步骤:
根据题意列真值表
逻辑式化简 卡诺图化简
写最简逻辑式
画逻辑电路图
例1: 交通灯故障监测逻辑电路的设计。
红灯R 黄灯Y 绿灯G
单独亮正常
黄、绿同时亮正常
E0
F AB
E 1 输出高阻
E
符号 使能端 高电平 起作用
功能表 F
A B
&
E
E 1
F AB
输出高阻
E0
四、三态门的用途
三态门主要作为TTL电路与总线间的接口电路。 公 用 总 线
E1 =０
E2 =１
工作时，E1、E2、 E3分时接入高电 平。
E3 =０
13.8 组合逻辑电路的分析
R1 3k b1 A B C
+5V
R2
T2 R5 T5 R3 R4
c1
T3
T1
T4
F
输入、输出的逻辑关系式： F ABC
与非门表示符号
A B C A
B
& Y
逻辑表示式 Y= ABC
&
Y
Y= AB
A
Y
Y= A
（非门，反相器）
TTL门电路芯片简介
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
1
1
0
1
1
0
Y
13.7 其它类型的TTL门电路
1. 集电极开路的与非门（OC门）
R1 3k b1 A B C R2 T2 T5 R3
&
+5V
UCC RL
& 符号
T1
c1
F
输入全1时，输出=0； 输入任0时，输出悬空
应用时输出端要接一上拉负载电阻 RL 。
OC门可以实现“线与”功能。
UCC & F1 & F2 & F3 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 UCC
其它情况不正常
设：灯亮为“1”，不亮为“0”， 单独亮正常 例1 正常为“0”，不正常为“1”。 黄、绿同时亮正常 1、列真值表 2、卡诺图化简 其他情况不正常
高电平
1
VO
VI UTH=1.4V
TTL门电路的主要参数
3) 扇出系数: N <=10
扇出系数— 输出端允许驱动的门电路的最大数目。
&
≥1 &
&
课堂练习: 输入A、B波形如图所示, 请画出与非门
的输出（Y）波形。
A
B
&
Y Y=AB A
真值表 A B Y 0 0 0 1 1 1 B
+5V
R2
T2 R5 T5 R3 R4
E
A B
c1
T3
T1
截止
T4
F
F AB
(2) 控制端E=1时的工作情况
截止
1 E
0
E
A B
R1 3k D b1
+5V
R2 R4 T3 R5 T5 高阻态 T4
c1
T1
导通
T2
F
R3
截止
三、三态门的符号及功能表
符号 使能端 低电平 起作用 功能表
A B
&
F
uo=5-uR2-ube3-ube43.4V 高电平！
Hale Waihona Puke Baidu
2. 输入全为高电平（3.4V）时或输入全甩空
电位被嵌 在2.1V 全反偏
“1”
A B C
N
R1 3k P b1N
+5V
R2 1V R4 T3 T4 截止
c1
T1
全导通
T2
R5
T2、T5饱和 导通
F T5 uo =0.3V
输出低电平
R3
输入甩空，相当于输入“1”
第15讲
第13章 组合逻辑电路
13.6 TTL集成门电路
13.7 其它类型的TTL门电路
13.8 组合逻辑电路的分析 13.9 组合逻辑电路的设计
13.10 集成组合逻辑电路
集成门电路
TTL (Transistor-Transistor Logic
集 成 门 电 路
双极型
ECL
Integrated Circuit , TTL) PMOS
组合逻辑电路：用各种门电路组成的，用于 实现某种功能的复杂逻辑电路。 特点:某一时刻的输出状态仅由该时刻电路的 输入信号决定, 而与该电路在此输入信号之前 所具有的状态无关。 分析方法： 组合逻辑电路图 化简 写出逻辑表达式
得出结论（逻辑功能）。
组合逻辑电路的分析
例 1：
&
AAB
&
A B
&
AB
&
Y
电源VCC（+5V）
14 13 12 & 11 10 9 & & 4 5
外形
8
&
1 2 3
6
7
管脚
地GND
4、常用TTL逻辑门电路
名称
四2输入与非门 四2输入或门 四2输入或非门 四2输入与门 四2异或门 双4输入与门 双4输入与非门 8输入与非门
国际常用 国产部标型号 系列型号 74LS00 74LS32 74LS02 74LS08 74LS86 T100 0 T186 T100 8 T108 6 T102 1 T100 2
BAB
Y=AAB BAB =AAB + BAB =AAB + BAB =AB (A + B)= (A+B) (A+B)= 0+AB+AB +0 =AB+AB
异或门
例 2： A
M 1 & &
组合逻辑电路的分析
Y
B
&
M=1(高电平）： Y=A Y=AM BM = AM+BM M=0(低电平）： Y=B
说明
一个组件内部 有四个门，每 个门有两个输 入端一个输出 端。
74LS21 74LS20
74LS30 74LS04
一个组件内有 两个门，每个 门有4个输入端。 只一个门，8个 输入端。
六反相器
有6个反相器。
13.6.2 TTL门电路的主要技术参数 1) 输出高电平、低电平 高电平: 3.4V--4V 以上 低电平: 0.3V--0.4V以下 2) 阈值电压： UTH=1.4V
RL
F
RL
输出级
T5 T5
T5
F=F1F2F3
负载电阻RL和电源 UCC可以根据情况选择。
+30V 220V J
& J
D
2. 三态门
一、结构
E R1 3k D b1
+5V
R2 T2 T3 R4 T4
E
A B
c1
T1
R5
T5 R3
F
E— 控制端
二、工作原理
(1) 控制端E=0时的工作情况： 0 E 1 R1 3k D b1
MOS型（Metal-OxideSemiconductor，MOS）
NMOS CMOS
TTL — 晶体管-晶体管逻辑集成电路 MOS — 金属氧化物半导体场效应管集成电路
13.6 TTL集成门电路
13.6.1 TTL与非门的基本原理 R1 3k P b1 N R2 R4 T3 R5 T4
+5V
A B C
N
c1
T1
T2
F
T5
T1:多发射极晶体管
R3
F A BC
TTL与非门的内部结构
1. 任一输入为低电平（0.3V）时
不足以让 T2、T5导通 R1 3k P b1 N 1V N
+5V
R2 R4 T3 R5 T4
A B C
c1
T1
三个PN结 导通需2.1V
T2
F
T5
“0”
R3
uo
T2、T5截止
本图功能：二选一电路。
数据选择器
M=0时：门1输出恒为1， A信号被拒之门外。
零电平对与非门的封门作用。
13.9
组合逻辑电路的设计
方法步骤:
根据题意列真值表
逻辑式化简 卡诺图化简
写最简逻辑式
画逻辑电路图
例1: 交通灯故障监测逻辑电路的设计。
红灯R 黄灯Y 绿灯G
单独亮正常
黄、绿同时亮正常
E0
F AB
E 1 输出高阻
E
符号 使能端 高电平 起作用
功能表 F
A B
&
E
E 1
F AB
输出高阻
E0
四、三态门的用途
三态门主要作为TTL电路与总线间的接口电路。 公 用 总 线
E1 =０
E2 =１
工作时，E1、E2、 E3分时接入高电 平。
E3 =０
13.8 组合逻辑电路的分析
R1 3k b1 A B C
+5V
R2
T2 R5 T5 R3 R4
c1
T3
T1
T4
F
输入、输出的逻辑关系式： F ABC
与非门表示符号
A B C A
B
& Y
逻辑表示式 Y= ABC
&
Y
Y= AB
A
Y
Y= A
（非门，反相器）
TTL门电路芯片简介
如：TTL门电路芯片（四2输入与非门，型号74LS00 )
1
1
0
1
1
0
Y
13.7 其它类型的TTL门电路
1. 集电极开路的与非门（OC门）
R1 3k b1 A B C R2 T2 T5 R3
&
+5V
UCC RL
& 符号
T1
c1
F
输入全1时，输出=0； 输入任0时，输出悬空
应用时输出端要接一上拉负载电阻 RL 。
OC门可以实现“线与”功能。
UCC & F1 & F2 & F3 分析：F1、F2、F3任一导通，则F=0。 F1、F2、F3全截止，则F=1 。 UCC
其它情况不正常
设：灯亮为“1”，不亮为“0”， 单独亮正常 例1 正常为“0”，不正常为“1”。 黄、绿同时亮正常 1、列真值表 2、卡诺图化简 其他情况不正常