基于AD6655的数字直放站

1 引言

随着移动通信业务的迅猛发展，直放站作为改善移动网信号弱区盲区的重要设备，以其具有投资较少、结构简单、安装方便灵活等优点广泛应用于2G移动网。而目前2G网络仍使用模拟设备的直放站。对于第三代移动通信系统，各国提出了多种不同标准，但要统一标准非常困难。未来的移动通信系统存在着多频、多模、多体制和多标准等问题，这就限制了各种设备的互通和兼容，因此对软件无线电技术在直放站中的应用提出了切实需求。为了提高3G直放站的性价比，采用数字技术统一3G直放站的硬件平台是一种较好的解决方案。这里提出了一种以AD6655为数字中频信号采集系统核心的通用、可扩展的硬件平台设计。

2 AD6655简介

2.1 性能特性

AD6655是ADI公司的一款高度集成的分集接收机，内置有低延迟的峰值检测器、RMS 信号功率监测器、两个14bit的A／D转换器以及一个数字下变频转换器(DDC)。AD6655采用1.8 V和3.3 V供电电源；当工作在32.7～70 MHz带宽内，采样速率为150 MS／s时，SNR为74.0 dBc；而在70MHz带宽内，SFDR为84 dBc。因此，该器件适用于TD-SCDMA、WCDMA、CDMA2000、WIMAX、GSM等多种制式接收机系统。

2.2 内部结构

AD6655内部结构框图如图1所示。AD6655内部包含丰富的信号监测系统，每个通道都有4-bit的信号检测位，允许监控数据以串行方式输出。

AD6655的主要功能模块是14-bit的A／D转换器和DDC。信号经采样保持器进入A ／D转换器，再通过DDC下变频，最后通过输出缓存输出数据。其中DDC包括32-bit数控振荡器(NCO)、低通／高通半带滤波器、FIR滤波器和fDAC／8 NCO等模块。这4个模块除半带滤波器外，其余均为可选单元。因此，通过配置寄存器，DDC具有5种工作模式：半带滤波器工作模式，输出实信号数据；半带滤波器+FIR滤波器，输出实信号数据；32-bit NCO+半带滤波器模式，输出复信号数据；32-bit NCO+半带滤波器+FIR滤波器；输出复信号数据；32-bitNCO+半带滤波器+FIR滤波器+fDAC／8 NCO模式，输出实信号数据。用户可根据输人信号的频率、频谱宽度以及输出信号的要求来选择恰当的工作模式。

3 数字直放站系统设计

数字直放站是提供一种带有数字预失真、可实现多载波、数字化的3G基站延伸系统，实现3G基站射频信号大容量、大动态范围的远距离数字传输，并提供灵活多样的快速组网方式，支持多频段和开放式架构，实现远程升级以及分布式建网，能够有效提高网络性能并降低网络建设的运营成本。

3.1 数字直放站简介

数字直放站主要由射频、数字中频两部分组成。其中射频部分包括：低噪声放大器、模拟射频接收机、模拟射频发射机、多载波功率放大器；而数字中频包括：A／D转换器、D／A转换器、数字上／下变频、数字滤波与分集接收、数字预失真、峰均比抑制(CFR)模块。

数字上／下变频实现信号频谱搬移、采样率变换、通道滤波等功能。CFR模块用于降低3G信号的峰均比。在3G通信系统(如WCDMA通信系统)中，信号的峰均比较高，一般可达10～14 dB。由于大多数功率类放大器都是非线性的，其动态范同有限，这就要求D／A转换前信号的峰均比应确保5～8 dB。采用CFR模块降低信号的峰均比，防止子载波间的交调干扰和频谱外泄，改善系统性能，提高功率器件的工作效率。自适应数字预失真模块可消除功放产生的非线性引起的失真

3.2 系统硬件设计

本系统设计主要是基于软件无线电的设计思想，旨在设计一个通用的硬件平台，具有模块化、开放性、可扩展性等特点，可实现在不同载波间平滑过渡、不同制式之间轻松升级。数字直放站系统设计框图如图2所示。

AD6655采集模拟混频器传输的中频信号，并将数字信号传输给FPGA。单片机(MCU)选用ATmega16L，实现对A／D转换器、D／A转换器、时钟等功能模块的配置和通信控制。FPGA选用Xilinx公司的Virtex-4 SX35，其具有运行频率高，DSP功能强大等特点。FPGA作为整个系统的核心完成数字下变频、数字上变频和降低峰均比等功能。

针对不同应用的接收机，需选择不同的采样技术，进而确定最佳的采样频率及中频频率。针对3G信号带宽、工作频点高的特点，如WCDMA信号发射频段为2 110～2 170 MHz、四载波带宽20 MHz，需选用带通采样。合理选择采样频率和IF频率有利于简化A／D转换前的抗混叠滤波器设计，提高频率分辨率。根据AD6655性能综合考虑，该系统设计设定采样频率为122.88 MHz，中频频率为153.6 MHz。

AD6655中的DDC是对整个通带内信号的初步下变频，降低通带内信号FPGA信号处理时钟的要求。由于本系统设计选用带通采样技术，通带内信号将在频域大于fs的整数倍处镜像。在采样频率为122.88 MHz，中频频率为153.6 MHz的情况下，选择第一奈奎斯特区间内镜像，其中心频点应在30.72 MHz。为实现HB滤波器的最佳效果，需将信号的中心频率变换到零中频，32-bit NCO频率控制字NCQ_FREQ为0x40000000。将多相结构的19阶HB滤波器与66阶FIR滤波器配合使用能够实现良好的低通效果，如图3所示。

需注意HB滤波器对信号带宽的限制，在122.88 MHz的采样时钟，HB滤波器带宽可达24 MHz。同时HB滤波器就是抽取率为2的下变频器。DDC最后一级fDAC／8 NCO 经低通滤波的信号频谱搬移至15.36 MHz。

图4为AD6655的实际应用电路，采用宽带变压器实现单端信号与差分信号的转换。这样在模拟信号阶段可以滤掉偶次谐波分量和共模干扰信号(如电源和地引人的噪声)。该系统设计提供了两种在A／D转换器的模拟信号输入端加入一个直流偏置的方法：第一种方法是南A／D转换器自带的CML信号提供，直流偏置同定；另一种方法是由R507、R513对模拟电源分压提供，直流偏置可根据需求修改。建议直流偏置等于AVDD／2。

电路中R500、R501、C482构成简易的抗混叠滤波器，具体数值可根据实际选用的中频频率计算。需要注意的是，该应用电路未给出退耦电容，在实际应用时需增必需的退耦电容。

AD6655通过MCU的SPI总线配置寄存器参数。AD6655采用片选信号(CSB)、串行通信时钟(SELK)、串行通信数据输出／输入端口实现系统控制(SDIO)。先将0x00寄存器配置为0x3C，再配置为0x18，实现对AD6655寄存器的软件复位；当无模拟信号接入时，若发现经过AD6655转换后数字信号不是0x2000，则需要配置0x10寄存器，用于补偿直流偏置误差直至满足要求；分别配置0x102、0x103、0x11D寄存器