MOS管数字集成电路基本逻辑单元设计PPT课件
合集下载
第七章MOS管模拟集成电路设计基础ppt课件
威尔逊电流镜正是
这样的结构。
NMOS威尔逊电流
镜的电路如右图所示。
提高输出电阻的基本
原理是在M1的源极接 有M2而形成的电流 串联负反馈。
图7.3.2 NMOS威尔逊电流镜
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
(3)自给基准电流的结构 如果在电流镜中的
参考电流就是一个恒流 (如右图所示) 那么，
整个电路中的相关支路 电流就获得了稳定不变 的基础。
图6-3-14
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
右图给出了 一种自给基准电 流的结构形式。M1、 M2、M3组成了一个 两输出支路的 NMOS电流镜，M4、 M5和M6组成了两输 出 支 路 的 PMOS 电 流 镜 。 M7 、 M8 和 R 所构成的“启动” 电路 。
4) 参考支路电流Ir 形成参考支路的电流的基本原理很简单，只要能够形成对
电源(NMOS电流镜)或对(PMOS电流镜)的通路即可。 (1)简单的电阻负载参考支路
图6-3-11
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
图6-3-18
严格执行突发事件上报制度、校外活 动报批 制度等 相关规 章制度 。做到 及时发 现、制 止、汇 报并处 理各类 违纪行 为或突 发事件 。
MOS管电路工作原理和详解优质PPT课件
回顾前面的例子，你找到它们的规律了吗？
小提示： MOS管中的寄生二极管方向是关键。
电路符号
小结：“MOS管用作开关时在电路中的连接方法”
NMOS管：
D极接输入； S极接输出。
PMOS管：
S极接输入； D极接输出。
输出端
S极
G极
N沟道
输入端
S极
G极
P沟道
D极
输入端
导通时
D极
输出端
导通时
电路符号
反证：
看看我们常见的NMOS管4816：
请注意：不论NMOS管还是PMOS管，上述PIN脚的确定方法都是一样的。
假如MOS管表面磨损，或是无法辨认PIN1的标记圆点，你可以用什么 方法确认PIN1脚，以及G极，D极和S极？ 拿出万用表，试试吧！
实物
再来看看相似的DFN封装MOS管：
外形上来看，DNF封装的MOS管仍旧有8个脚，但已经变成贴片形式， 节约了高度，散热性能更好些。 但其PIN脚极性还是一样排列。
实物
最后，3PIN脚的MOS管： （1）SOT-23
3
D
G
S
1
2
PIN1为G极；PIN2为S极；PIN3为D极。
图纸习惯
但请大家特别注意：主板上标示的PIN1与PIN2脚与此刚好颠倒了。
主板图纸上也是如此。 而且，似乎作为一种错误的习惯被保持了下来。
另外一种3PIN脚的MOS管： （2）TO-252
电路符号
19V
Adapter
BAT 12V
Q1 Q2 隔离
19V 3. 适配器+电池
问题：如果不用Q2隔离，同时插上适配器和电池会怎样？
现象是： 大电流。 当然这只有在维修稳压电源上才可以看到：电流直接达到 稳压电源的最大值6A以上，短路灯狂闪。
小提示： MOS管中的寄生二极管方向是关键。
电路符号
小结：“MOS管用作开关时在电路中的连接方法”
NMOS管：
D极接输入； S极接输出。
PMOS管：
S极接输入； D极接输出。
输出端
S极
G极
N沟道
输入端
S极
G极
P沟道
D极
输入端
导通时
D极
输出端
导通时
电路符号
反证：
看看我们常见的NMOS管4816：
请注意：不论NMOS管还是PMOS管，上述PIN脚的确定方法都是一样的。
假如MOS管表面磨损，或是无法辨认PIN1的标记圆点，你可以用什么 方法确认PIN1脚，以及G极，D极和S极？ 拿出万用表，试试吧！
实物
再来看看相似的DFN封装MOS管：
外形上来看，DNF封装的MOS管仍旧有8个脚，但已经变成贴片形式， 节约了高度，散热性能更好些。 但其PIN脚极性还是一样排列。
实物
最后，3PIN脚的MOS管： （1）SOT-23
3
D
G
S
1
2
PIN1为G极；PIN2为S极；PIN3为D极。
图纸习惯
但请大家特别注意：主板上标示的PIN1与PIN2脚与此刚好颠倒了。
主板图纸上也是如此。 而且，似乎作为一种错误的习惯被保持了下来。
另外一种3PIN脚的MOS管： （2）TO-252
电路符号
19V
Adapter
BAT 12V
Q1 Q2 隔离
19V 3. 适配器+电池
问题：如果不用Q2隔离，同时插上适配器和电池会怎样？
现象是： 大电流。 当然这只有在维修稳压电源上才可以看到：电流直接达到 稳压电源的最大值6A以上，短路灯狂闪。
第2章.4MOS逻辑门
G
S
T1
G VIH VIL vI SD G S
VDD D T2
vO VOH VOL
T1
图2-26 饱和型NMOS反相器
工作原理
• 当输入电压vI 为高电平，且 有vI＞VT1时，T1、T2管同时 导通，输出电压vO为两个管 子的导通电阻对VDD 的分压， 即vO=VDDRDS1/(RDS1+RDS2)。 • 为了保证在T1和T2同时导通 时满足RDS1 ＜＜RDS2 ，制造 时使T1T2在结构上有不同的 宽长比，即W1/L1 ＞＞W2/L2 。 所以vI 为高电平时，vO 为低 vI 电平。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
vO
F
vI输入低电平时
由于T1的截止电阻 远比T2的导通电 阻大得多，所以 vI 电源电压差不多 A 全部降落在工作 管T1的漏源之间， 使反相器输出高 电平VOH≈VDD。
VDD
S
G
T2(P)
D D T1(N) G S 图2-32 CMOS反相器
VDD
T3 F
ቤተ መጻሕፍቲ ባይዱ
T2 T1 图2-27 NMOS与非门
B
工作原理
• 当输 入A 、B 中有 一 个为低电平时，则串 联的两个工作管T1、 T2中必有一个截止， 则使电路输出为高电 平。 A • 电路的输出与输入之 间为与非逻辑关系， 即
VDD T3 F T2
F AB
B
T1
图2-27 NMOS与非门
VDD S T2(P) D vO T1(N) F
D
G S
图2-32 CMOS反相器
工作原理
《MOS管经典教程》课件
3 透彻理解MOS管的应用
探索MOS管在各个领域中的广泛应用，如集成电路、通信和功率放大等。
介绍MOS管
MOS管的结构
详细解释MOS管的结构组成，包 括栅极、源极和漏极。
MOS管的符号表示
介绍MOS管的符号表示法，包括 栅极、源极和漏极的表示方式。
MOS管的工作原理
详细解析MOS管的工作过程，涵 盖导通和截止两种状态。
MOS管的应用领域
1
集成பைடு நூலகம்路
讲解MOS管在集成电路中的应用，如逻辑门电路和存储器。
2
通信
探索MOS管在通信领域的应用，如放大器和调制解调器。
3
功率放大
介绍MOS管在功率放大电路中的重要作用，例如音频放大器和电源放大器。
结论与要点回顾
关键特性
总结MOS管的关键特性，如高电流驱动和低功耗。
实用应用
回顾MOS管的实用应用领域，如便携式设备和电子汽车。
未来趋势
展望MOS管的未来发展方向，如更小尺寸和更高性能。
《MOS管经典教程》PPT 课件
欢迎来到《MOS管经典教程》PPT课件！在这里，我们将深入探讨MOS管的精 髓，并分享关于MOS管的实用知识和应用领域。让我们一起开始探索吧！
课程目标
1 全面认识MOS管
了解MOS管的基本概念和特点，掌握其工作原理和应用场景。
2 掌握MOS管的性质
深入了解MOS管的电学特性，包括电流和电压关系等重要概念。
探索MOS管在各个领域中的广泛应用，如集成电路、通信和功率放大等。
介绍MOS管
MOS管的结构
详细解释MOS管的结构组成，包 括栅极、源极和漏极。
MOS管的符号表示
介绍MOS管的符号表示法，包括 栅极、源极和漏极的表示方式。
MOS管的工作原理
详细解析MOS管的工作过程，涵 盖导通和截止两种状态。
MOS管的应用领域
1
集成பைடு நூலகம்路
讲解MOS管在集成电路中的应用，如逻辑门电路和存储器。
2
通信
探索MOS管在通信领域的应用，如放大器和调制解调器。
3
功率放大
介绍MOS管在功率放大电路中的重要作用，例如音频放大器和电源放大器。
结论与要点回顾
关键特性
总结MOS管的关键特性，如高电流驱动和低功耗。
实用应用
回顾MOS管的实用应用领域，如便携式设备和电子汽车。
未来趋势
展望MOS管的未来发展方向，如更小尺寸和更高性能。
《MOS管经典教程》PPT 课件
欢迎来到《MOS管经典教程》PPT课件！在这里，我们将深入探讨MOS管的精 髓，并分享关于MOS管的实用知识和应用领域。让我们一起开始探索吧！
课程目标
1 全面认识MOS管
了解MOS管的基本概念和特点，掌握其工作原理和应用场景。
2 掌握MOS管的性质
深入了解MOS管的电学特性，包括电流和电压关系等重要概念。
《数字集成电路设计》PPT课件
② x和z值 在数字电路中，x代表不定值，z代表高阻值。 例如： 8’b1001xxxx 表示位宽8的二进制数第四位为不定值。
ⅱ. Parameter常数
在Verilog中，用parameter定义一个标识符代表一个常量，称为符 号常量。采用标识符代表一个常量可提高程序的可读性和可维护 性。其定义结构如下：
Verilog HDL程序模块包括模块名、输入输出端口说明、 内部信号说明、逻辑功能定义等几部分。
程序模板如下：
module <模块名>(<输入、输出模块列表>); /*端口描述*/ input <输入端口列表>; output <输出端口列表>;
/*内部信号说明*/ wire //nets型变量 reg //register变量 integer //常数
位运算是对两个操作数相应位进行运算操作数的位数是不变的而缩减运算时针对单个操作数先将操作数的第一位于第二位进行运算再将结果与第三位进行运算以此类推直到最后一位其结果是一个一位二进制数
数字集成电路设计
FPGA结构与设计流程
FPGA是英文Field Programmable Gate Array的缩写，即现场可编程门阵 列，是在PAL、GAL、EPLD等可编程器件的基础上进一步发展的产物。 它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，即 解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
wire[n:1] 变量名1，变量名2，……，变量名n；
ⅱ. register型变量
register型变量对应于具有状态保持作用的电路元件，如触发器，锁 存器等。它只有明确地赋值后才能对其他变量赋值，重新赋值前一 直保持原值。在设计中，此类变量必须放在块语句(always语句)中， 通过过程语句赋值。同一个register型变量只能在一个块语句中重复 赋值，而不能同时在多个块语句中重复赋值使用。register型变量包 括reg型和integer型。
门电路PPT
都加高电平3V时，两个二极管同时导通，使得输出Y为 3.7V，为高电平。
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
3.2.2 二极管与门
其输入输出及真值表如表 3.2.1和3.2.2所示
其输出Y和输入A、B是与的关系，
即
Y AB
表3.2.1
表3.2.2
A BY
A BY
0V 0V 0.7V 规定3V以上为“1” 0 0 0
0V 3V 0.7V
或门
与门
即Y=A+B，对偶式为YD＝
与非门
或非门
AB。正负逻辑的使用依个人 的习惯，但同一系统中采用
或非门
与非门
一种逻辑关系，本书采用
异或门
同或门
正逻辑
同或门
异或门
3.1 概述
3. 高低电平的实现
在数字电路中，输入输出
都是二值逻辑，其高低电平用
“0”和“1”表示。其高低电平
的获得是通过开关电路来实现，
兼容型（ FET ＋BJT ）
数字集成电路的基本逻辑单元是集成逻辑门，因 此本章先介绍CMOS和TTL数字集成逻辑门的结构、 工作原理
3.2 半导体二极管门电路
3.2.1半导体二极管的开关特性 1. 稳态开关特性 将图3.1.2中的开关用二极管代替，则可得到图 3.2.1所示的半导体二极管开关电路
符号如图3.3.1所示
D
D
BG
G
S
S
(a)标准符号
(b)简化符号
图3.3.1 增强型NMOS管的符号
3.3.1 MOS管的开关特性 NMOS共源极接法电路如图3.3.2（a）所示，输出特性 如(b)所示
图3.3.2 NMOS管共源极接法电路及其输出特性
3.3.1 MOS管(绝缘栅）的开关特性
第八章 数字集成电路基本单元及版图
§7.数字电路标准单元库设计简介
基本设计思想 用人工设计好的各种成熟的、优化的、 版图等高的单元电路，存储在一个单元数据 库中。根据用户的要求，把电路分成各个单 元的连接组合。通过调用单元库的这些单元， 以适当方式把它们排成几行，使芯片成长方 形，行间留出足够的空隙作为单元行间的连 线通道。利用EDA工具，根据已有的布局、 布线算法，可以自动布出用户所要求的IC。
TTL基本电路及版图实现
IC的版图设计已把电路与工艺融为一体，所以一般 较复杂的电路都是先设计实验电路（或单元电路）， 根据实验电路的测试结果获得有关电路功能和电路 参数的第一手资料。 掌握了这些资料，就可以根据元件的不同要求，在 设计中采取相应措施，保证电路达到设计目标。必 要时还要调整个别工艺或工艺参数。 当然设计出的版图要经过实践不断加以改进，一个 成熟的产品一般都要经过几次改版才行。
υ1
T3 Re2
负 载
v0 －
－
GND
TTL基本电路
（1）电路组成 该电路由三部分组成： 1）由双极型晶体管T1和电阻Rb1组成电路输入级。 2）由T2、Re2和Rc2组成中间驱动电路，将单端信号 υB2转换为双端信号υB3和υB4。 3）由T3、T4、Rc4和二级管D组成输出级。 （2）工作原理 输入为高电平时，输出为低电平。 输入为低电平时，输出为高电平。
CMOS反相器
瞬态特性
我们希望反相器的上升时间和下降时间近似相等，则 需要使PMOS管的沟道宽度必须加宽到NMOS管沟道 宽度的 n / p倍左右。 V (t)
i
+VDD 0 t Vo(t) +VDD 0.9VDD 0.1VDD 0
td tf tr
《MOS管教程》课件
利用两个或多个MOS管的 串并联，可以实现与逻辑 功能。
OR门
利用两个或多个MOS管的 串并联，可以实现或逻辑 功能。
NOT门
通过一个MOS管可以实现 非逻辑功能。
04
MOS管的驱动与保护
驱动电路
栅极驱动电路
提供合适的栅极电压，使MOS管正常工作。
源极驱动电路
控制源极的电压，使MOS管在正确的状态下工作。
音频放大
音频功率放大
利用MOS管的放大特性，可以用于音 频信号的功率放大，广泛应用于音响 设备中。
耳机驱动
音频信号处理
在音频信号处理电路中，MOS管可以 作为运算放大器或比较器使用，实现 音频信号的滤波、均衡等处理。
通过控制MOS管的导通和截止，可以 实现耳机的音量控制和音源切换。
数字逻辑门
AND门
漏极驱动电路
控制漏极的电流，使MOS管在合适的电流下工作。
保护电路
01
过流保护电路
当电流过大时，自动切断电源， 防止MOS管烧毁。
02
过压保护电路
03
欠压保护电路
当电压过高时，自动切断电源， 防止MOS管损坏。
当电压过低时，自动切断电源， 防止MOS管工作异常。
安全工作区
电压安全工作区
确保MOS管在正常工作电压范围内工作，避免过压或欠压。
预防措施
在电路设计时，应充分考虑导通电阻的影响，并留有一定的余量。
开关噪声
总结词
开关过程中产生的噪声
详细描述
MOS管在开关过程中会产生噪声，这种噪 声可能会对周围电路产生干扰。
解决方案
预防措施
采用低噪声的MOS管产品，并合理设计电 路布局和布线，减小电磁干扰。
OR门
利用两个或多个MOS管的 串并联，可以实现或逻辑 功能。
NOT门
通过一个MOS管可以实现 非逻辑功能。
04
MOS管的驱动与保护
驱动电路
栅极驱动电路
提供合适的栅极电压，使MOS管正常工作。
源极驱动电路
控制源极的电压，使MOS管在正确的状态下工作。
音频放大
音频功率放大
利用MOS管的放大特性，可以用于音 频信号的功率放大，广泛应用于音响 设备中。
耳机驱动
音频信号处理
在音频信号处理电路中，MOS管可以 作为运算放大器或比较器使用，实现 音频信号的滤波、均衡等处理。
通过控制MOS管的导通和截止，可以 实现耳机的音量控制和音源切换。
数字逻辑门
AND门
漏极驱动电路
控制漏极的电流，使MOS管在合适的电流下工作。
保护电路
01
过流保护电路
当电流过大时，自动切断电源， 防止MOS管烧毁。
02
过压保护电路
03
欠压保护电路
当电压过高时，自动切断电源， 防止MOS管损坏。
当电压过低时，自动切断电源， 防止MOS管工作异常。
安全工作区
电压安全工作区
确保MOS管在正常工作电压范围内工作，避免过压或欠压。
预防措施
在电路设计时，应充分考虑导通电阻的影响，并留有一定的余量。
开关噪声
总结词
开关过程中产生的噪声
详细描述
MOS管在开关过程中会产生噪声，这种噪 声可能会对周围电路产生干扰。
解决方案
预防措施
采用低噪声的MOS管产品，并合理设计电 路布局和布线，减小电磁干扰。
《数字电子技术基础》——集成逻辑门电路
（6）扇入扇出数。
扇入数：
--门电路输入端的个数，用NI表示。 扇出对数于：一个2输入的“或非”门，其扇入数NI＝2。
--门电路在正常工作时，
所能带同类门电路的最大数目， 它表示带负载能力。
&
IOH IIH
拉电流负载：（存在高电平下限值）。
&
N OH
I
（驱动门）
OH
I
（负载门）
IH
IIH &
...
2.2 TTL集成逻辑门电路
2.2.1 TTL与非门电路 2.2.2 TTL集电极开路门和三态门电路 2.2.3 TTL集成电路的系列产品
2.2.1 TTL与非门电路
输入级和输出级均采用晶体三极管，称为晶体三极 管-晶体三极管逻辑电路，简称TTL电路。
1.电路结构
R1
R2
R4 +UCC
A B
D1
T1 D2
T3
T2
D3
F
T4 R3
输入级 中间级 输出级
（1）输入级。
对输入变量实现“与”运算，
输入级相当于一个与门。
A
（2）中间级。
B D1
实现放大和倒相功能。向后级
提供两个相位相反的信号，分
别驱动T3、T4管。
（3）输出级。
R1 T1 D2
输入级
R2 T2
R3 中间级
R4 +UCC T3
D3 F
1.二极管的开关特性
（1）静态特性。
iD /mA
阳极
阴极
0.5 0.7 uD/V
(VT)
（a） 电路符号
（b）特性曲线
二极管当作开关来使用正是利用了二极管的单向导电性。
《MOS管教程》课件
MOS管作为交流大器的应用
MOS管可以构成交流放大电路和振 荡器，使其被广泛应用于音频放大 器等。
五、MOS管的实验
1
MOS管的基本性质实验
通过测量MOS管的输入输出特性曲线、阈值电压等实验，了解MOS管的基础特性。
2
MOS管的放大电路实验
通过组合特定的电路，观察MOS管的放大性能等实验，了解MOS管的放大性能。
MOS管与JFET管的比较
MOS管和JFET管都是场效应管，但 MOS管具有更高的输入阻抗、更低 的噪声和更小的功耗。
二、MOS管的工作原理
MOS管的导通状态和截 止状态
MOS管的导通状态由栅极电压 控制，截止状态则需要保证栅 极电压低于阈值电压。
MOS管阈值电压和阈值 电压调节
MOS管的阈值电压是使得漏电 流达到一定值时栅极电压的绝 对值。可以使用工艺调节阈值 电压。
《MOS管教程》PPT课件
MOS管是一种常用的电子元器件，本课件介绍MOS管的概述、工作原理、参 数特性、应用及实验等内容，帮助大家更好地理解和运用MOS管。
一、MOS管概述
MOS管的定极等 构成。
MOS管的分类
MOS管可以分为功率MOS管和信号 MOS管，以及N沟道、P沟道、增强 型、耗尽型等。
MOS管的应用前景广阔，市场前景可观，有着不可忽视的商业价值。
MOS管的反型和欧姆型 导电
如果引入P型衬底，则引起一个 反型道；未引入，则是欧姆型 导电。
三、MOS管的参数特性
1
MOS管的噪声和温度特性
2
MOS管存在热噪声和随机噪声，且其特性随
温度的变化而变化。
3
MOS管的零、一、二、三象限
零象限表示栅极源极电压为0，一、二、三 象限分别对应放大、正比例作用和反比例作 用。
数字集成电路基本单元
GND
图9.1 TTL反相器的基本电路
2019/5/12
2
VCC
Rb1 Rc2
Rc4
A
B
T1
C
T4
T2
D
A
L
B T3
C Re2
& L ABC
（a）
GND
（b）
图9.3 具有多发射极晶体管的3输入端与非门电路： （a）电路图，（b）符号
2019/5/12
3
VCC
R1A
R2
R1B
A
T1A
T2A T2B
a常规逻辑门结构b带传输门结构三态门202037三态门版图202037驱动电路的结构示意图202037驱动电路版图20203793数字电路标准单元库设计标准单元设计流程图转换拓扑图为掩模版版图逻辑模拟时序模拟功能定义与说明用户设计逻辑图逻辑图输入布局布线提取布线寄生参数逻辑模拟时序模拟芯片制造生成测试向量单元逻辑符号库单元电路功能库单元版图库工艺电学参数单元拓扑库设计者或高级综合设计系统标准单元设计系统生产厂家202037库单元设计标准单元库中的单元电路是多样化的通常包含上百种单元电路每种单元的描述内容都包括
2019/5/12
9
转移特性（续）
整个工作区可以分为五个区域来讨论：
1. A区：0 Vi Vtn
NMOS截止 Idsn = 0
PMOS导通 Vdsn = Vdd Vdsp = 0
等效电路如右图所示。
2019/5/12
1
转移特性（续）
2. B区： Vtn Vi ½ Vdd NMOS导通，处于饱和区，等效于一个电流源：
2019/5/12
5
注意2：
NMOS的源极接地， 漏极接高电位； PMOS的源极接Vdd， 漏极接低电位。
集成电路设计ppt
第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计
第五章 MOS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.
[4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002.
[5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版
第六章 MOS管数字集成电路子系统设计 6.1 引言 6.2 加法器 6.3 乘法器 6.4 存储器
6.5 PLA 第七章 MOS管模拟集成电路设计基础
7.1 引言 7.2 MOS管模拟集成电路中的基本元器件 7.3 MOS模拟集成电路基本单元电路 7.4 MOS管集成运算放大器和比较器 7. 5 MOS管模拟集成电路版图设计 第八章 集成电路的测试与可测性设计
1.2 集成电路的发展
1、描述集成电路工艺技术水平的五个技术指标 （1）集成度（Integration Level）
集成度是以一个IC芯片所包含的元件（晶体管或门/数）来 衡量（包括有源和无源元件）。随着集成度的提高，使IC及使用 IC的电子设备的功能增强、速度和可靠性提高、功耗降低、体积 和重量减小、产品成本下降，从而提高了性能/价格比，不断扩 大其应用领域，因此集成度是IC技术进步的标志。为了提高集成 度采取了增大芯片面积、缩小器件特征尺寸、改进电路及结构设 计等措施。为节省芯片面积普遍采用了多层布线结构。硅晶片集 成（Wafer Scale Integration -WSI)和三维集成技术也正在研 究开发。从电子系统的角度来看，集成度的提高使IC进入系统集 成或片上系统（SoC）的时代。
数电-数字逻辑基础幻灯片PPT
2.复合逻辑运算 在逻辑代数中，由基本的与、或、非逻辑运算可以实现多种复合逻辑运算。
A
B & Y1 A•B
A
A
B
Y1
B
Y1
A B
≥1
Y2 AB
A B
+ Y2
A B
Y2
A 1 Y3 A
A
Y3
A
Y3
(a)国际符号
(b)曾用符号 (c)美国符号
A B
&
Y4 A • B
A B
A B
≥ 1 Y5 A B
A
&
A
F
F
B
B
(a)
(b)
OC门逻辑符号
(a) 国际符号；
(b) 惯用符号
OC门除了可以“线与”连接外，还可以用来驱动感性负载或实现电平转换。 例如，在图的电路中，EC=10V时，F的输出高电平就从3.6V变成了10V。
＋ EC
& A
F B
& C D
OC门的线与电路
（3）三态门
三态门也称TS门(Three State Gate)， 是在TTL逻辑电路的基础上增加一个 使能端EN而得到的。当EN=0时，TTL与非门不受影响，仍然实现与非门功 能；当EN=1时，TTL与非门的V4、V5将同时截止，使逻辑门输出处于高阻 状态。因此，三态门除了具有普通逻辑门的高电平（逻辑1）和低电平（ 逻辑0）两种状态之外，还有第三种状态——高阻抗状态，也称开路状态 或Z状态。三态门的逻辑符号和真值表分别如图1－6和表1－5所示。国际 符号中的倒三角形“▽”表示逻辑门是三态输出，EN为“使能”限定符 ，输入端的小圆圈表示低电平有效(有的三态门也可能没有小圆圈，说明 EN是高电平有效)。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
2学时 4学时 6学时 6学时
4学时 4学时 6学时 4学时 36学时
6
参考文献
[1] 王志功，景为平，孙玲.集成电路设计技术与工具. 南京： 东南大学出版社，2007年7月（国家级规划教材）.
[2]（美）R.Jacob Baker, Harry W. Li, David E. Boyce. CMOS Circuit Design, Layout and Simulation. 北京： 机械工业出版社，2006.
社，2004年5月（21世纪高等学校电子信息类教材）.
7
第五章 MOS管数字集成电路基本逻辑单元设计
5.1 NMOS管逻辑电路
NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。 由于这种器件具有较小的几何尺寸，适合于制造大规 模集成电路。此外，由于NMOS集成电路的结构简单， 易 于 使 用 CAD 技 术 进 行 设 计 。 与 CMOS 电 路 类 似,NMOS电路中同样不使用难于制造的电阻。NMOS 逻辑电路的基本结构特点在于，工作管常用增强型器 件，而负载管可以是增强型也可以是耗尽型。
____
F AB
10
5.1.2 NMOS管或非门
（a）电路
（b）逻辑功能表 （c）逻辑符号 图5.1.2 二输入或非门
11
5.1.3 NMOS逻辑电路设计 利用NMOS工作管器件串联实现“与”，并联实现
“或”的结构特点，可以实现复杂功能的逻辑电路。如 图5.1.3（a）所示，NMOS工作管M1和M2串联，M3 和M4串联，然后它们再并联，实现与或非的逻辑功能， 而在图5.1.3（b），NMOS工作管M1和M2并联，M3 和M4并联，然后它们再串联，实现或与非的逻辑功能。
17
图5.2.3 CMOS逻辑电路结构
18
2、例子
__________
例1、设计静态CMOS逻辑电路，其功能为 FABC
设计步骤如下， （1）设计NMOS下拉管结构，根据串联实现“与” 关系，并联实现“或”关系的结构特点，如图5.2.4所 示，可得到图5.2.5所示的NMOS下拉管电路；
集成电路设计导论
梁竹关
云南大学信息学院电子工程系
1
第一部分 理论课
第一章 绪言
1．1 集成电路的发展
1．2 集成电路分类
1．3 集成电路设计
第二章 MOS晶体管
2．1 MOS晶体管结构
2．2 MOS晶体管工作原理
2．3 MOS晶体管的电流电压关系
2．4 MOS晶体管主要特性参数
2．5 MOS晶体管的SPICE模型
5
Hale Waihona Puke 章次第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章
教学进度表
题目
绪言 MOS晶体管 MOS管反相器 半导体集成电路基本加工工艺与设计规则 MOS管数字集成电路基本逻辑单元设计 MOS管数字集成电路子系统设计 MOS管模拟集成电路设计基础 集成电路的测试与可测性设计 总计
教学时 数
7.1 引言
7.2 MOS管模拟集成电路中的基本元器件
7.3 MOS模拟集成电路基本单元
7.4 MOS管模拟集成电路版图设计
第八章 集成电路的测试与可测性设计
8.1 引言
8.2 模拟集成电路测试
8.3 数字集成电路测试
8.4 数字集成电路的可测性测试
4
第二部分 实验课 1、数字集成电路 （1）不同负载反相器的仿真比较； （2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.
[4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002.
[5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版
5.1 NMOS管逻辑电路
5.2 静态CMOS逻辑电路
5.3 MOS管改进型逻辑电路
5.4 MOS管传输逻辑电路
5.5 触发器
5.6 移位寄存器
5.7 输入输出（I/O）单元
3
第六章 MOS管数字集成电路子系统设计
6.1 引言
6.2 加法器
6.3 乘法器
6.4 存储器
6.5 PLA
第七章 MOS管模拟集成电路设计基础
12
_____________
_____________________
（a）FABCD （b）F(AB)(CD)
图5.1.3 NMOS逻辑电路
13
_____________
FABCD
_____________________
F(AB)(CD) 14
5.2 静态CMOS逻辑电路 5.2.1 静态CMOS与非门
第三章 MOS管反相器
3．1 引言
3．2 NMOS管反相器
3．3 CMOS反相器
3．4 动态反相器
3．5 延迟
3．6 功耗
2
第四章 半导体集成电路基本加工工艺与设计规则
4.1 引言
4.2 集成电路基本加工工艺
4.3 CMOS工艺流程
4.4 设计规则
4.5 CMOS反相器的闩锁效应
4.6 版图设计
第五章 MOS管数字集成电路基本逻辑单元设计
（a）电路图
（b）棍图
图5.2.1 二输入与非门 15
5.2.2 静态CMOS或非门
（a）电路图
（b）棍图
图5.2.2 二输入或非门
16
5．2．2 静态CMOS逻辑电路设计 1、静态CMOS逻辑电路结构特点
根据前面分析可知，CMOS逻辑电路结构具有一定 的规则，如图5.2.3所示，
（1）利用反相器电路结构的形式； （2）安排NMOS下拉管串联实现“与”，而NMOS 下 拉管并联实现“或”； （3）设计相应的互补PMOS上拉管。
8
5.1.1 NMOS管与非门
（a）电路
（b）逻辑功能 号
（ c）逻辑符
图5.1.1 二输入与非门
9
二输入与非门的电路结构如图5.1.1（a）所示， 工作管是两只串联的增强型NMOS晶体管M1和M2， 而负载管是耗尽型NMOS晶体管M3。输入信号分别 从两只NMOS晶体管M1和M2的栅极上引入，而输出 从NMOS晶体管M1的漏极上引出。只要有一个输入 端为低电平，输出将为高电平，如图5.1.1（b）所示， 所以它实现与非门的逻辑功能，即：
4学时 4学时 6学时 4学时 36学时
6
参考文献
[1] 王志功，景为平，孙玲.集成电路设计技术与工具. 南京： 东南大学出版社，2007年7月（国家级规划教材）.
[2]（美）R.Jacob Baker, Harry W. Li, David E. Boyce. CMOS Circuit Design, Layout and Simulation. 北京： 机械工业出版社，2006.
社，2004年5月（21世纪高等学校电子信息类教材）.
7
第五章 MOS管数字集成电路基本逻辑单元设计
5.1 NMOS管逻辑电路
NMOS逻辑门电路是全部由Ｎ沟道MOSFET构成。 由于这种器件具有较小的几何尺寸，适合于制造大规 模集成电路。此外，由于NMOS集成电路的结构简单， 易 于 使 用 CAD 技 术 进 行 设 计 。 与 CMOS 电 路 类 似,NMOS电路中同样不使用难于制造的电阻。NMOS 逻辑电路的基本结构特点在于，工作管常用增强型器 件，而负载管可以是增强型也可以是耗尽型。
____
F AB
10
5.1.2 NMOS管或非门
（a）电路
（b）逻辑功能表 （c）逻辑符号 图5.1.2 二输入或非门
11
5.1.3 NMOS逻辑电路设计 利用NMOS工作管器件串联实现“与”，并联实现
“或”的结构特点，可以实现复杂功能的逻辑电路。如 图5.1.3（a）所示，NMOS工作管M1和M2串联，M3 和M4串联，然后它们再并联，实现与或非的逻辑功能， 而在图5.1.3（b），NMOS工作管M1和M2并联，M3 和M4并联，然后它们再串联，实现或与非的逻辑功能。
17
图5.2.3 CMOS逻辑电路结构
18
2、例子
__________
例1、设计静态CMOS逻辑电路，其功能为 FABC
设计步骤如下， （1）设计NMOS下拉管结构，根据串联实现“与” 关系，并联实现“或”关系的结构特点，如图5.2.4所 示，可得到图5.2.5所示的NMOS下拉管电路；
集成电路设计导论
梁竹关
云南大学信息学院电子工程系
1
第一部分 理论课
第一章 绪言
1．1 集成电路的发展
1．2 集成电路分类
1．3 集成电路设计
第二章 MOS晶体管
2．1 MOS晶体管结构
2．2 MOS晶体管工作原理
2．3 MOS晶体管的电流电压关系
2．4 MOS晶体管主要特性参数
2．5 MOS晶体管的SPICE模型
5
Hale Waihona Puke 章次第一章 第二章 第三章 第四章 第五章 第六章 第七章 第八章
教学进度表
题目
绪言 MOS晶体管 MOS管反相器 半导体集成电路基本加工工艺与设计规则 MOS管数字集成电路基本逻辑单元设计 MOS管数字集成电路子系统设计 MOS管模拟集成电路设计基础 集成电路的测试与可测性设计 总计
教学时 数
7.1 引言
7.2 MOS管模拟集成电路中的基本元器件
7.3 MOS模拟集成电路基本单元
7.4 MOS管模拟集成电路版图设计
第八章 集成电路的测试与可测性设计
8.1 引言
8.2 模拟集成电路测试
8.3 数字集成电路测试
8.4 数字集成电路的可测性测试
4
第二部分 实验课 1、数字集成电路 （1）不同负载反相器的仿真比较； （2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。
[3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006.
[4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002.
[5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版
5.1 NMOS管逻辑电路
5.2 静态CMOS逻辑电路
5.3 MOS管改进型逻辑电路
5.4 MOS管传输逻辑电路
5.5 触发器
5.6 移位寄存器
5.7 输入输出（I/O）单元
3
第六章 MOS管数字集成电路子系统设计
6.1 引言
6.2 加法器
6.3 乘法器
6.4 存储器
6.5 PLA
第七章 MOS管模拟集成电路设计基础
12
_____________
_____________________
（a）FABCD （b）F(AB)(CD)
图5.1.3 NMOS逻辑电路
13
_____________
FABCD
_____________________
F(AB)(CD) 14
5.2 静态CMOS逻辑电路 5.2.1 静态CMOS与非门
第三章 MOS管反相器
3．1 引言
3．2 NMOS管反相器
3．3 CMOS反相器
3．4 动态反相器
3．5 延迟
3．6 功耗
2
第四章 半导体集成电路基本加工工艺与设计规则
4.1 引言
4.2 集成电路基本加工工艺
4.3 CMOS工艺流程
4.4 设计规则
4.5 CMOS反相器的闩锁效应
4.6 版图设计
第五章 MOS管数字集成电路基本逻辑单元设计
（a）电路图
（b）棍图
图5.2.1 二输入与非门 15
5.2.2 静态CMOS或非门
（a）电路图
（b）棍图
图5.2.2 二输入或非门
16
5．2．2 静态CMOS逻辑电路设计 1、静态CMOS逻辑电路结构特点
根据前面分析可知，CMOS逻辑电路结构具有一定 的规则，如图5.2.3所示，
（1）利用反相器电路结构的形式； （2）安排NMOS下拉管串联实现“与”，而NMOS 下 拉管并联实现“或”； （3）设计相应的互补PMOS上拉管。
8
5.1.1 NMOS管与非门
（a）电路
（b）逻辑功能 号
（ c）逻辑符
图5.1.1 二输入与非门
9
二输入与非门的电路结构如图5.1.1（a）所示， 工作管是两只串联的增强型NMOS晶体管M1和M2， 而负载管是耗尽型NMOS晶体管M3。输入信号分别 从两只NMOS晶体管M1和M2的栅极上引入，而输出 从NMOS晶体管M1的漏极上引出。只要有一个输入 端为低电平，输出将为高电平，如图5.1.1（b）所示， 所以它实现与非门的逻辑功能，即：