基于CPLD的半整数分频器的设计

目录

引言 (3)

1绪论 (4)

2系统设计方案 (5)

2.1设计方案比较 (5)

2.1.1分频器的设计 (5)

2.1.2控制输入装置的设计 (5)

2.2 设计方案框图 (6)

3系统设计实现 (7)

3.1分频器部分 (7)

3.1.1设计思路 (7)

3.1.2设计实现 (8)

3.1.3仿真分析 (10)

3.2输入控制部分 (11)

3.2.1设计思路 (11)

3.2.2设计实现 (11)

3.2.3仿真波形 (23)

3.3分频显示部分 (24)

3.3.1设计思路 (24)

3.3.2设计实现 (26)

3.3.3仿真分析 (33)

3.3.4所需要改进之处 (36)

3.4各部分整合 (37)

4系统设计验证 (39)

4.1适配分析结果 (39)

4.2硬件运行 (39)

5软硬件平台的介绍 (44)

5.1软件平台 (44)

5.1.1MAX+PLUS Ⅱ开发工具 (44)

5.1.2MAX+PLUS Ⅱ的设计方法 (45)

5.2 硬件平台 (46)

5.2.1硬件原理 (46)

5.2.2引脚规定 (48)

5.2.3使用方法 (49)

6小数分频技术的拓展 (51)

结束语 (54)

致谢 (55)

附录 (56)

A开题报告 (56)

B中期报告 (59)

C英文资料与中文翻译 (62)

引言

随着计算机与微电子技术的发展，电子设计自动化EDA技术和可编程逻辑器件PLD的发展都非常迅速，能否熟练地利用EDA软件进行PLD器件开发已成为电子工程师必须掌握的基本技能。过去传统的设计方法采用标准通用器件和其他元件对电路板进行设计，由于系统所需的元件的种类和数量很多，连线复杂，因而体积大、功耗大、可靠性差。而先进的EDA工具使传统的“自下而上”的设计方法已经变为“自顶向下”的设计方法，以硬件描述语言HDL来描述系统级设计，利用计算机对系统进行方案设计和功能划分，并支持系统仿真和高层综合，关键电路可使用ASIC来实现，因而使系统的体积、重量减少，功耗降低，具有高性能、高可靠性和高保密性等优点。ASIC的设计与制造，电子工程师在实验室就可以完成，这都得益于PLD器件的出现及功能强大的EDA软件的支持。现在应用最广泛的高密度PLD器件主要是现场可编程门阵列FPGA和复杂可编程逻辑器件CPLD。

CPLD（复杂可编程逻辑器件）和FPGA（现场可编程门阵列）都是可编程逻辑器件，它们是在PAL、GAL等逻辑器件基础上发展起来的。同以往的PAL、GAL相比，FPGA/CPLD的规模比较大，适合于时序、组合等逻辑电路的应用。它可以替代几十甚至上百块通用IC芯片。这种芯片具有可编程和实现方案容易改动等特点。它具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及实时在检验等优点。因此，可广泛应用于产品的原理设计和产品生产之中。几乎所有应用门阵列、PLD和中小规模通用数字集成电路的场合均可应用FPGA和CPLD器件。

在现代电子系统中，数字系统所占的比例越来越大。今天，发达国家电路设计已广泛采用先进的EDA技术，而传统的设计方法仍在我国电子产业领域占有主要地位，但电子设计自动化和可编程逻辑器件PLD的发展十分迅猛。当今，世界电子系统发展的越势是数字化和集成化，而CPLD/FPGA作为可编程ASIC 器件，它将在数字逻辑系统中发挥越来越重要的作用。

1绪论

本论文介绍的是基于CPLD的半整数分频器的设计。针对半整数分频器部分、输入控制部分、输出显示部分等模块，利用Atera公司的CPLD开发软件MAX+PLUS II和西安工业学院电信学院EDA实验室的可编程逻辑器件实验套件作为软硬件平台来实现其功能。本次设计的并不是仅仅局限在设计一个半整数分频器而已，则是通过对半整数分频器设计来进一步掌握数字电路和CPLD（复杂可编程逻辑器件）的设计方法，和VHDL语言编程的技巧。通过这次设计，以便积累更多的电子设计的经验，来指导以后的工作实践。

本人进行的工作主要有以下几点：

1．系统软硬件环境：在进行系统设计初期，首先对MAX+PLUS II进行了解，并学习了如何使用文本、图形和波形等输入方法来这个开发工具如何进行设计，仿真、编译和下载。熟悉使用Atmel的两个软件“Atmel ISP”和“Pof2Jed ”

的使用方法。熟悉可编程逻辑器件实验套件的调试方法，了解Atera公司的CPLD的芯片MAX7000系列和Atmel公司的CPLD的芯片ATF15XX系列一些性能特点。

2．学习VHDL语言：通过对以前所学课程的复习，以及查找一些资料。熟练掌握VHDL语言的基本方法和设计技巧。同时完成个部分的设计。

3．拟定方案，进行分析：在设计前，拟定多套方案，进行可行性分析，选出简便易行，输出精度最高的一个，最终作为本设计的方案。

4．就已确定的方案，开始进行个模块的设计，然后，进行仿真。检查错误，直至无误位置。并考虑何如改进，直至最佳位置。最后，进行下载实验。如还有问题，再进行修改，直至能进行所有功能的展示。

2系统设计方案

在数字逻辑电路设计中，分频器是一种基本电路。通常用来对某个给定频率进行分频，以得到所需的频率。整数分频器的实现非常简单，可采用标准的计数器，也可以采用可编程逻辑器件设计实现。但在某些场合下，时钟源与所需的频率不成整数倍关系，此时可采用半整数分频器进行分频。比如：分频系数为2.5、3.5、7.5等。本次设计制作的是一个半整数分频器。要求半整数分频器的分频系数在一定范围(有多个挡位)内能够进行控制,且要工作性能良好、求控制方便、能直观地显示当时工作状态。

2.1设计方案比较

2.1.1分频器的设计

方案一: 采用VHDL语言编程的方法。设计一个积分分频器，该分频器的分频系数可为非整数。该方法主要是对输出信号的单位时间内的脉冲个数进行变化。如原信号每单位时间内有10个脉冲,输出有4个脉冲的话。等效于原频率进行了2.5分频(10/4=2.5)。但是,此种方法输出的脉冲波形是不均匀的,且分频系数很难控制。

方案二:采用VHDL语言编程和电路电图形编译结合的方法。使用锁相式频率合成的方法。用异或门、可变模计数器、D触发器组成通用半整数分频器基本电路。可变模计数器的设计采用VHDL语言编程。该方法实现电路比较简单、易于工作状况稳定且输出精度高。本方案是最佳方案。

2.1.2控制输入装置的设计

方案一:直接使用拨码开关来控制分频系数。方法比较简单、稳定性好,但是由于拨码开关的体积较小,不宜进行手工反复操作.

方案二: 使用扫描键盘的方法. 方法易于手工操作、稳定性好,但是比较适合矩阵键盘(如4×4键盘)，而本次使用的一行8个琴键。采用本方法就显得大材小用,同时编译程序过于复杂,发现问题不易改正。