数字电子钟设计论文123.

题目名称：简易数字电子钟的设计摘要：本数字电子钟电路系统采用中小规模的74LS系列（双列直插式）组件实现所选定的电路, 由秒信号发生器（采用555构成的多谐振荡器）﹑“时﹑分﹑秒”计数器（采用十进制74LS90）﹑译码器（采用74LS47）及显示器（采用共阳极八段数码管配合显示译码器74LS47来显示计数器输出的数字）﹑校时电路（采用74LS00﹑74LS02﹑74LS08）组成。

最后用电路仿真软件Proteus绘制出数字电子钟的完整电路图，并进行仿真﹑验证它的工作状态是否正常,以实现要求的功能电路。

关键词：数字电子钟秒脉冲发生器计时器显示电路译码器Abstract The paper syste matically poses how to utilize medium and small scale 74LS serious (double- row p lug in)component to realize the selected circuit. Each unit was designed and the overall adjustment was perfo- rmed。

At last through software platform named “Proteus”， electronic digital clock logic circuit is designed out. On thep latform, the working state of the digital clock is simulated and validated. The function of the login circuit is achieved.key words digital electronics-digital clock； second signal impulse；number counter； LED indicator ； decipherer目录一设计任务与要求 (1)1.设计任务 (1)2.设计要求 (1)二方案设计与论证 (1)1．秒脉冲发生器的设计 (1)方案一：用石英晶体振荡器+分频电路构成秒信号电路 (1)方案二：用555构成多谐振荡器 (3)2.电子钟整体电路设计 (4)方案一：用AT89S51单片机控制的电子钟 (4)方案二：用计数器实现的数字电子钟 (5)三单元电路设计与参数计算 (6)四安装与调试 (9)五性能测试与分析（软件设计与调试） (9)六论与心得 (9)参考文献： (10)附录： (10)附1：元器件清单： (10)附2：总原理图 (11)附3：元器件的引脚说明图 (12)一. 设计任务与要求1．设计任务要求由所学的数字电路知识以及查阅有关资料设计并制作出一台数字电子钟。

而且要完成电路的装配和调试。

2．设计要求(1)采用八段数码管，显示范围0分00秒——23时59分59秒。

(2)提出至少两种设计实现方案，并优选方案进行设计。

(3)详细说明设计方案，并计算元件参数。

包括选择的依据和原理，参数确定的依据。

(4) 当电路发生走时误差时，要求电路具有校时功能。

(5) 自己独立完成设计，并能发现问题解决问题。

(6) 撰写设计报告：写出设计过程，附上有关资料和图纸，写上心得体会。

二．方案设计与论证设计要求我们运用所学的数字电路知识以及查阅有关资料设计并制作一台数字电子钟，而且要完成电路的装配和调试。

首先对于电子钟，第一个要解决的问题就是秒脉冲发生电路，秒脉冲发生电路是数字钟的核心部分,它的精度和稳定度直接决定了数字钟的质量，因此我们既可以采用石英晶体振荡器和分频器的组合电路来实现，也可以采用我们所学的运用555构成多谐振荡器来实现；其次就是实现对秒脉冲的计数，对于计数我们可以用单片机来实现，也可以运用我们所学的计数器的知识来解决。

对于数字钟必须有一个显示时间的，我们可以采用八段数码管来实现显示功能。

1.秒脉冲发生器的设计方案一：用石英晶体振荡器+分频电路构成秒信号电路为了提高秒信号准确性和稳定性,利用石英晶体来构成振荡电路。

由于石英晶体的选频特性非常好,只有某一频率点的信号可以通过它,其它频率段的信号均会被它所衰减,而且,振荡信号的频率与振荡电路中的R、C元件的数值无关。

因此, 这种振荡电路输出的是准确度极高的信号。

然后再利用分频电路,将其输出信号转变为秒信号, 其组成框图如图1：图1 电路构成框图其中,晶体振荡电路采用图2所示电路。

利用两个与非门自我反馈,使它们工作在线性状态;然后利用石英晶体JU 来控制振荡频率,同时用C1 作电容间耦合, 两与非输入输出间电阻R 1、R 2 作为负反馈元件、电容C2 防止寄生振荡。

在输出端得到较稳定的4MHZ 脉冲信号。

如图2：图2 用晶振构成的石英晶体振荡电路由于石英晶体振荡产生频率很高为4MHz, 而电子钟需要秒脉冲, 可采用分频电路实现, 具体电路如图3 所示。

先经过1 次四分颁, 再经过6 次十分频, 最后得到秒脉冲信号。

图3 分频电路这里采用74LS161作为四分频、将74LS161QC 连接于74LS192,增计数CPV 端。

用74L S192作为十分频,将74LS161四分频信号加74LS1925脚CP V ,将进位信号C 0连接下一片74LS192的CP V ,完成十分频,最后输出1HZ 的秒脉冲给计数电路。

方案二：用555构成多谐振荡器如图4(a)所示，由555定时器和外接元件R 1、R 2、C 构成多谐振荡器，脚2与脚6直接相连。

电路没有稳态，仅存在两个暂稳态，电路亦不需要外加触发信号，利用电源通过R 1、R 2向C 充电，以及C 通过R 2向放电端 C t 放电，使电路产生振荡。

电容C 在CC V 31和CC V 32之间充电和放电，其波形如图4(b)所示。

输出信号的时间参数是 T ＝t w1＋t w2， t w1＝0.7(R 1＋R 2)C ， t w2＝0.7R 2C555电路要求R 1 与R 2 均应大于或等于1K Ω ，但R 1＋R 2应小于或等于3.3M Ω。

外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力。

（a ） （b ）图4 多谐振荡器在此，我们将电路进行了进一步的改进，将上图中的R1和R2合并为一个100K Ω的电位器，通过调节电位器可以得到相对比较稳定并且精确地秒脉冲信号，提供给秒计数器使用。

将图中电阻R1﹑R2关系式，电容C 元件的参数代入上式，要使脉冲周期为T=1s ，计算得：R1≈57.14K Ω。

两种方案的比较：方案一中的振荡电路输出的是准确度极高的信号，然后再利用分频电路, 将其输出信号转变为秒信号, 石英晶体振荡器有频率精确、振荡稳定、温度系数小等特点，而且晶振频率越高，产生的秒脉冲越稳定，可以满足电子钟走时的准确性的要求；方案二中的555多谐振荡器外部元件的稳定性决定了多谐振荡器的稳定性，555定时器配以少量的元件即可获得较高精度的振荡频率和具有较强的功率输出能力，因此也可以满足电子钟走时的准确性的要求。

但是由于方案一的成本比较高，对石英晶振的要求较高，再加上引入了分频电路，增加了电路的复杂性；而方案二的成本相对来说低得多，对元器件的要求也不是很高，电路实现起来相当容易，也可以得到较高精度的振荡频率。

因此，相比之下，我们就采用了方案二：用555构成多谐振荡器，产生秒脉冲信号，供给计数电路使用。

2.电子钟整体电路设计方案一：用AT89S51单片机控制的电子钟系统由单片机AT89S51 为主控制器，单片机不断读取实时钟DS1643 提供的时间，送LED 显示。

当达到设定的报时时间时，则控制喇叭发声。

当有按键按下时，单片机转而处理按键。

整个系统的电源由5V 电池提供，以便于携带。

系统总体结构如图1所示，所设计的电子钟目标为实现以下功能：①24小时制时间显示；②可随时进行时间校对；③整点报时；④闹钟功能。

图5 硬件原理框图AT89S51单片机是一款低功耗，高性能CMOS8位单片机，片内含4KB在线可编程（ISP)的可反复擦写1000次的Flash只读程序存储器，器件采用高密度、非易失性存储技术制造，兼容标准MCS- 51指令系统及80C51引脚结构。

AT89S51具有如下特点：为适应不同的产品需求，采用PDIP、TQFP、PLCC 三种封装形式，本系统采用双列直接PDIP封装形式，4KB Flash片内程序存储器，128B的随机存取数据存储器，32个外部双向输入/输出（I/O）口，5个中断优先级，2层中断嵌套中断，2个16位可编程定时计数器，2个全双工串行通信口，看门狗（WDT）电路，片内时钟振荡器。

此外，AT89S51设计和配置了振荡频率可为0Hz并可通过软件设置省电模式。

空闲模式下，CPU 暂停工作，而RAM定时计数器，串行口，外中断系统可继续工作，掉电模式冻结振荡器而保存RAM的数据，停止芯片其它功能直至外中断激活或硬件复位。

DS1643是带有全功能实时时钟的8k×8非易失性SRAM，能以字节为单位进行存取，主要特点如下：集成了非易失性SRAM、实时时钟、晶振、电源掉电控制电路和锂电池电源，时钟寄存器位于RAM最高8个字节。

方案二：用计数器实现的数字电子钟数字电子钟电路系统由秒脉冲发生器，“时﹑分﹑秒”计数器﹑译码器及显示器，校时电路组成。

秒脉冲信号发生器是整个系统的时基信号，它直接决定计时系统的精度，一般采用石英晶体振荡器加分频器来实现。

将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。

“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“是计数器”。

“时计数器”采用24进制计数器，可实现对一天24小时的累计。

译码显示电路将“时”﹑“分”﹑“秒”计数器的输出状态送入八段数码管，通过三个两位LED八段显示器显示出来。

校时电路用来对“时”﹑“分”显示数字进行校对调整。

如图6所示：1HZ秒脉冲图6 数字电子钟原理框图两种方案的比较：方案一采用AT89S51单片机为主控芯片，配合实时钟集成电路芯片DS1643，实现了时间、日期显示、修改及报时功能，且具备掉电情况下时间信息继续保持的功能。

DS1643 计时功能强大，与单片机的接口简单，使用方便，能很好地满足各种计时定时的需求；但是在设计的过程中还要编写程序，多少给设计带来了一些困难，同时对单片机的了解也不是很深。

方案二中数字电子钟由秒脉冲信号发生电路、“时﹑分﹑秒”计数器﹑译码器及显示器，校时电路组成，综合运用了我们所学的数字电子技术知识，设计和制作起来比较得心应手，同样也能满足电子钟走时的准确性的要求。