(完整版)数字电路与逻辑设计试题与答案
数字电路与逻辑设计试题及答案
《数字电路与逻辑设计》试题1参考答案一．填空题(10)1．2048 ×8位的RAM有10根地址线，8根数据线。
2．二进制数A=(1011010）2，B=(101111）2，求：A＋B＝(10001001)2；A一B＝( 101011 )23．时序逻辑电路的输出不仅取决于电路．输入信号的状态，而且还与电路原来的状态有关。
4．二硅极管具有单向导通的特性，它的正向导通电压为0.7V。
5．n变量的逻辑函数有2n个最小项，任意两个最小项的乘积为0。
二．选择题(10)1．当晶体三极管b时处于导通状态。
a.发射结和集电结均属于反向偏置；b.发射结正向偏置，集电结反向偏置；c.发射结和集电给均属于正向偏置2．与晶体三极管相比，MOS管具有的特点是a,c,d。
a.输入电阻高；b.受温度影响大；c.便于集成；d.电压控制元件；e.极间电容影响小3．欲将二进制代码翻译成输出信号选用b，欲将输入信号编成二进制代码选用a，欲将数字系统中多条传输线上的不同数字信号按需要选择一个送到公共数据线上选用c，欲实现两个相同位二进制数和低位进位数的相加运算选用e。
a.编码器；b.译码器；c.多路选择器；d.数值比较器；e.加法器；f.触发器；ｇ.计数器；h.寄存器4．在逻辑函数的卡诺图化简中，若被合并(画圈所包含)的最小项个数越多，则说明化简后c。
a.乘积项个数越少；b.实现该功能的门电路少；c.该乘积项含因子少5．逻辑函数Y=A B C+A+B+C的最简与或形式为1。
a. 已是最简与或形式；b. 0 ；c. 1 ；d. B+C三．简答题答案；1．简述用TTL与非门、或非门、异或门实现反相器功能．多余输入端的连接方法。
TTL与非门的余输入端应接高电平，或非门的余输入端应接低电平，异或门实现反相器功能是应将余输入端和输入信号并在一起。
2．举例说明什么叫竞争冒险－现象。
门电路两个输入信号同时向相反的逻辑电平跳变，比如一个从1变为0，另一个从0变为1时，所出现的可能出现尖峰脉冲的现象称为竞争－冒险。
数字电路和逻辑设计基础(含答案)
数字逻辑习题1.仅用NOR门来构造下面函数的逻辑网络：H=(XY)’Z’
2.仅用NAND门来构造下面的函数的逻辑网络：D=（A+B）B’
3.求出由下面逻辑网络产生的函数G的最简单形式
4.卡诺图化简：G（A，B，C，D）=Σm（2,3,4,7,8,14,15）
5. 卡诺图化简：G（A，B，C，D）=Σm（0,1,3,4,6,7,12,13,14）
6.卡诺图化简：G（A，B，C，D）=Σm（0,4,5,6，7,8,13,14,15）
7．卡诺图化简：G（A，B，C，D）=Σm（1,2,3,4,6,7,9,12,13）
8.采用一个组合电路来控制一个十进制的七段显示，此电路有4个输入，并提供用压缩十进制数表示的4位代码（0（d）=0000,……8(d)=1000,9(d)=1001）。
7个输出用来定义哪段激活，以显示给定的十进制数
（1）写出这个电路的真值表
（2）用sop形式表示真值表
（3）用pos形式表示真值表
（4）写出各段化简的表达式
7.时序电路分析
补充：。
(完整版)数字电路与逻辑设计试题与答案,推荐文档
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
专科《数字电路与逻辑设计》_试卷_答案
专科《数字电路与逻辑设计》一、（共75题,共150分）1. 多少个二进制数字可以组成一位十六进制数字?（）（2分）A.2B.3C.4D.5.标准答案：C2. 二进制数(1111101.0101)2转换为八进制为:（）（2分）A.037.25B.175.24C.125.3l25D.761.2.标准答案：B3. 十进制数9的8421码为（）。
（2分）A.1000B.1011C.1001D.1010.标准答案：C4. 二进制数?0.1011的原码是（）。
（2分）A.1.1011B.0.1011C.1.0100D.1.0101.标准答案：A5. 逻辑函数=（）。
（2分）A.A+ B+ CB.C.1D.0.标准答案：C6. 逻辑函数的F（A,B,C）=的标准与或式为（）。
（2分）A.B.C.D..标准答案：D7. 与逻辑函数F ＝相等的函数为（）。
（2分）A.ABB.C.D.AB+C.标准答案：D 8. 逻辑函数的反函数为（）（2分）A.B.C.D..标准答案：B9. 在下列三个逻辑函数表达式中,哪一个是最小项表达式？（）（2分）A.B.C.D..标准答案：A10. 逻辑函数式F ＝等于（）。
（2分）A.0B.1C.AD..标准答案：B11. 下列几种TTL电路中,输出端可实现线与功能的电路是（）。
（2分）A.或非门B.与非门C.异或门D.OC门.标准答案：D12. 典型的TTL与非门电路使用的电源电压为（）。
（2分）A.5 VB.3.6 VC.0.35 VD.3—18 V.标准答案：A13. 基本RS触发器在正常工作时,它的约束条件是,则它不允许输入S和R 的取值分别为（）。
（2分）A.0,0B.0,1C.1,0D.1,1.标准答案：D14. 若JK触发器的J＝0,K＝0,在CLK触发后,输出Q的状态为( )。
（2分）A.0B.1C.不变D.与前一状态Q反相.标准答案：C15. 主从型JK 触发器的特性方程( )。
湖大数字电路与逻辑设计试卷答案
数字电路与逻辑设计1_3试卷和答案一、填空（每空1分，共45分）1．Gray码也称循环码，其最基本的特性是任何相邻的两组代码中，仅有一位数码不同，因而又叫单位距离码。
2．二进制数转换成十进制数的方法为：按权展开法。
3．十进制整数转换成二进制数的方法为：除2取余法，直到商为0 止。
4．十进制小数转换成二进制数的方法为：乘2取整法，乘积为0或精度已达到预定的要求时，运算便可结束。
5．反演规则：对于任意一个逻辑函数式F，如果将其表达式中所有的算符“·”换成“+ ”，“+ ”换成“·”，常量“0”换成“ 1 ”，“ 1 ”换成“0”，原变量换成反变量，反变量换成原变量，则所得到的结果就是。
称为原函数F的反函数，或称为补函数6．n个变量的最小项是n个变量的“与项”，其中每个变量都以原变量或反变量的形式出现一次。
对于任何一个最小项，只有一组变量取值使它为 1 ，而变量的其余取值均使它为0 。
7．n个变量的最大项是n个变量的“或项”，其中每一个变量都以原变量或反变量的形式出现一次。
对于任何一个最大项，只有一组变量取值使它为0 ，而变量的其余取值均使它为 1 。
8．卡诺图中由于变量取值的顺序按格雷码排列，任何几何位置相邻的两个最小项，在逻辑上都是相邻的。
，保证了各相邻行(列)之间只有一个变量取值不同。
9．卡诺图化简逻辑函数方法：寻找必不可少的最大卡诺圈，留下圈内没有变化的那些变量。
求最简与或式时圈 1 、变量取值为0对应反变量、变量取值为1对应原变量；求最简或与式时圈 0 、变量取值为0对应原变量、变量取值为1对应反变量。
10．逻辑问题分为完全描述和非完全描述两种。
如果对于输入变量的每一组取值，逻辑函数都有确定的值，则称这类函数为完全描述逻辑函数。
如果对于输入变量的某些取值组合逻辑函数值不确定，即函数值可以为0，也可以为1(通常将函数值记为Ø或×)，那么这类函数称为非完全描述的逻辑函数。
(完整版)专升本《数字电路与逻辑设计》考试答案
[试题分类]:专升本《数字电路与逻辑设计》_08007750[题型]:单选[分数]:21.二进制数-0110的反码是（最高位是符号位）（ ）A.11010B.00110C.11001D.10110答案:C2.如果状态A 与B ，C 与D 分别构成等效对，那么能构成状态等效类的是（）A. ABCB.BCDC.ABD.ABCD答案:C3.移位寄存器74194工作在左移串行输入方式时， S1 S0的取值为( )A.00B.11C.01D.10答案:D4.三变量构成的逻辑函数的最小项m1和最小项m7一定满足 ( )A.B.C.D.答案:C5.十进制数12.75用二进制表示应为:（ ） 17m 1m +=71m m =0m 71=•m 71m m =A.1100.01B. 1100.11C.1010.10D.1010.011答案:B6.8421 BCD 码01010001.0101对应的二进制数为 ( )A.100100.01B.101110.01C.110011.10D.110110.10答案:C7.下图为OC 门组成的线与电路其输出F 为( ) A.B.0C.1D.答案:C8.要求RS 触发器（R 、S 均为高电平有效）状态由0 →1，其输入信号为（）。
A.RS=01B.RS=10C.RS=d1D.RS=d0答案:A9.逻辑函数等于（ ）A.1B.B B A •B )(B A A F ⊕⊕=C.0D.答案:B10.函数，则其反函数( )A.B.C.D.答案:D11.JK 触发器的J ＝K ＝1, 当触发信号到来时，输出次态Qn+1为:() A.与现态相反B.0C.1D.不变答案:A12.逻辑函数F(A,B,C) = AB ＋BC+AC 的标准表达式是( )A.∑m(0,1,2,4)B.∏m(1,3,5,7)C.∑M(0,2,4,6)D.∑m(3,5,6,7)答案:D13.四个变量可以构成多少个最小项？（ ）A.15个B.16个C.8个D.4个答案:BB F(X Y Z)m(467)=∑,,，，F(X Y Z)=,,m(0,2,6)∑m(467)∑，，m(0,4,5,6)∑m(0,1,2,3,5)∑14.电源电压为+12V 的555集成定时器中放电三极管工作在截止状态，输出端OUT 为1时，其TH 和TR 的输入电压值分别为 ( )A.TH 和TR 均小于B.TH 和TR 均大于C.，D.，答案:C15.设计—个1位十进制计数器至少需要多少个触发器？() A.6个B.3个C.10个D.4个答案:D16.T 型触发器当时钟脉冲输入时，其输出状态（ ）A.保持不变B.在T=1时会发生改变C.随时间改变D.等于输入端T 的值答案:B17.无符号位的十六进制数减法(A9)l6-(8A)16= （ ）A.(19)16B.(1F)l6C.(29)16D.(25)16答案:B18.十进制数15用2421 BCD 码可以表示为（ ）。
《数字电路与逻辑设计》试题及答案
《数字电路与逻辑设计》试题院校_ _ 年级_____ _____ 专业 层次 专升本 姓名______________ 分数______________一. 填空题(每小题2分，共10分)1．任何有限的逻辑关系，不管多么复杂，其逻辑函数都可通过逻辑变量的与、或、非三种运算符加以实现，但逻辑函数的一般表达式 唯一的，而其标准表达式 唯一的。
2．任意两个最小项之积为 ，任意两个最大项之和为 。
3．对于逻辑函数BC C A AB F ++=，为了化简，利用逻辑代数的基本定理，可表示为C A AB F +=，但这可能引起 型险象，因为在B=1、C=1时，化简前逻辑函数的值恒为1，但化简后逻辑函数的值为A A +。
4．当我们在计算机键盘上按一个标为“9”的按键时，键盘向主机送出一个ASCII 码，这个ASCII 码的值为 。
5．在3.3V 供电的数字系统里，所谓的高电平并不是一定是3.3V ，而是有一个电压范围，我们把这个电压范围称为 容限；同样所谓的低电平并不是一定是0V ，而也是有一个电压范围，我们把这个电压范围称为 容限。
二. 选择题(每小题2分，共10分)1．在下列程序存储器的种类中，可在线改写的有 。
a. PROM ；b. E 2PROM ； c. EPROM ； d. FLASH_M2．为了实现某种逻辑运算关系，其实现方法有多种多样，其中历史上曾经用到的有以下几种方式，但实现的空间密度最小、能耗最低、能得到普及应用的实现方式是 。
a. 机械式； b.电磁式； c. 分立元件式； d. 集成电路3．在数字电路中，根据电路是否具有反馈记忆功能，将其分为组合逻辑电路和时序逻辑电路两种。
下列各项中，为组合逻辑电路的是 ，为时序逻辑电路的是 。
a. 触发器； b. 译码器； c. 移位寄存器；d. 计数器；e. 加法器； f. 编码器； ｇ. 数值比较器； h. 寄存器； i. 多路选择器4． 卡诺图上变量的取值顺序是采用 的形式，以便能够用几何上的相邻关系表示逻辑上的相邻。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
数字电路与逻辑设计试题及答案2套
1. 三极管有NPN 和PNP 两种类型，当它工作在放大状态时，发射结＿＿＿＿，集电结＿＿＿＿＿＿；NPN 型三极管的基区是＿＿＿＿＿＿型半导体，集电区和发射区是＿＿＿＿＿＿型半导体。
2. 把高电压作为逻辑1，低电平作为逻辑0的赋值方法称作＿＿＿＿＿＿＿逻辑赋值。
一种电路假设在正逻辑赋值时为与非门，则在负逻辑赋值时为＿＿＿＿＿＿＿＿。
3. 四位二进制编码器有＿＿＿＿个输入端；＿＿＿＿个输出端。
4. 将十进制数287转换成二进制数是＿＿＿＿＿＿＿＿；十六进制数是＿＿＿＿＿＿＿。
5. 根据触发器功能的不同，可将触发器分成四种，分别是＿＿＿＿触发器、＿＿＿＿触发器、＿＿＿＿触发器和＿＿＿＿触发器。
6. 以下图所示电路中，Y 1 ＝＿＿＿＿＿＿；Y 2 ＝＿＿＿＿＿＿；Y 3 ＝＿＿＿＿＿＿。
1.A. B. C. 2. 在以下三个逻辑函数表达式中，＿＿＿＿是最小项表达式。
A ．B A B A )B ,A (Y += B.C B C B A BC A )C ,B ,A (Y ++= C.C AB ABC B C A C B A )D ,C ,B ,A (Y +++⋅⋅=3．用8421码表示的十进制数45，可以写成＿＿＿＿＿＿＿＿＿＿A ．45 B. [101101]BCD C. [01000101]BCD D. [101101]2 4．采用OC 门主要解决了＿＿＿＿＿A ．TTL 与非门不能相与的问题 B. TTL 与非门不能线与的问题 C. TTL 与非门不能相或的问题5．*触发的特性表如下〔A 、B 为触发器的输入〕其输出信号的逻辑表达式为＿＿＿A ． Q n+1＝A B. n n 1n Q A Q A Q +=+ C. n n 1n Q B Q A Q +=+三、化简以下逻辑函数，写出最简与或表达式：〔共20分〕 1． Y 2＝Σm 〔0，1，8，9，10，11〕 2． Y 3见如下卡诺图四、分析设计题 (共 30分)1．四选一数据选择器的功能见下表，要实现Y 〔A ，B ，C 〕＝Σm 〔1，4，6，7〕功能，芯片应如何连接，画出电路连接图〔需写出必要的解题步骤〕〔20分〕1 2 发器的初始状态均为"0〞〔10分〕。
数字电路与逻辑设计考核试卷
D.触发器
12.以下哪些是数字电路设计中常用的设计原则？( )
A.最小化原则
B.最优化原则
C.模块化原则
D.可测试性原则
13.以下哪些部件可以实现数字信号的放大和驱动？( )
A.逻辑门
B.触发器
C.译码器
D.驱动器
14.以下哪些是常见的数字电路测试方法？( )
A.静态测试
B.动态测试
C.功能测试
A. RS触发器
B.加法器
C. D触发器
D. JK触发器
2.以下哪些逻辑门可以实现“逻辑非”功能？( )
A.非门
B.或非门
C.与非门
D.异或门
3.以下哪些编码方式属于二进制编码？( )
A. BCD码
B.格雷码
C.汉明码
D. 8421码
4.以下哪些是组合逻辑电路的例子？( )
A.译码器
B.计数器
C.多路选择器
4.二进制编码中，8421码是一种______编码方式。
5.在时序逻辑电路中，触发器在______的作用下改变状态。
6.数字电路设计中，为了减少“竞争-冒险”现象，可以采取增加______或使用______等方法。
7.在数字电路中，______用于实现数据的串行到并行转换，而______用于实现数据的并行到串行转换。
A.时钟信号
B.同步复位
C.异步复位
D.双沿触发
（结束）
三、填空题（本题共10小题，每小题2分，共20分，请将正确答案填到题目空白处）
1.在数字电路中，基本逻辑门包括与门、或门、非门和______门。
2.一个触发器能够存储一个二进制位，通常称为一个______。
3.在组合逻辑电路中，输出仅仅取决于输入信号的______和______。
数字电路与逻辑设计试题及答案试卷A
数字集成电路基础试题 A考试时间：120分钟班级： 姓名： 学号： 成绩：一、填空题共20分1. 数字信号的特点是在 上和 上都是断续变化的,其高电平和低电平常用 和 来表示;2. 常用的BCD 码有 、 、 等,常用的可靠性代码有 、 等;3. 将十进制数45转换成8421码可得 ;4. 同步RS 触发器的特性方程为Q n+1=__________；约束方程为 ;5. 数字电路按照是否有记忆功能通常可分为两类： 、 ;6. 当数据选择器的数据输入端的个数为8时,则其地址码选择端应有 位; 7．能将模拟信号转换成数字信号的电路,称为 ；而将能把数字信号转换成模拟信号的电路称为 ;8．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路;9. 两片中规模集成电路10进制计数器串联后,最大计数容量为 位; 二、单项选择题共 20分1. 对于四位二进制译码器,其相应的输出端共有 ;A ． 4个 B. 16个 C. 8个 D. 10个2. 要实现n 1n Q Q =+,JK 触发器的J 、K 取值应为 ;A ． J=0,K=0 B. J=0,K=1 C. J=1,K=0 D. J=1,K=1 3. 图2.1所示是 触发器的状态图;A. SRB. DC. TD. T ˊ4．在下列逻辑电路中,不是组合逻辑电路的有 ; A.译码器 B.编码器 C.全加器 D.寄存器 5．欲使D 触发器按Q n+1=Q n 工作,应使输入D= ;A. 0B. 1C. QD. Q 6．多谐振荡器可产生 ;A.正弦波B.矩形脉冲C.三角波D.锯齿波 7. N 个触发器可以构成最大计数长度进制数为 的计数器; A.N B.2N C.N 2 D.2N 8．随机存取存储器具有 功能;A.读/写B.无读/写C.只读D.只写9．只读存储器ROM 中的内容,当电源断掉后又接通,存储器中的内容 ; A.全部改变 B.全部为0 C.不可预料 D.保持不变 10. 555定时器构成施密特触发器时,其回差电压为 ; A ．VCC B. 1/2VCC C. 2/3VCC D. 1/3VCC 三、设计题 共20分图2.11、有一水箱由大、小两台水泵M L 和M S 供水,如图3.1所示,箱中设置了3个水位检测元件A 、B 、C;水面低于检测元件时,检测元件给出高电平；水面高于检测元件时,检测元件给出低电平;现要求当水位超过C 点时水泵停止工作；水位低于C 点而高于B 点时M S 单独工作；水位低于B 点而高于A 点时M L 单独工作；水位低于A 点时M L 和M S 同时工作;试用门电路设计一个控制两台水泵的逻辑电路,要求电路尽量简单;四、简答题共10分图3.1v v v I1OOv ,12658437Ov ,v I2v I1v v IC V CC v O555(b)D R555定时器的电气原理图如图4.1所示,当5脚悬空时,比较器C 1和C 2的比较电压分别为cc V 32和cc V 31;问：1当v I1>cc V 32,v I2>cc V 31时,比较器 C 1输出低电平,C 2输出高电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 导通,输出端v O 为低电平;2当v I1<cc V 32,v I2<cc V 31时,比较器 C 1输出高电平,C 2输出低电平,基本RS 触发器 置0\置1\状态不变,放电三极管T 截止,输出端v O 为高电平;3当v I1<cc V 32,v I2>cc V 31时,比较器 C 1输出 ,C 2输出 ,即基本触发器 置0\置1\状态不变,电路亦保持原状态不变; 五、分析作图题共30分1、设主从JK 触发器的初始状态为0,触发器的触发翻转发生在时钟脉冲的下降沿,已知输入J 、K 的波形图如图5.1,1写出JK 触发器的特性方程式；2画出输出Q 的波形图;10%2、74161集成计数器功能真值表如表5.1所示,其惯用符号如图5.2所示,1利用反CP J KQ 123456图5.1馈复位法将其构成十进制计数器；2利用反馈预置法将其构成8进制计数器;20%表5.1图5.2数字集成电路基础试题A 评分标准一、填空题每空1分,共20分1、时间；数值；0；12、8421BCD ；5421BCD ；余3码；格雷码；奇偶校验码3、010001014、n Q R S +；0=•S R5、组合逻辑电路；时序逻辑电路6、3位7、A/D ；D/A 8、同步；异步 9、100二、单项选择题每题2分,共 20分三、设计题 共20分解：一、列出满足逻辑要求的真值表并化简化简方法可多种自选化简得 C B A M S += B M L =二、作出逻辑电路图1置0；2置1；3高电平；高电平；状态不变sL五、分析作图题共30分1、共10分1n n n Q K Q J Q +=+12CP J K Q1234562、共20分解：1错误!写出S 10的二进制代码为 S N =S 10=1010错误!写出反馈归零函数,由于74161的异步置0信号为低电平0,因此 B D r Q Q C •=2错误!N-1 S N =S 8-1=0111错误!写出反馈归零函数,方法一:从0开始计数 B C D D Q Q Q L ••=方法二:从1000开始计数,取状态S 15=1111时,Q C =1,经非门得0==C D Q L 错误!画连线图 方法一方法二:。
《数字电路与逻辑设计》综合练习题及解答
《数字电路与逻辑设计》综合练习题及解答第一部分习题一、填空1.将十进制数转换成等值的二进制数、十六进制数。
(51.62510 = ( 2= ( 162.(199710= ( 余3BCD = ( 8421BCD3.(BF.516= ( 24.一位二进制数只有2个数,四位二进制数有个数;为计64个数,需要位二进制数。
5.二进制数(1101.10112的等值八进制数是( 8。
6.二进制数(1101.1012的等值十进制数是( 10。
7.欲对100个对象进行二进制编码,则至少需要( 位二进制数。
8.二进制数为000000~111111能代表( 个十进制整数。
9.为将信息码10110010配成奇校验码,其配奇位的逻辑值为 ;为将信息码01101101配成偶校验码,其配偶位的逻辑值为。
10.格雷码的特点是。
11.n 变量函数的每一个最小项有个相领项。
12.当j i ≠时,同一逻辑函数的两个最小项j i m m ⋅=( 。
13.n 变量的逻辑函数,i m 为最小项,则有∑-=120n i i m =( 。
14.逻辑函数D C B A F ++=的反函数F = ( 。
15.逻辑函数(C B A F +=的对偶函数F '是 ( 。
16.多变量同或运算时, =0,则i x =0的个数必须为( 。
17.逻辑函数AB C B A F ⊕⊕=1,,(的最小项表达式为,,(C B A F =( 。
18. 逻辑函数14,12,0(10,8,4,3,2,1(,,,(∑∑Φ+=m D C B A F 的最简与或式为F =( 。
19.逻辑函数((,,(C B A C B A C B A F ++++=的最简与或式为( 。
20.巳知函数的对偶式BC D C B A D C B A F ++=',,,(,则它的原函数F =( 。
* * * * *21.正逻辑约定是( 、( 。
22.双极型三极管由截止状态过渡到饱和状态所需的过渡时间称为时间,它由时间和时间两部分组成,可用等式描述。
(完整版)华科试卷及答案_数字电路与逻辑设计,推荐文档
华中科技大学计算机学院《数字电路与逻辑设计》试卷A （闭卷）班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.111010113．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 10004．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E)E D (C C A F ⋅++=C. E )E D C C A (F ⋅++= D. E)(D A F ⋅++=E C C 6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
专升本《数字电路与逻辑设计》_试卷_答案
专升本《数字电路与逻辑设计》_试卷_答案专升本《数字电路与逻辑设计》⼀、（共75题,共150分）1. 将⼗进制数(6.625)转换成⼆进制表⽰,其值为:（）（2分）A.(110.110)2B.(110.101)2C.(10.101)2D.(10.110)2标准答案：B2. 使⽤⼆进制的补码,求的结果? （）（2分）A.110100102B.111010002C.110100002D.l10100012标准答案：D3. 对应的2421码为（）。
（2分）A.10111110B.10001011C.01011000D.00110100 标准答案：A4.下列有关的叙述,哪个正确? ( ) （2分）A.B.C.D.标准答案：B5. 逻辑函数Y＝( ) （2分）A.B.C.1D.0标准答案：A6. 将逻辑函数Y＝化简为最简式( ) （2分）A.B.C.D.标准答案：D7. 根据最⼩项的性质,任意两个不同的最⼩项之积为( ) （2分）A.1B.C.0D.不确定标准答案：C8. 两输⼊与⾮门输出为1时,输⼊必须（）。
（2分）A.两个同时为1B.两个中⾄少有⼀个为1C.两个同时为0D.两个中⾄少有⼀个为0标准答案：D9. 下列逻辑门中哪⼀种门的输出在任何条件下可以并联使⽤？（）（2分）A.具有推拉式输出的TTL与⾮门B.TTL集电级开路门(OC门)C.普通CMOS与⾮门D.CMOS三态输出门标准答案：B10. 组合逻辑电路中的险象是由于( )引起的。
（2分）A.电路未达到最简B.逻辑门类型不同C.电路中的时延D.电路有多个输出标准答案：C11. 当T触发器的次态等于现态时,T触发器的输⼊端T=（）。
（2分）A.0B.1C.QD.标准答案：A12. 与⾮门基本RS触发器的约束⽅程是( ) （2分）A.B.R+S=1C.D.R?S＝0标准答案：B13. JK触发器的J＝1,K＝0,当触发信号到达后,输出Q的状态为( ) （2分）A.不变B.0C.1D.与前⼀状态Q反相标准答案：C14. 完全确定原始状态表中的五个状态A、B、C、D、E,若有等效对A和B,B和D,C和E、则最简状态表中只含多少个状态？ ( )（2分）A.1B.2C.3D.4标准答案：B15. 某4位加法计数器,输出端,⽬前为1101,经过5个脉冲输⼊后,计数器的输出端应为( )（2分）A.1101B.0010C.0000D.1111标准答案：B16. 4路数据选择器应有( )个选择控制端（2分）A.8B.4C.2D.1标准答案：C17. 如果要设计⼀个偶校验产⽣器,则使⽤下列哪种组件电路最简单？（2分）A.7486B.7432C.7400D.74138标准答案：D18. 共阴极的七段显⽰器,若要显⽰数字“5”,则a、b、c、d、e、f、g中哪些为“1”? ( ) （2分）A.a、c、d、f、gB.b、c、e、f、gC.a、dD.b、e标准答案：A19. 555IC本⾝电路⼤致可分成五部份,即电阻分压器、电压⽐较器、基本R-S触发器、输出驱动器及下列哪⼀部份? ( ) （2分）A.触发电容B.充电⼆极管C.逆向⼆极管D.放电三极管标准答案：D20. ⼀般各种PLD组件的输出部分为:( ) （2分）A.与门阵列B.或门阵列C.⾮门阵列D.与⾮门阵列标准答案：B21. 逻辑函数可以表⽰成( ) （2分）A.B.C.D.标准答案：A,C,D22. 与晶体三极管相⽐,MOS管具有的特点是( ) （2分）A.受温度影响⼤B.功耗低C.便于集成D.带负载能⼒强标准答案：B,C23. 下列有关组合电路中险象的叙述正确的有哪些? （2分）A.是⼀种暂时的错误B.可以⽤增加冗余项的⽅法消除险象C.是⼀种预期的错误D.是⼀种临界竞争现象标准答案：A,B,D24. 下列触发器中,( )可作为同步时序逻辑电路的存储元件。
(完整版)数字电路与逻辑设计试卷
一．选择题（在每题的备选答案中选出一个正确的答案，并将正确答案的号码填在题干的括号内。
1．在逻辑关系中，决定事物结果的诸条件中，只需有任何一个知足，结果就会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系2．以下图电路，输出Y 为（）A． 0B．1C．AB D ．高阻态3．已知 Y1AB，Y2 A B ，则Y1和Y2知足逻辑关系（）。
A．Y1Y2B．Y1Y2C．Y1Y21D．Y1Y204．某二位时序电路的状态变换图以下所示，从该图中能够判断这是一个（）计数器。
A ．二进制加法B ．二进制减法C．二位环型 D ．三进制5．图中所示电路的逻辑功能是（）A ． CMOS反相器B．传输门C．多谐振荡器D．单稳态触发器6．以下四个储存器中，储存容量最大的是（）A ． 1024× 2B ．1024× 4C． 2048× 2 D ．4096× 27．在逻辑关系中，决定事物结果的诸条件均知足，结果才会发生的逻辑关系是（）A ．与关系B ．或关系C．非关系D．与或非关系8．已知Y1AB,Y2 A B ,则 Y1和Y2知足逻辑关系（）A．Y1Y2B．Y1Y2C．Y1Y20D． Y1Y2 A B 9．以下图电路实现的逻辑关系是（）A．Y=0B． Y=A C．Y A B D．Y A B10．在数字系统中，将两个n位二进制数 A 、B 进行比较，以鉴别其大小的逻辑电路称为（）A ．加法器B ．译码器C．数据比较器D．数据选择器11．将 D触发器接成以下图电路，则Q n+1 =（）A ．Q nB ．C． 0 D ．112．1024×4位的RAM有（）位数据线。
A ．1024B． 10C． 8D． 4二．填空题1．八进制数52，其对应的二进制数为。
2．在数字电路中，能够起信号传输开关作用的电路是。
3．三态门有三种输出状态，分别是：0、 1 和。
4．在数字系统中 , 有多个信号同时出现, 对此中高优先级的信号进行编码, 达成这一功能的电路称为。
数字电路与逻辑设计习题及参考答案全套
数字电路与逻辑设计习题及参考答案一、选择题1. 以下表达式中符合逻辑运算法则的是 D 。
A.C ·C=C 2B.1+1=10C.0<1D.A+1=12. 一位十六进制数可以用 C 位二进制数来表示。
A . １B . ２C . ４D . 163. 当逻辑函数有n 个变量时，共有 D 个变量取值组合？A. nB. 2nC. n 2D. 2n4. 逻辑函数的表示方法中具有唯一性的是 A 。
A .真值表 B.表达式 C.逻辑图 D.状态图5. 在一个8位的存储单元中，能够存储的最大无符号整数是 D 。
A .（256）10B .（127）10C .（128）10D .（255）106.逻辑函数F=B A A ⊕⊕)( = A 。
A.BB.AC.B A ⊕D. B A ⊕7．求一个逻辑函数F 的对偶式，不可将F 中的 B 。
A .“·”换成“+”，“+”换成“·”B.原变量换成反变量，反变量换成原变量C.变量不变D.常数中“0”换成“1”，“1”换成“0”8．A+BC= C 。
A .A+B B.A+C C.（A+B ）（A+C ） D.B+C9．在何种输入情况下，“与非”运算的结果是逻辑0。
DA ．全部输入是0 B.任一输入是0 C.仅一输入是0 D.全部输入是110．在何种输入情况下，“或非”运算的结果是逻辑1。
AA ．全部输入是0 B.全部输入是1 C.任一输入为0，其他输入为1 D.任一输入为111．十进制数25用8421BCD 码表示为 B 。
A .10 101B .0010 0101C .100101D .1010112．不与十进制数（53.5）10等值的数或代码为 C 。
A .(0101 0011.0101)8421BCDB .(35.8)16C .(110101.11)2D .(65.4)813．以下参数不是矩形脉冲信号的参数 D 。
A.周期B.占空比C.脉宽D.扫描期14．与八进制数(47.3)8等值的数为： BA. (100111.0101)2B.(27.6)16C.(27.3 )16D. (100111.101)215. 常用的BCD码有 D 。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
数字电路与逻辑设计(1)班级 学号 姓名 成绩一．单项选择题（每题1分，共10分）1．表示任意两位无符号十进制数需要（ ）二进制数。
A ．6B ．7C ．8D ．9 2．余3码10001000对应的2421码为（ ）。
A ．01010101 B.10000101 C.10111011 D.11101011 3．补码1．1000的真值是（ ）。
A ． +1.0111 B. -1.0111 C. -0.1001 D. -0. 1000 4．标准或-与式是由（ ）构成的逻辑表达式。
A ．与项相或 B. 最小项相或 C. 最大项相与 D.或项相与 5.根据反演规则，()()E DE C C A F ++⋅+=的反函数为（ ）。
A. E )]E D (C C [A F ⋅++=B. E )E D (C C A F ⋅++=C. E )E D C C A (F ⋅++=D. E )(D A F ⋅++=E C C6．下列四种类型的逻辑门中，可以用（ ）实现三种基本运算。
A. 与门B. 或门C. 非门D. 与非门7． 将D 触发器改造成T 触发器，图1所示电路中的虚线框内应是（ ）。
图1A. 或非门B. 与非门C. 异或门D. 同或门8．实现两个四位二进制数相乘的组合电路，应有（ ）个输出函数。
A ． 8 B. 9 C. 10 D. 11 9．要使JK 触发器在时钟作用下的次态与现态相反，JK 端取值应为（ ）。
A ．JK=00 B. JK=01 C. JK=10 D. JK=11 10．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要（ ）个异或门。
A ．2 B. 3 C. 4 D. 5二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．原码和补码均可实现将减法运算转化为加法运算。
（ ）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则m(0,2,5)C)B,(A,F ∑=。
（ ） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
（ ） 4．并行加法器采用先行进位（并行进位）的目的是简化电路结构。
（ ）5. 图2所示是一个具有两条反馈回路的电平异步时序逻辑电路。
( )图2三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分) 1．小数“0”的反码形式有（ ）。
A ．0．0......0 ； B ．1．0......0 ； C ．0．1......1 ； D ．1．1 (1)2．逻辑函数F=A ⊕B 和G=A ⊙B 满足关系（ ）。
A. G F =B. G F ='C. G F ='D. 1G F ⊕=3． 若逻辑函数∑∑==5,7),m(0,2,3,4,C)B ,G(A,,m(1,2,3,6)C)B ,F(A,则F 和G 相“与”的结果是（ ）。
A ．32m m +B ． 1C ． B AD ． AB4．设两输入或非门的输入为x 和y ，输出为z ，当z 为低电平时，有（ ）。
A ．x 和y 同为高电平 ；B ． x 为高电平，y 为低电平 ；C ．x 为低电平，y 为高电平 ；D ． x 和y 同为低电平.5．组合逻辑电路的输出与输入的关系可用（ ）描述。
A ．真值表 B. 流程表 C ．逻辑表达式 D. 状态图四． 函数化简题（10分）1．用代数法求函数B A C B AC AB ⋅+⋅++=C)B,F(A, 的最简“与-或”表达式。
（4分） 2．用卡诺图化简逻辑函数F(A ，B ，C ，D)＝∑m(2，3，9，11，12)+∑d(5，6，7，8， 10，13) 求出最简“与-或”表达式和最简“或-与”表达式。
（6分）五．设计一个将一位十进制数的余3码转换成二进制数的组合电路，电路框图如图3所示。
（15分）图3要求：1．填写表1所示真值表；ABCD WXYZ ABCD WXYZ00000001001000110100010101100111100010011010101111001101111011112．利用图4所示卡诺图，求出输出函数最简与-或表达式；图43．画出用PLA实现给定功能的阵列逻辑图。
4．若采用PROM实现给定功能,要求PROM的容量为多大？六、分析与设计（15分）某同步时序逻辑电路如图5所示。
图5(1) 写出该电路激励函数和输出函数；(2) 填写表2所示次态真值表；输入X 现态Q2Q1激励函数J2K2J1K1次态Q2(n+1)Q1(n+1)输出Z(3) 填写表3所示电路状态表；现态次态Q2 (n+1)Q1(n+1)输出Q 2Q 1X=0X=1Z00011011（4）设各触发器的初态均为0，试画出图6中Q1、Q2和Z的输出波形。
图6（5）改用T 触发器作为存储元件，填写图7中激励函数T 2、T 1卡诺图，求出最简表达式。
图7七．分析与设计（15分）某电平异步时序逻辑电路的结构框图 如图8所示。
图中：11222212y y x x Y x x y ++= 212121211x x y y x Y y x x ++=212y x x Z =要求：1．根据给出的激励函数和输出函数表达式，填写表4所示流程表；表42. 判断以下结论是否正确，并说明理由。
二次状态 y 2 y 1激励状态Y 2Y 1/输出Zx 2x 1=00 x 2x 1=01 x 2x 1=11 x 2x 1=10 0 0 0 1 1 11 0图8① 该电路中存在非临界竞争；② 该电路中存在临界竞争；3．将所得流程表4中的00和01互换，填写出新的流程表5，试问新流程表对应的电路是否存在非临界竞争或临界竞争？表5八．分析与设计（15分）某组合逻辑电路的芯片引脚图如图9 所示。
图91．分析图9 所示电路，写出输出函数F 1、F 2的逻辑表达式，并说明该电路功能。
二次状态y 2 y 1 激励状态Y 2Y 1/输出Z x 2x 1=00 x 2x 1=01 x 2x 1=11 x 2x 1=100 0 0 1 1 11 02．假定用四路数据选择器实现图9 所示电路的逻辑功能，请确定图10所示逻辑电路中各数据输入端的值，完善逻辑电路。
图103．假定用EPROM实现图9 所示电路的逻辑功能，请画出阵列逻辑图。
《数字电路与逻辑设计》试卷A 参考答案一．单项选择题（每题1分，共10分）1．B ； 2．C ； 3．D ； 4．B ； 5. A ； 6．D ； 7．D ； 8．A ； 9．D ； 10．B 。
二．判断题（判断各题正误，正确的在括号内记“∨”,错误的在括号内记“×”,并在划线处改正。
每题2分，共10分）1．反码和补码均可实现将减法运算转化为加法运算。
（×）2．逻辑函数7),M(1,3,4,6,C)B,F(A,∏=则7)m(1,3,4,6,C)B,(A,F ∑=。
（×） 3．化简完全确定状态表时，最大等效类的数目即最简状态表中的状态数目。
（∨） 4．并行加法器采用先行进位（并行进位）的目的是提高运算速度。
（×）5. 图2所示是一个具有一条反馈回路的电平异步时序逻辑电路。
(×)三．多项选择题(从各题的四个备选答案中选出两个或两个以上正确答案，并将其代号填写在题后的括号内，每题2分，共10分)1．AD ； 2．ABD ； 3．AC ； 4．ABC ； 5．AC 。
四． 函数化简题（10分） 1．代数化简（4分）BA B AC A B AC AB AC B AC AB )A C (B AC AB BA CB AC AB C)B,F(A,+=++=++=++=+++=⋅+⋅++=2．卡诺图化简（共6分）最简“与-或”表达式为： C B C A F += （3分） 最简“或-与”表达式为： )C B (C)(A F +⋅+= （3分） 五．设计（共15分）1．填写表1所示真值表；（4分）ABCD WXYZ ABCD WXYZ0000 0001 0010 0011 0100 0101 0110 0111 dddddddddddd000000010010001101001000100110101011110011011110111101010110011110001001dddddddddddd2．利用卡诺图，求出输出函数最简与-或表达式如下：（4分）D ZD CDC YBCD DBCB X BCDAB W=+=+ +=+=3．画出用PLA5分）4．若采用PROM 实现给定功能,要求PROM 的容量为：（2分）4(bit)24⨯六、分析与设计（15分）（1） 写出该电路激励函数和输出函数；（3分）12121211Q Q Z ,Q K ,Q J ,X K X,J ===== （2输入 X 现态 Q 2 Q 1 激励函数 J 2 K 2 J 1 K 1 次态 Q 2(n+1)Q 1(n+1)输出Z 0 0 0 0 1 1 1 1 00 01 10 11 00 01 10 11 0 1 0 1 1 0 0 1 0 1 0 1 1 0 0 1 0 1 1 0 1 0 1 0 0 1 1 0 1 0 1 0 0 0 1 0 0 0 1 0 0 1 1 1 0 1 1 1 0 1 0 0 0 1 0 0（3现态 次态 Q 2 (n+1)Q 1(n+1)输出 Q 2 Q 1 X=0 X=1 Z 0000 01 0 01 10 11 1 10 00 01 0 111011（4）设各触发器的初态均为0，根据给定波形画出Q 1、Q 2和Z 的输出波形。
（3分）（5）改用T 触发器作为存储元件，填写激励函数T 2、T 1卡诺图，求出最简表达式。
（3分）最简表达式为：11111212122Q X Q X Q X T Q Q Q Q Q Q T ⊕=+=⊕=+=七．分析与设计（15分）1．根据给出的激励函数和输出函数表达式，填流程表； （5分）2. 判断以下结论是否正确，并说明理由。
（6分）① 该电路中存在非临界竞争；正确。
因为处在稳定总态（00，11），输入由00变为01或者处在稳定总态（11，11），输入由11变为01时，均引起两个状态变量同时改变，会发生反馈回路间的竞争，但由于所到达的列只有一个稳定总态，所以属于非临界竞争。
② 该电路中存在临界竞争；正确。
因为处在稳定总态（11，01），输入由11变为10时，引起两个状态二次状态 y 2 y 1 激励状态Y 2Y 1/输出Z x 2x 1=00 x 2x 1=01 x 2x 1=11 x 2x 1=10 0 0 00/0 00/0 01/0 00/0 0 1 00/0 00/0 01/0 10/0 1 1 11/0 00/0 11/1 10/01 0 11/0 01/0 11/1 10/0变量同时改变，会发生反馈回路间的竞争，且由于所到达的列有两个稳定总态，所以属于非临界竞争。