集成电路版图设计基础第11章：封装

4 Nhomakorabeao 45o
short circuit
school of phye
basics of ic layout design
17
封装中的问题 3. 使si的重叠最小：
• 最边上的压焊块没有放在芯片的角上，所以压焊块和 硅片重叠的部分太多。 • 这样压焊线可能会下垂或掉下来，造成电路短路。所 以必须尽可能缩短未使用硅片部分之上的压焊线。
basics of ic layout design
9
压焊方法
• 内部是chip，chip外围布满pads，利用压焊线 bonding wires将pads连接到pins。 • bonding wires通常是很细的铝线或金线。导线的粗 细由负责封装的人决定，可以各不相同。
school of phye
• 不要将所有的压焊块都挤在一起并放在芯片的一边。 • 应把它们分散开。尽可能使压焊线相互离得开一些。 这样可以减少它们相互干扰的风险。
school of phye
basics of ic layout design
20
尺寸估计 1. 压焊块限制设计： pad-limited design
• 对封装的选择在很大程度上取决于芯片的尺寸。 • 压焊块限制设计：根据信号数量所需要的压焊块数目 来确定芯片的最小尺寸。 • 弄清楚压焊块之间所要求的最小间距，把这些压焊块 尽可能靠紧排列在一个矩形中。 • 为什么没有利用各个角落的空间？ 如果在压焊块之间采用比正常大的间隙，那么利用角 落空间是可能的。但因采用的是最小间距，角落两边 的压焊块会和角上的压焊块靠得太近，没有地方再在 角落两边的压焊块之间走一条线通向这个角上的压焊 块。
school of phye
basics of ic layout design
8
压焊方法
• 封装好的芯片，是一个塑料或陶瓷的黑盒子，边上伸 出一排排金属引线，用这些金属引线连到电路板上。
orientation slot pins pin1 plastic or ceramic package
school of phye
school of phye
basics of ic layout design
5
封装
• QFP: quad flat package，四侧引脚扁平封装。表面 贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。 基材有陶瓷、金属和塑料三种。从数量上看，塑料封 装占绝大部分。当没有说明时，多数情况为塑料QFP。 塑料QFP是最普及的多引脚LSI封装。不仅用于微处理 器，门陈列等数字逻辑LSI电路，而且也用于VTR 信 号处理、音响信号处理等模拟LSI电路。 • PLCC：plastic leaded chip carrier，带引线的塑料 芯片载体。表面贴装型封装之一。引脚从封装的四个 侧面引出，呈丁字形，是塑料制品。 • Leadless Carrier：无引脚芯片载体。指陶瓷基板的 四个侧面只有电极接触而无引脚的表面贴装型封装。 是高速和高频IC用封装。
school of phye basics of ic layout design 14
压焊方法 4. 多层封装：
• 这种封装有一排以上的金属连接引线层。 • 下层较短的导线会绷得很紧而不会和离得较远的上层 导线相互影响。各层之间的间隔足以保证不会有导线 短路。 • 这种技术称为“错位压焊（offset bonding）”，这 两排压焊块称为“错位压焊块”。 （图参见P188”图9-9、图9-10”）
pad-limited design
school of phye
core-limited design
basics of ic layout design 22
芯片最终尺寸的计算
• 分割芯片时，把已经加工好了的圆片放在一个真空卡 盘上或粘在某些垫衬材料上，使用切割机在芯片间上 下切割。 • 常见的切割机是一个“圆盘锯”。锯片把芯片切割时 会削去一窄条材料，可能是50、60或100um宽。
silicon overlap
school of phye
basics of ic layout design
18
封装中的问题 4. 导线长度：
• 导线很长的话，压焊线会垂下来。
too long
school of phye
basics of ic layout design
19
封装中的问题 5. 压焊块的分布：
school of phye
basics of ic layout design
11
压焊方法 1. 超声楔形压焊：
• 利用强力和超声波。 将导线放在压焊块的上面，非常小心地保持在原位。 使一个以超声波速度振荡的楔形小金属冲压头向下冲 压到导线和压焊块上。 楔形金属头的强大压力和振荡产生了热把导线熔化在 压焊块上。 压焊线的另一端则伸向封装引线，在那里楔形金属又 把导线压焊上。 然后把剩余的导线剪断。 （图参见P185”图9-4”）
basics of ic layout design
24
芯片最终尺寸的计算
• A：有效芯片尺寸 B：划片余量 C: 划片步长 active die size scribe margin step and repeat distance
chip
chip
dicing channel B
school of phye
A C
saw blade basics of ic layout design
25
芯片最终尺寸的计算
最终芯片尺寸 = 有效尺寸+ 2（划片余量）+ 切割通道宽 - 锯片厚度 例：根据下列信息计算芯片要求的最终尺寸。 有效面积 = 2100um X 2100um 划片余量 = 15um 切割通道宽 = 120um 锯片厚度 = 50um = 2100 + 2*15 + 120 – 50 = 2300 um 最终芯片尺寸为“2300X2300”微米。 最终尺寸
school of phye basics of ic layout design 21
尺寸估计 2. 内核限制设计： core-limited design
• 如果需要的I/O压焊块的数量很大，可以认为压焊块 限制设计是一个很好的粗略估计尺寸的方法。 • 如果与所需要的电路大小相比，需要的压焊块并不多 的话，这时使用“内核限制设计”或“电路限制设计” 来粗略估计尺寸。
basics of ic layout design
27
第十一章 封装 packaging • 制造封装
• 压焊方法
• 封装中的问题 • 尺寸估计
• 芯片最终尺寸的计算
• 填补压焊块之间的空隙
school of phye basics of ic layout design 1
集成电路制造过程
school of phye
basics of ic layout design
2
集成电路制造工艺过程
school of phye
basics of ic layout design
3
封装
school of phye
basics of ic layout design
4
封装
• DIP：dual in-line package，双列直插式封装。插 装型封装之一，引脚从封装两侧引出，封装材料有塑 料和陶瓷两种。DIP 是最普及的插装型封装，应用范 围包括标准逻辑IC，存贮器LSI，微机电路等。 • PGA：pin grid array，阵列引脚封装。插装型封装 之一，其底面的垂直引脚呈陈列状排列。封装基材基 本上都采用多层陶瓷基板。在未说明情况下，多数为 陶瓷PGA，用于高速LSI 电路。成本较高。
school of phye basics of ic layout design 6
封装
各 种 封 装 类 型 示 意 图
school of phye basics of ic layout design 7
封装
• 封装问题应当是在你甚至还没有开始芯片版图设计之 前就要考虑的问题。 • 封装实际上是平面布局过程的一部分，对芯片封装的 选择决定了平面布局方案。 • 芯片选择的封装对I/O压焊块布置有很大的影响。 • 现在已有数百种不同类型的封装。
chip
chip
school of phye
basics of ic layout design
23
芯片最终尺寸的计算
• chip周围是“衬底接触”，或称“防破损保护环 （crack guard ring）”，防止芯片边缘发生破损 殃及内部的电路。 guard rings
chip
chip
school of phye
school of phye basics of ic layout design 12
压焊方法 2. 超声球形压焊：
• 给导线加上一个高电压脉冲使金属线头在没有碰到压 焊块之前就已经熔化。线头一熔化就用一个以超声速 度振荡的小套管把它定位在压焊块上。当把导线压焊 在压焊块上时小套管的振荡进一步提供了能量来加热 导线。 • 由于不用楔形物来捶击，不会出现诸多机械方面的问 题。导线也不会像楔形压焊时那样留下一个伸出来的 小尾巴。 （图参见P186”图9-5”）
school of phye
basics of ic layout design
15
封装中的问题 1. 总体外貌： make it look nice !
school of phye
basics of ic layout design
16
封装中的问题 2. 45度规则：
• 位于拐角处的压焊线和旁边的压焊块靠得很近，这样 很容易引起短路。 • 压焊线与芯片边缘所形成的夹角应保持在45度角之内。 称之为“45度规则”。