层次原理图设计(Protel实验报告)
- 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
实验报告
信息学院(院、系)电子信息工程专业班Protel99se电路设计与仿真教程课
一、实验名称:层次原理图设计
二、实验目的:
1.掌握层次原理图的建立方法
2.掌握由方块电路符号产生新原理图的方法
3.掌握电气规则检查和网络报表的生成
三、实验内容
1.自上向下逐级建立层次原理图
四、实验步骤
1.创建项目数据库。
(1)执行菜单命令“File”→“New”。
(2)将项目数据库命名为:Ex3_200810314304.ddb。
2. 对数字钟电路进行合理的功能分块,并画出层次原理图总图clock.prj。
(1)在文件对话框中,右击“New”,从框中选择原理设计服务图标。
(2)双击图标或单击【OK】按钮,就会建立原理图设计文档,并重命名为“clock.prj”。(3)双击原理图文档图标,进入原理图设计服务器的界面。
(4)执行菜单命令“Place”→“Sheet Symbol”。
(5)执行完该命令后,光标变为十字形状,并带着方块电路,在此命令下,按下
(7)用步骤(5)(6)的方法,也绘制一个名为Display的模块。
(8)执行菜单命令“Place”→“Sheet Entry”。
(9)在(8)的命令下,光标变为十字形状,并带着方块电路的端口符号,在此命令下,按下
(10)将光标移动到适当的位置后,单击鼠标左键,将其定位;同样,根据实际电路,在Control模块上放置一个a..h的端口。
(11)重复(9)(10)的操作,设置Display模块的端口。
3 利用由方块电路符号产生新原理图的方法,画出各个功能模块的详细电路原理图。(1)执行菜单命令“Design”→“Create Sheet From Symbol”。
(2)执行该命令后,光标变为十字形状,移动光标到方块电路Display上,单击鼠标左键,在跳出的对话框中选择【Yes】,这样Protel 99 SE 自动生成一个文件名为Display.sch的原理图文件,并布置好I/O端口。
(3)先画好其中一个模块,把重复的对象都画好,如下图所示:
(4)阵列式粘贴,先复制第一行(8个),再复制第2行(6个),复制粘贴结果,带有序号的元件编号和网络标号都由系统自动增加。
(6)根据实际电路需要,画好整个Display.sch模块的电路。
(7)导入Control.sch模块的电路。
(8)执行菜单命令“Tools”→“Up/Down Hierarchy”或鼠标左键单击主工具栏的
按钮,进行不同层次电路图之间的切换。
4. 保存文件,对整个项目进行电路规则检查。
(1)打开原理图文件,执行菜单命令“Tools”→“ERC”。
(2)执行该命令后,出现“Setup Electrical Rule Check”对话框,根据需要设置有关电气规则检查的选项。
(3)设置完电气规则检查选项后,程序自动进入文本编辑器并生成相应的检查错误报告。如下图所示:
(4)系统在发生错误的位置放置红色的符号,提示错误的位置,如下图所示:
(5)检查错误,并修正。
5. 产生网络报表和元件列表(BOM)。
产生网络报表:
(1)打开原理图文件,执行菜单命令“Design”→“Create Netlist”。
(2)执行该命令后,出现“Netlist Creation”对话框,对话框设置完后,进入Window 的记事本程序,网络表已存入文件。
生成元件列表(BOM):
(3)打开原理图文件,执行菜单命令“Report”→“Bill of Material”。
(4)执行该命令后,在出现对话框后逐步设置各个选项,完成后程序进入表格编辑器,并形成后缀为“*.xls”的元件列表,如下图所示:
四、实验结果
1、总图
2、时钟显示模块
3、可编程控制模块