J__《电工电子技术基础》电子教案_电工电子技术课件_第10章__触发器和时序逻辑电路

第2页 页
由两个与非门构成的基本RS触发器。 由两个与非门构成的基本RS触发器。 触发器
基本RS触发器的工作原理 基本RS触发器的工作原理
Q & 1 Q & 2
=0、 =1时 功能； ①当RD=0、SD=1时：Qn+1=0，置0功能； ， 功能 =1、 =0时 功能； ②当RD=1、SD=0时：Qn+1=1，置1功能； ， 功能 =1、 =1时 不变，保持； ③当RD=1、SD=1时：Qn+1不变，保持； =0、 =0时 不定，禁止态。 ④当RD=0、SD=0时：Qn+1不定，禁止态。
根据上述触发器的特征可知， 根据上述触发器的特征可知，触发器可以记忆 位二值信号。根据逻辑功能的不同， 1位二值信号。根据逻辑功能的不同，触发器可以 分为基本的RS触发器 时钟控制的RS触发器 触发器、 触发器、 分为基本的 触发器、时钟控制的 触发器、JK 触发器、 触发器 触发器、 和 ´触发器； 触发器、 D触发器、T和T´触发器；按照触发方式 的不同，又可分为电位触发器和边沿触发器。 的不同，又可分为电位触发器和边沿触发器。
CP
波 R 形 S 图
Q Q
不 变
第2页 页
置 1
不 变
置 不 置 0 变 1
不 置 变 0
不 保 不 变 持 变
钟控RS触发器的特征方程 钟控RS触发器的特征方程
特征方程： 特征方程：Qn+1 = S + R • Qn 约束条件： 约束条件： S· R= 0
钟控RS触发器的状态转换图 钟控RS触发器的状态转换图
第2页 页
10.1 触发器
触发器是最简单、最基本的时序逻辑电路， 触发器是最简单、最基本的时序逻辑电路，常用 的时序逻辑电路寄存器、计数器等， 的时序逻辑电路寄存器、计数器等，通常都是由各类 触发器构成的。 触发器构成的。
触发器有两个稳定的状态： 状态和“ 状态 状态； 触发器有两个稳定的状态：“0”状态和“1’状态； 状态和 不同的输入情况下，它可以被置成0状态或1状态； 不同的输入情况下，它可以被置成0状态或1状态； 当输入信号消失后，所置成的状态能够保持不变。 当输入信号消失后，所置成的状态能够保持不变。
触发器则 发器的初始状态为 1，当 CP 从 1 变 0 时，触发器则保持 ， 1 状态不变。可见不论触发器原来的状态如何，当
第2页 页
J = K = 0 时，触发器的状态均保持不变，即 Q n +1 = Q n 。 触发器的状态均保持不变， 保持不变
主
J CP K &S1 C1 &R1
触 发 器
R1 = 0 、 S1 = 0 ， CP = 1
时主触发器状态 1 状态 的 R 2 = 0 、 S 2 = 1 ， 触发器状态 器
第2页 页
1 0 时， 0 状态 。 CP
第2页 页
主
J CP K
0
&S1 Fra Baidu bibliotek1 &R1
触 发 器
Q1 Q1
SD
从
S2 C2 R2
触 Q2 发 器
Q2
Q Q
RD
1
1
（2）输出信号变化的过程 ） 下降沿到来时， 变为0时 主触发器被封锁， 当CP下降沿到来时，即CP由1变为 时，主触发器被封锁， 下降沿到来时 由 变为 无论输入信号如何变化，对主触发器均无影响， 无论输入信号如何变化 ， 对主触发器均无影响 ， 即 在 CP=1期 期 间接收的内容被主触发器存储起来。同时，由于CP由 变为 变为1， 间接收的内容被主触发器存储起来 。 同时 ， 由于 由 0变为 ， 从触发器被打开，可以接收由主触发器送来的信号， 从触发器被打开，可以接收由主触发器送来的信号，触发器的 期间， 输出状态由主触发器的输出状态决定。 输出状态由主触发器的输出状态决定 。 在 CP=0期间， 由于主 期间 触发器保持状态不变，因此受其控制的从触发器的状态也即Q、 触发器保持状态不变，因此受其控制的从触发器的状态也即 、 Q的值当然不可能改变。 的值当然不可能改变。 的值当然不可能改变
第2页 页
逻 辑 功 能 分 析
主
J CP K &S1 C1 &R1
触 发 器
Q1 Q1
SD
从
S2 C2 R2
触 Q2 发 器
Q2
Q Q
RD
1
保持功能 保持功能
（1） J = 0 、 K = 0 。设触发器的初始状态为 0，此 ） ， 时主触发器的 R1 = KQ = 0 、 S1 = JQ = 0 ， 在 CP = 1 时主 状态不变； 触发器状态保持 0 状态不变；当 CP 从 1 变 0 时，由于从 状态不变。 触发器的 R 2 = 1 、 S 2 = 0 ，也保持为 0 状态不变。如果触
Q1 Q1
SD
从
S2 C2 R2
触 Q2 发 器
Q2
Q Q
RD
置0功能
1
（2） J = 0 、 K = 1 。设触发器的初始状态为 0，此时主触发 设触发器的初始状态为 ， 器的 R1 = 0 、 S1 = 0 ， CP = 1 时主触发器 为 0 状态 CP 0 时， 为 0 状态 。 1 触发器的 R2 = 1 、 S 2 = 0 ， 触发器 R1 = 1 、 触发器的初始状态为 1， ， 为 0 状态 CP 1 0 为 0状
S1 = 0 ，
CP = 1 时 主触发器
时， 态。 CP
第2页 页
触发器的 R2 = 1 、 S 2 = 0 ， 触发器状态 触发器 的状态 ， 状态， ，触发器的状态 为 0 状态，
J = 0 、 K = 1 时， Q n +1 = 0 。
主
J CP K &S1 C1 &R1
触 发 器
Q1 Q1
0或1表示输出变量的状态 或 表示输出变量的状态 S＝ 0 ＝ R＝ × ＝ S＝1，R＝0 ＝ ， ＝ RS取值表示输入变量的现态 取值表示输入变量的现态 S＝× ＝ R＝0 ＝ 箭头表征了输出变量的转换情况
0
S＝0，R＝1 ＝ ， ＝
1
显然， 显然，触发器的状态转换图也可反映触发器输出状态随输入及 输出的现态而变化的情况。 输出的现态而变化的情况。 因此，描述触发器状态变化的方法有四种：逻辑表达式、 因此，描述触发器状态变化的方法有四种：逻辑表达式、真值 时序波形图及状态转换图。 表、时序波形图及状态转换图。 第2页 页
10.1.2 JK触发器 JK触发器
基本RS触发器和钟控的 触发器都是采用的电位触发方式 基本 触发器和钟控的RS触发器都是采用的电位触发方式。 触发器和钟控的 触发器都是采用的电位触发方式。 电位触发方式的钟控RS触发器有一个显著的毛病 存在“ 触发器有一个显著的毛病—存在 电位触发方式的钟控 触发器有一个显著的毛病 存在“空 现象。所谓空翻，就是指： 期间， 翻 ” 现象 。 所谓空翻 ， 就是指 ： 在 CP=1期间， 若输入 的状态 期间 若输入RS的状态 发生多次变化，输出Q将随着发生多次变化 将随着发生多次变化。 发生多次变化，输出 将随着发生多次变化。 当触发器出现空翻现象时， 当触发器出现空翻现象时 ， 一般就无法确切地判断触发器的 状态了，由此造成触发器的使用受到限制。 状态了，由此造成触发器的使用受到限制。 为确保数字系统的可靠工作，要求触发器在一个CP脉冲期间 为确保数字系统的可靠工作，要求触发器在一个 脉冲期间 至多翻转一次，即不允许空翻现象的出现。为此， 至多翻转一次，即不允许空翻现象的出现。为此，人们研制出了 能够抑制空翻现象的主从式触发器、边沿触发方式的JK触发器和 能够抑制空翻现象的主从式触发器、边沿触发方式的 触发器和 D触发器等。 触发器等。 触发器等 本节向大家介绍的JK触发器是功能完善、 使用灵活和通 本节向大家介绍的 触发器是功能完善、 触发器是功能完善 用 性 较 强 的一 种 触 发 器 。 常 用 型 号有 74LS112 、 CC4027 和 74LS276等。 等
第2页 页
钟控RS触发器功能真值表 钟控 触发器功能真值表
CP 0 1 1 1 1
第2页 页
R × 0 0 1 1
S × 0 1 0 1
Q
n+1 n n
功能 保持 保持 置1 置0 不允许
Q Q
1 0 不定
主 要 特 点
期间接收输入信号， ＝ 时状 （1）时钟电平控制。在CP＝1期间接收输入信号，CP＝0时状 ）时钟电平控制。 ＝ 期间接收输入信号 态保持不变，与基本RS触发器相比 触发器相比， 态保持不变，与基本 触发器相比，对触发器状态的转变增加 了时间控制。 了时间控制。 之间有约束。 同时为1的情况 （ 2）R、S之间有约束。 不能允许出现 和 S同时为 的情况 ， ） 、 之间有约束 不能允许出现R和 同时为 的情况， 否则会使触发器处于不确定的状态。 否则会使触发器处于不确定的状态。
SD R D 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1
Qn 0 1 0 1 0 1 0 1
Qn+1 不定 不定 1 1 0 0 0 1
第2页 页
基本RS触发器的波形图 基本RS触发器的波形图
反映触发器输入信号取值和状态之间对应关系的图形称为波形图。 反映触发器输入信号取值和状态之间对应关系的图形称为波形图。
SD
从
S2 C2 R2
触 Q2 发 器
Q2
Q Q
RD
置1功能
1
（ 3） J = 1 、 K = 0 。设触发器的初始状态为 0，此时主触发器 ） ， CP 1 的 R1 = 0 、 S1 = 1 ， CP = 1 时主触发器 为 1 状态 0 时， 触发器的 R 2 = 0 、 S 2 = 1 ， 触发器 为 1状 态。 触发器的初始状态为 1， ， CP
基本RS触发器的次态真值表 基本 触发器的次态真值表
SD
RD RD端称为清“0”端，只要它为 端称为清“ 端 低电平，输出即为“ 。 低电平，输出即为“0”。
SD端称为置“1”端，只 端称为置“ 端 要它为低电平，输出即 要它为低电平， 为“1”。 。 特征方程： 特征方程： Qn+1 = SD + RD • Qn 约束条件： 约束条件： SD + RD = 1
主编 曾令琴 制作 曾令琴 2004年12月 2004年12月
第二篇
10.1 触发器 10.2 计数器 10.3 寄存器 10.4 脉冲信号的产生与波形变换
第二篇
学习目的与要求
了解和熟记触发器和门电路的基本 区别； 区别；理解和牢记各类触发器的功能及 其触发方式； 其触发方式；掌握时序逻辑电路的分析 方法； 方法；理解时序逻辑电路的设计思路及 学会简单的同步时序逻辑电路的设计方 理解计数器、 法；理解计数器、寄存器的概念和功能 分析； 分析；学习利用数字电路实验台进行寄 存器、计数器实验的步骤和方法。 存器、计数器实验的步骤和方法。
第2页 页
JK触发器的工作原理 JK触发器的工作原理
主
J CP K &S1 C1 &R1
触 发 器
1
Q1 Q1
SD
从
S2 C2 R2
触 Q2 发 器
Q2
Q Q Q Q SD J C K RD
RD
1
0
(a) 电路 (b) 逻辑符号
（1）接收输入信号的过程 ） CP=1时，主触发器被打开，可以接收输入信号 、K，其输出 时 主触发器被打开，可以接收输入信号J、 ， 状态由输入信号的状态决定；但由于CP=0，从触发器被封锁， 状态由输入信号的状态决定；但由于 ，从触发器被封锁， 无论主触发器的输出状态如何变化，对从触发器均无影响， 无论主触发器的输出状态如何变化，对从触发器均无影响，即 触发器的输出状态保持不变 输出状态保持不变。 触发器的输出状态保持不变。
第2页 页
10.1.1. RS触发器 RS触发器
1. 基本RS触发器 基本RS触发器 RS
Q
一对具有互非关系的输出端， 一对具有互非关系的输出端，其中 Q 的状态称为触发器的状态。 的状态称为触发器的状态 触发器的状态。
Q
Q
Q
&
&
S
R
SD (a) 逻辑图
RD
SD RD (b) 逻辑符号
一对输入端子均为低电或有效。 一对输入端子均为低电或有效。
RD
SD
Q Q
置1
第2页 页
保持
置1
置0
置1
禁止
保持 不定
置1
2. 同步RS触发器 同步RS触发器
Q G1 &
SD
Q & G2
RD
Q
Q
Q
Q
S CP R
G3 &
& G4 S CP R (b) 逻辑符号
S
CP R (a) 逻辑电路
CP＝0时，RD=SD悬空为 ，无论输入何态，触发 ＝ 时 悬空为1，无论输入何态， 器均保持原态不变。 器均保持原态不变。 CP＝1时，触发器输出状态由R和S及Qn决定。 ＝ 时 触发器输出状态由 和 及 决定。