东北大学电子实验三:基本门电路及触发器

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

实验三:基本门电路及触发器

实验室:信息学馆347实验台号:27 日期:___________ --- 专业班级:机械130班姓名:学号:2013309

、实验目的

1. 了解TTL门电路的原理、性能和使用方法,验证基本门电路逻辑功能。

2. 掌握门电路的设计方法。

3. 验证J-K触发器的逻辑功能。

4. 掌握触发器转换的设计方法。

、实验内容

S n A n B n A n B n A n B n

(一)验证以下门电路的逻辑关系

C n A n Bi

1. 用与非门(00)实现与门逻辑关系:F=AB

F AB AB A B

2. 异或门(86):

(二):门电路的设计(二选一)

1. 用74LS00和74LS86设计半加器.

2. 用TTL与非门设计一个三人表决电路。

ABC 三个裁判,当表决某个提案时,多数人同意提案为通过。

(1为同意,0为不同意)

要求:用74LS00和74LS10芯片(三)验证JK触发器的逻辑关系

1. J-K触发器置位端、复位端及功能测试

图3-1 JK触发器(74LS112)和D触发器(74LS74) 2、设计J-K触发器转化成D触发器的电路

利用与非门和J-K触发器设计并测试逻辑功能

三、实验原理图

F 图3-2与门电路图3-3异或门电路

图3-4半加器

四、实验结果及数据处理

1.直接在实验原理图上标记芯片的引脚

2.写出实验结果。

(1)与门、异或门实验结果表(用数字万用表测量高低电平 1、0的电压值。)

(2)半加器实验结果

决电路结果

(5)

输入端输出原态输出次态R D S D J K Q Q+1

01***

1

A B C F 0000 0010 0100 0111 1000

1011 1101 1111决电路图(可以拍照

(4)表

图):

A

A

(6)设计J-K触发器转化成D触发器的电路(可以拍照图),验证电路的正确性。

五、思考题

1 •实验用的与非门和或门中不用的输入端如何处理

答:实验用的与非门中不用的输入端长接高电位“ 1”端处理。

或门中不用的输入端长接高电位“ 0”端处理。

2 •如果与非门的一个输入端接时钟,其余输入端应是什么状态时才允许脉冲通过答:如果与非门的一个输入端接时钟,其余输入端应是1状态时才允许脉冲通过

3. J-K触发器Q n=0时,如果时钟脉冲CP到来后,触发器处于“ T态,J-K两端应

预先分别是什么状态

答:J、K端都置1;或J置1, K置0皆可时钟脉冲CP到来后,触发器处于“ 1” ^态0

4. J-K触发器与D触发器的触发边沿有何不同

答:J-K触发器由脉冲下降沿(1 0)触发,D触发器由脉冲上升沿(0 1)触发。

相关文档
最新文档