方便预置的倒计时数显定时器实验报告

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

一、内容提要

在人们日常生活中,或大众关心的某项活动中,或电器使用过程中,常常需要一个倒计时计时器,用以醒目的显示要做的事件所剩下的时间,提醒人们做好准备。报告主要讲述了方便预置倒计时器工作原理以及其各个组成部分,记述了我们在整个设计过程中对各个部分的设计思路、对各部分电路设计方案的选择、元器件的筛选、以及对它们的调试、对调试结果的分析,到最后得到比较满意的实验结果的方方面面。

二、设计要求及主要指标

1.设置开始键。按动开始键倒计时开始,定时结束后声响提示。

2.设置预置键。定时时间可以在范围60妙任意预置,预置后的定时可重复使用

3.数字式显示剩余时间。

4.定时时间到自动进入预置状态,倒计时时预置键无效。

三、方案选择及电路工作原理

1)设计方案电路的结构框图

定时结束信号

两位十进制计数器

2)基本原理

倒计时数显式定时器电路由多谐振荡器—输出脉冲信号源、预置计数器(加法)、倒计时计数(减法)、D触发器、数码显示管和声响提示电路构成。

四、单元电路设计计算

1)多谐振荡器—输出脉冲信号源

时基电路要求送出频率为1s 的方波脉冲。 选用555定时器完成上述功能

图1. 555的管脚图和功能表

1

2 3 4

5

6 7 8 OUT

555

DIS GND Vcc CO

TH TR

R D

(a) 管脚图

(b )功能表

TH 1 R D

T 0

1 OUT 0

1

导通 >V CO 或 V CC

3

2 TR

> V CO 或 V CC

3

1 2

1 不变

3

2 > V CO 或 V CC

3

1 2

1 不变

⨯ ⨯

< V CO 或 V CC

3

1 2

1 0

1

导通 截止

由定时器555内部结构得知,2个比较器出发输入端6和2是接在一个端点上并跟电容C 连接,这个端点上的电容电压c u 变动,会同时导致两个比较器的输出电平改变,使RS 触发器的输出改变。电源CC U 经1R 和2R 给电容C 充电。当

c u 上升到

32CC U 时,6U =2U =3

2

CC U , 输出电压o u 为低电平,放电管T 导通,电容C 经2R 、放电端⑦放电,c u 开始下降,当下降到31CC U 时,6U =2U =3

1

CC U ,

输出电压o u 为高电平。同时放电管T 截止,放电端⑦断开,电源CC U 又经1R 和2R 给电容C 充电,使c u 上升。这样周而复始,电容电压c u 形成了一个周期性充电放电的指数波形,输出电压o u 就形成周期性的矩形脉冲。

占空比Q=1/2。

取频率f =1s ,C = 47μF ,则

15R k =Ω。

2)预置计数(加法)

1.432f RC

=

74LS190的管脚图和功能表见图2所示, 74LS190为十进制计数器,CTEN 为计数允许端,当允许端为低电平时,计数器允许计数。MAX/MIN 为最大/最小输出端(也称进位/借位信号输出端)。当计数器作加法计数,且Q D Q C Q B Q A =1001时,MAX/MIN=1,有进位输出;当计数器作减法计数,且Q D Q C Q B Q A =0000时,MAX/MIN=1,有借位输出。当计数器溢出时,MAX/MIN 输出端产生一个宽度为一个CLK 周期的正脉冲,同时RCO 也形成一个宽度等于时钟低电平部分的负脉冲,上述正脉冲或负脉冲的后沿比产生溢出的时钟脉冲上升沿稍微滞后,它们可作为级联信号来用。

3)倒计时计数(减法)

图2. 74LS190/191的管脚图和功能表

(a )管脚图

1 2 3 4 5 6 7 12

11 10

13 14

15 16 D

B

C

CLK

Q C Q B

Vcc Q D Q A A CTEN 74LS190/191

9

8

GND

MAX/MIN

D/U LOAD RCO

(b )功能表

图3. 74LS192的管脚图和功能表

(a )管脚图

1

2 3 4 5 6 7 12

11 10 13 14

15 16 D

B C

CLR Q C Q B

Vcc Q D Q A A DOWN 74LS192

9

8

GND

UP LOAD BO CO

(b )功能表

74LS192的管脚图和功能表见图3所示,74LS192为十进制计数器,也为双时钟计数器,加法计数脉冲和减法计数脉冲来自两个不同的脉冲源。注意:加到两个时钟

端的计数脉冲在时间上应该错开。当计数器作加法计数,且Q

D Q

C

Q

B

Q

A

=1001时,有

进位输出,CO端产生一个宽度等于时钟低电平部分的负脉冲;当计数器作减法计数,

且Q

D Q

C

Q

B

Q

A

=0000时,有借位输出,BO端产生一个宽度等于时钟低电平部分的负脉

冲。

相关文档
最新文档