卷积码编码器及Viterbi译码器的设计
卷积码的编码及解码Viterbi解码Word版
卷积码的编码及解码（Viterbi 解码）一、实验目的1、了解卷积码的基本原理；2、掌握卷积码编码的电路设计方法；2、掌握卷积码 Viterbi 译码的基本方法和电路设计方法。
二、实验仪器1、移动通信实验箱一台；2、台式计算机一台；三、实验原理1.卷积码编码原理卷积码是一个有限记忆系统，它也将信息序列切割成长度 k的一个个分组，与分组码不同的是在某一分组编码时，不仅参看本时刻的分组而且参看本时刻以前的 L 个分组。
我们把 L＋1 称为约束长度。
2.卷积码的译码算法（硬判决 Viterbi 译码）Viterbi译码算法是一种最大似然算法，它不是在网络图上依次比较所有可能的路径，而是接收一段，计算，比较一段，保留最有可能的路径，从而达到整个码序列是一个最大似然序列。
Viterbi解码算法的基本步骤如下：1、从某一时间单位j＝m开始，对进入每一状态的所有长为j段分支的部分路径，计算部分路径度量。
对每一状态，挑选并存储一条有最大度量的部分路径及其部分度量，称此部分路径为留选（幸存）路径。
2、j增加1，把此时刻进入每一状态的所有分支度量，和同这些分支相连的前一时刻的留选路径的度量相加，得到了此时刻进入每一状态的留选路径，加以存储并删去其他所有的路径。
因此留选路径延长了一个分支。
3、若j<L+m，则重复以上步骤，否则停止，译码器得到了有最大路径度量的路径。
上面的过程可以简单的总结为“加、比、选”（也称ACS）。
四、实验步骤1、将实验箱和计算机通过串行口连接好，为实验箱上电。
2、将与实验箱相连的电脑上的学生平台程序打开。
在“实验选择”栏中选择“卷积码”实验，点击确认键。
从而进入此实验界面。
3、在实验界面上点“生成数据”，让系统生成待编码的随机比特。
也可在界面上直接双击所显示的 bit，修改其值。
4、在界面上点击下发“原始数据”，该数据将被送入单片机（或 CPLD）进行卷积编码然后经过编码的数据被送回学生平台并显示在“编码数据”栏。
Viterbi译码的MATLAB仿真研究
BUPT卷积码编码及Viterbi译码班级：07114学号：070422姓名：吴希龙指导老师：彭岳星邮箱：FusionBupt@1. 序言卷积码最早于1955年由Elias 提出，稍后，1957年Wozencraft 提出了一种有效地译码方法即序列译码。
1963年Massey 提出了一种性能稍差但是比较实用的门限译码方法，使得卷积码开始走向实用化。
而后1967年Viterbi 提出了最大似然译码算法，它对存储级数较小的卷积码很容易实现，被称作Viterbi 译码算法，广泛的应用于现代通信中。
2. 卷积码编码及译码原理2.1 卷积码编码原理卷积码是一种性能优越的信道编码，它的编码器和解码器都比较易于实现，同时还具有较强的纠错能力，这使得它的使用越来越广泛。
卷积码一般表示为(n,k,K)的形式，即将k 各信息比特编码为n 个比特的码组，K 为编码约束长度，说明编码过程中相互约束的码段个数。
卷积码编码后的n 各码元不经与当前组的k 个信息比特有关，还与前K-1个输入组的信息比特有关。
编码过程中相互关联的码元有K*n 个。
R=k/n 是编码效率。
编码效率和约束长度是衡量卷积码的两个重要参数。
典型的卷积码一般选n,k 较小，但K 值可取较大(>10)，以获得简单而高性能的卷积码。
卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。
2.1.1 卷积码解析表示法卷积码的解析表示发大致可以分为离散卷积法，生成矩阵法，码多项式法。
下面以离散卷积为例进行说明。
卷积码的编码器一般比较简单，为一个具有k 个输入端，n 个输出端，m 级移位寄存器的有限状态有记忆系统。
下图所示为(2,1,7)卷积码的编码器。
若输入序列为u =(u 0u 1u 2u 3……),则对应两个码字序列c ①=(c 0①c 1①c 2①c 3①……)和c ②=(c 0②c 1②c 2②c 3②……)相应的编码方程可写为c ①=u ∗g ①，c ②=u ∗g ②，c=(c ①,c ②)。
(2,1,7)卷积码Viterbi译码器FPGA实现方案
(2,1,7)卷积码Viterbi译码器FPGA实现方案韩可;邓中亮;施乐宁【摘要】移动通信系统标准中普遍采用卷积码作为信道编码方案.本文阐述了目前最常用的卷积码译码算法——Viterbi译码算法,然后给出了(2,1,7)卷积码编码电路FPGA实现方法.该方法给出了新的Viterbi幸运路径算法和高效的状态度量存储技术,可以充分利用FPGA的优势获得较好的译码结果.利用幸存路径交换寄存器模块,能有效减少存储量并降低功耗.【期刊名称】《现代电子技术》【年(卷),期】2007(030)015【总页数】4页(P90-92,96)【关键词】Viterbi译码;FPGA;卷积码;寄存器交换;回溯【作者】韩可;邓中亮;施乐宁【作者单位】北京邮电大学,电子工程学院,北京,100876;北京邮电大学,电子工程学院,北京,100876;北京航空航天大学,电子信息工程学院,北京,100083【正文语种】中文【中图分类】TN74在无线通信过程中，信道中的噪声干扰会造成接收端的一定的误码率,这必定会影响无线数据传输的精确性。
为了解决这一问题经常采用信道编码技术。
卷积编码和Viterbi译码是广泛使用的信道编码技术，具有一定的克服突发错误的能力，可以降低信道的误码率，带来很高的编码增益。
因而卷积编码和Viterbi译码也是目前移动通信中的重要组成部分。
1 (2，1，7)卷积码Viterbi译码原理卷积码的译码方式有3种[1]：Viterbi译码、序列译码、门限译码。
Viterbi译码具有最佳性能。
Viterbi译码的主要思想就是根据产生卷积码的网格图[2](或称为状态图)，图1以(2，1，3)码为例，确定最可能的发送序列，这个最可能的发送序列对应网格图上的某一特殊路径。
译码时，将接收序列与网格图上所有可能的传输路径相比较，求其汉明距离，从中选择具有最小距离的发送序列，距离最小表示接收码取此序列的可能性最大。
假设为(n，k，N)码，下面详细叙述Viterbi译码算法。
卷积编码及Viterbi译码的低时延FPGA设计实现
卷积编码及Viterbi译码的低时延FPGA设计实现张健，吴倩文，高泽峰，周志刚(杭州电子科技大学电子信息学院袁浙江杭州310018)摘要：针对毫米波通信的高速率和低时延设计要求,设计实现1/2码率(2,1,7)卷积码的低时延译码。
采用高度并行优化实现框架、低延时的最小值选择方式，获得Viterbi硬判决译码算法的输出遥利用基于Xilinx公司的Artix7-xc7a200t芯片综合后，译码器的数据输出延时约89个时钟周期，最高工作频率可达203.92MHz遥结果表明，该译码器可支持吉比特级的数据传输速率，实现了低延时、高速率的编译码器遥关键词：毫米波通信；卷积码；Viterbi译码；system generator中图分类号：TN911.22文献标识码：A DOI:10.16157/j.issn.0258-7998.201025中文引用格式：张健袁吴倩文，高泽峰袁等.卷积编码及Viterbi译码的低时延FPGA设计实现[J].电子技术应用，2021,47 (6)：96-99.英文弓I用格式：Zhang Jian,Wu Qianwen,Gao Zefeng,et al.Low-latency FPGA design and implementation of convolutional coding and Viterbi decoding[J].Application of Electronic Technique,2021,47(6)：96-99.Low-latency FPGA design and implementation of convolutionalcoding and Viterbi decodingZhang Jian,Wu Qianwen,Gao Zefeng,Zhou Zhigang(School of Electronic Information,Hangzhou Dianzi University,Hangzhou310018,China)Abstract:Aiming at the high-speed and low-delay design requirements of millimeter wave communications,this paper designs low-delay decoding of convolutional codes with1/2code rate(2,1,7).A highly parallel optimization implementation framework and a low-latency minimum selection method are adopted to obtain the output of the Viterbi hard decision decoding algorithm.After synthesis using the Artix7-xc7a200t chip based on Xilinx,the data output delay of the decoder is about89clock cycles,and the highest operating frequency can reach203.92MHz.The results show that the decoder can support gigabit-level data transmission rates,and realizes a low-latency,high-rate codec.Key words:millimeter wave communication；convolutional code；Viterbi decoding；system generator0引言近年来,5G移动通信技术的发展受到人们的广泛关注,高速率、高可靠、低时延的高能效通信成为毫米波通信中的重要因素［1-2」。
数字通信中的卷积编码及Viterbi译码器设计
必 须 采 用 差 错 控 制 编码 等信 道 编码 技 术 ，使 误 码
率 进 一步 降低 。 差错 控 制 编 码 的基 本 过 程 是 ：在 发 送 端 被 传
的标 准 中等 等 。当然 ， 可 以应用 在 有线 通 信 的数 也 字视 频 广播 （ Ｖ 系统 之 中 。在 欧 洲制 定 的 Ｄ Ｂ Ｄ Ｂ） Ｖ — Ｃ标准 中 ，采 取 了卷积 码 和 分组 码 级 联 的方 法 ， 即 以 约 束 长 度 为 ７的卷 积 码 作 为外 码 ， Ｒ （ ｅ ｄ 以 Ｓ Ｒ ｅ— Ｓ ｌ ｍ ｎ 码 作 为 内码 。 ｏｉ ｏ ） ｏ
１ 差错 控制编 码的概 述
数 字信息 在有 噪声 的信道 中传输 时 ，会受 到噪
声 干扰 的影响 ， 码总 是不可 避免 的 。 码率 的大小 误 误
差 错 控 制 编 码 所 要 解 决 的 问题 就是 探 索 各 种
Hale Waihona Puke 编码 和译 码 方 法 。其基 本 方 法有 两 种 ， 种 是 自动 一 重 发 请 求 （ Ｑ： ｕｏ ｔ ｅ ｅｔ Ｒ ｑ ｅｔ方 法 ， ＡＲ Ａ ｔｍａ ｃ Ｒ ｐ ａ ｅ ｕ ｓ） ｉ
即在 接 收端 能够 通 过 检验 约束 关 系来 发 现 错误 ， 然
后 通 知发 送 端重 新 发送 出错 的部 分 ； 另一 种 是前 向 纠错 （ Ｅ Ｆ ｒ ａｄ Ｅ ｒｒ Ｃ ｒ ｃｉ ） 法 ， 收 端 Ｆ Ｃ： ｏｗ ｒ ｒ ｏｒ ｔ ｎ 方 ｏ ｅ ｏ 接
与许 多 因素有关 ，最基 本 的就是 信道 中随机干扰 的 大 小相 对 于有 用信 号 的强 度 比 ， 即信 噪 比（ ｖ 。 Ｅ ０ ） 根 据 香 农 信 息 理 论 ， 要 使 只 足 够 大 ， 可 以 就
通过Viterbi译码算法实现译码器优化实现方案
通过Viterbi译码算法实现译码器优化实现方案
1 引言
由于卷积码优良的性能，被广泛应用于深空通信、卫星通信和2G、3G移动通信中。
卷积码有三种译码方法：门限译码、概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。
从工程应用角度看，对Viterbi译码器的性能*价指标主要有译码速度、处理时延和资源占用等。
本文通过对Viterbi译码算法及卷积码编码网格图特点的分析，提出一种在FPGA设计中，采用全并行结构、判决信息比特与路径信息向量同步存储以及路径度量最小量化的译码器优化实现方案。
测试和试验结果表明，该方案与传统的译码算法相比，具有更高的速度、更低的时延和更简单的结构。
2 卷积编码网格图特点
图1所示为卷积编码网格图结构，图中每一状态有两条输入支路和两条输出支路。
2.1 输入支路的特点
任意一个状态节点Si都有两条输入支路，且这两条输入支路对应的源节点分别为：
此外，i为偶数时，两条输入支路的输入信息都为‘1’；i为奇数时，两条输入支路的输入信息都为‘0’。
2.2 输出支路的特点
任意一个状态节点Si都有两条输出支路，且两条输出支路对应的目的节点分别为：
此外，目的节点是Sj1的输出支路对应的输入信息都为‘0’；目的节点是Sj2的输出支路对应的输入信息都为‘1’。
3 Viterbi译码器的优化算法
3.1 判决信息比特与路径信息向量同步存储算法。
卷积码的维特比译码原理及仿真
卷积码的维特比译码原理及仿真摘 要 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab 软件进行设计与仿真，并进行误码率分析。
实验原理QPSK ：QPSK 是英文QuadraturePhaseShiftKeying 的缩略语简称，意为正交相移键控，是一种数字调制方式。
四相相移键控信号简称“QPSK ”。
它分为绝对相移和相对相移两种。
卷积码：又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。
积码将k 个信息比特编成n 个比特，但k 和n 通常很小，特别适合以串行形式进行传输，时延小。
卷积码是在一个滑动的数据比特序列上进行模2和操作，从而生成一个比特码流。
卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。
卷积码具有误码纠错的能力，首先被引入卫星和太空的通信中。
NASA 标准（2，1，6）卷积码生成多项式为： 346134562()1()1g D D D D D g D D D D D=++++=++++其卷积编码器为：图1.1 K=7，码率为1/2的卷积码编码器维特比译码：采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。
如果接收到L 组信息比特，每个符号包括v 个比特。
接收到的Lv 比特序列与2L 条路径进行比较，汉明距离最近的那一条路径被选择为最有可能被传输的路劲。
当L 较大时，使得译码器难以实现。
维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。
它并不是在网格图上一次比较所有可能的2kL 条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。
下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。
卷积编码和Viterbi译码
卷积编码和Viterbi译码摘要本文的目的是向读者介绍了前向纠错技术的卷积编码和Viterbi译码。
前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。
在添加这种冗余信息的过程称为信道编码。
卷积编码和分组编码是两个主要的渠道形式编码。
简介前向纠错的目的（FEC）的是改善增加了一些精心设计的冗余信息，正在通过信道传输数据的通道容量。
在添加这种冗余信息的过程称为信道编码。
卷积编码和分组编码是两个主要的渠道形式编码。
卷积码串行数据操作，一次一个或数位。
分组码操作比较大（通常，多达几百个字节的情侣）消息块。
有很多有用的分组码和卷积多种，以及接收解码算法编码信息的DNA序列来恢复原来的各种数据。
卷积编码和Viterbi译码前向纠错技术，是一种特别适合于在其中一个已损坏的发射信号加性高斯白噪声（AWGN）的主要通道。
你能想到的AWGN信道的噪声，其电压分布也随着时间的推移，可以说是用高斯，或正常，统计分布特征，即一钟形曲线。
这个电压分布具有零均值和标准差这是一个信号与噪声比接收信号的信噪比（SNR）函数。
让我们承担起接收到的信号电平是固定的时刻。
这时如果信噪比高，噪声标准偏差小，反之亦然。
在数字通信，信噪比通常是衡量Eb /N的它代表噪声密度双面能源每比特除以之一。
卷积码通常是描述使用两个参数：码率和约束长度。
码率k/n，是表示为比特数为卷积编码器（十一）信道符号卷积编码器输出的编码器在给定的周期（N）的数量之比。
约束长度参数，钾，表示该卷积编码器的“长度”，即有多少K位阶段提供饲料的组合逻辑，产生输出符号。
K是密切相关的参数米，这表明有多少位的输入编码器周期被保留，用于编码后第一次在卷积编码器输入的出现。
的m参数可以被认为是编码器的记忆长度。
在本教程中，并在此示例的源代码，我集中精力率1 / 2卷积码。
Viterbi译码是一种两个卷积编码与解码，其他类型的算法类型的顺序解码。
matlab卷积编码与viterbi译码的实现
matlab卷积编码与viterbi译码的实现MATLAB中viterbi译码算法讨论⼤家可以再评论区交流！！！MATLAB中实现viterbi译码的函数为：convenc其中：code = convenc（msg，trellis）vitdec其中：vitdec（code，trellis，tblen，opmode，dectype）code卷积编码，trellis⽹格表，tblen回溯长度，opmode：cont、term、trunc，dectype：unquant、hard、soft；本⼈最近在做⼀个关于viterbi译码算法，最终在FPGA中实现，在FPGA中最终的实现⽅案为xillinx IP核实现。
在此之前⽤MATLAB进⾏仿真验证。
matlab程序：Tre = poly2trellis（7，[133 171]）;通过poly2trellis⽣成逻辑关系图，如下图所⽰。
逻辑关系图%卷积编码：msg = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1]；code = convenc（msg，Tre）；%code = [0,0,1,1,0,1,0,0,0,1,1,0,0,1,0,1,1,0,0,0,1,0,0,0,1,0,1,0,0,1,1,1,1,1,1,1,0,0,1,1,0,1,0,1,1,1,1,0]；%这是通过convenc函数⽣成的卷积码%vitdec译码：%在vitdec译码过程中采⽤硬判决，通过不同的tblen和opmode来找出其中关系。
%（1） opmode = conttblen = 12;msg_dat = vitdec(code,Tre,tblen,'cont','hard');%msg_dat =[ 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 ];%通过了解到cont模式中，vitdec译码会有延迟，延迟的长度为tblen长度，所以在此对vitdec进⾏修改code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;code_temp = [code,zeros(1,24)];msg_temp = vitdec(code_temp ,T,12,'cont','hard')msg_dat = msg_temp(13:end);%msg_dat = [ 0 0 0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0];%此时vitdec译码出来的数据和信源在后⾯最后⼀位不⼀样%（2） opmode = termtblen = 12；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了tblen = 18；msg_dat = vitdec(code,Tre,tblen,'term','hard');%msg_dat = [0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 1 0 0 0 0 0 0 0];%此时vitdec译码出来的数据和信源⼀样前16位和信源⼀样后⾯的就出错了%（3）opmode = trunctblen = 12;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样tblen = 18;msg_dat = vitdec(code,Tre,tblen,'trunc','hard');%msg_dat = [ 0 1 0 1 1 0 1 0 1 1 1 1 0 0 1 1 0 0 1 0 1 0 0 1];%此时vitdec译码出来的数据和信源⼀样总结：以上通过⽐较tblen和opmode模式的不同对产⽣的结果，其中cont和trunc的模式总结起来就是cont有tblen延迟，但是trunc没有。
基于FPGA的Viterbi译码器设计
／ 一 、
一 ，一
图２ （ ， １ ）卷 积 码 状 态 图 ２ ，３
结 合状 态 图可 得 出如 图３ 示 的状 态 与 时 间 所
＇ 一／ 一 、
一＼ ，一 一
关 系图 ，称为 网格 图。该 图设 输入 信 息数 目Ｌ ５ ＝， 所 以 画有 Ｌ Ｎ ８ 时 间单 位 （ 点） ＋ ＝个 节 ，图３ 分别 中
并在Ｑ ａｔｓＩ 进行 仿真 。首先 利用 编码 器对 已 ｕｒ 下 ｕＩ
知 的序列 进行 编码 ，产生 这个输 入序 列 的编码 码 字 ，并 对产 生 的编码码 字 进行人 为加 扰 ，用 以验 证 所 设 计 的Ｖ ｔｒｉ 码 器 对 错 误 信 息 的 纠错 能 ｉ ｂ译 ｅ 力 。图５ 示是该 译码 器 的仿真 图 ，对于 图５ 所 ，通
ｔ ａ 司的Ｅ ３ １ ０ ７ ０ ８ 片的 （，１ ）Ｖ ｔｒｉ ｅ公 ｒ Ｐ Ｃ ２Ｆ ８Ｃ 芯 ２ ，７ ｉ ｂ译码 器 ， 同时给 出 了时序 仿真 图。 ｅ
关 键 词 ：卷 积 码 ；Ｖ ｔｒｉ 码 ；Ｆ Ｇ ｉ ｂ译 ｅ Ｐ Ａ
０ 引 言
在 现代 通信 系 统 中 ，要 使信 号 能够 更 可靠 地
法 。它 并不是 在 网格 图上一次 比较所 有可 能 的２
看 出 ，输入 的序 列 与译 码 输 出的序列 一致 ，故 可 证 明Ｖ ｔ ｖ 码器设 计 的正确性 。 ｉ ｒｉ ｅ 译
条 路径 （ 列） 序 ，而 是 接 收一 段 ，就 计算 、 比较 、
选 择一段 最可 能 的码 段 ｆ 支） 分 ，从而使 整个 码序 列达到一个 有最 大似然 函数 的序列 。
第２０ 第５ １卷 年 月 ２ 期 ０ ５ １
卷积码的维特比译码
卷积码的维特比译码卷积编码器自身具有网格构造，基于此构造我们给出两种译码算法：Viterbi 译码算法和BCJR 译码算法。
基于某种准那么，这两种算法都是最优的。
1967 年，Viterbi 提出了卷积码的Viterbi 译码算法，后来Omura 证明Viterbi 译码算法等效于在加权图中寻找最优途径问题的一个动态规划〔Dynamic Programming〕解决方案，随后，Forney 证明它实际上是最大似然〔ML，Maximum Likelihood〕译码算法，即译码器选择输出的码字通常使接收序列的条件概率最大化。
BCJR 算法是1974 年提出的，它实际上是最大后验概率〔MAP，Maximum A Posteriori probability〕译码算法。
这两种算法的最优化目的略有不同：在MAP 译码算法中，信息比特错误概率是最小的，而在ML 译码算法中，码字错误概率是最小的，但两种译码算法的性能在本质上是一样的。
由于Viterbi 算法实现更简单，因此在实际应用比较广泛，但在迭代译码应用中，例如逼近Shannon 限的Turbo 码，常使用BCJR 算法。
另外，在迭代译码应用中，还有一种Viterbi 算法的变种：软输出Viterbi 算法〔SOV A，Soft-Output Viterbi Algorithm〕，它是Hagenauer 和Hoeher 在1989 年提出的。
为了理解Viterbi 译码算法，我们需要将编码器状态图按时间展开〔因为状态图不能反映出时间变化情况〕，即在每个时间单元用一个分隔开的状态图来表示。
例如〔3，1，2〕非系统前馈编码器，其生成矩阵为：G(D)=[1+D1+D21+D+D2]〔1〕图1 〔a〕〔3，1，2〕编码器〔b〕网格图〔h＝5〕假定信息序列长度为h＝5，那么网格图包含有h＋m＋1＝8 个时间单元，用0 到h＋m＝7 来标识，如图1〔b〕所示。
假设编码器总是从全0 态S0 开始，又回到全0 态，前m＝2 个时间单元对应于编码器开始从S0“启程〞，最后m＝2 个时间单元对应于向S0“返航〞。
开题报告-卷积码的编码译码的设计与实现
一、选题的依据及意义：（一）选题依据现代通讯技术正以其前所未有的速度发展着，信息传输对于信道的要求越来越高。
为了提高通信的可靠性，就需要对于信道状况进行控制。
增加发送信号功率的做法在实际中经常要受到条件的限制，而采用编程的方法则可以有效的对信道的差错进行控制，因而，在实际中编程控制差错的途径有着广泛的应用。
近年来，随着大规模集成电路的发展，电路实现技术水平获得较大程度的提高，卷积码在众多通信系统和计算机系统中得到了越来越广泛的应用。
对于卷积码的研究，编码器比较简单，模式也很统一。
主要是研究提高卷积码的译码速度和可靠性。
为实现通信的可靠性，基本有两种途径：一是增加输出信号的功率，增加接受端的信噪比；第二种是利用编码的方式对信道干扰误码进行控制。
前一种方法容易受到实际条件的限制，不是任何情况都能使用。
而这个问题可以利用编码来解决，使得实用性增加，成本下降。
译码算法中最重要的Viterbi算法问世以来，软件仿真和实现都得到了迅速的发展。
由于Viterbi 译码算法简单，易于实现，并且能够得到较大的编码增益，因此基于Viterbi 译码算法的卷积码得到了广泛应用。
事实上，Viterbi算法的过程可以看做是在状态机模型基础内逐渐减少概率路径的过程。
因为解码是编码的一个逆序过程，接受信息和初始信息是我们已知的信息，我们无法找到一个逆序的算法来计算所输入的信息。
Viterbi算法是利用重新编码的思想，计算每一条路径可能的概率的大小，用几率最大的那一条路径来模拟编码的过程。
从而译出输入信息比特。
而状态机模型的使用大幅度提升了解码过程中寻找正确路径的速度。
因此viterbi译码算法具有非常实用的意义。
（二）选题意义近年来，信息技术和通信技术的突出成就和急剧发展。
集中表现在个人通信，多媒体信息业务，互联网络应用三个方面。
把信息送给个人，使移动通信走向个人通信，在任何地方和任何状态都可打通电话的移动通信给人们带来了极大的方便。
卷积码的编码和译码
卷积码是一种纠错编码技术，通常用于无线通信和数字通信系统中，以提高数据传输的可靠性。
卷积码的编码和译码是两个关键步骤，下面分别介绍这两个步骤：**编码：**1. **选择卷积码的参数：** 在编码之前，您需要确定卷积码的参数，包括约束长度（constraint length）、生成多项式（generator polynomial）和码率（code rate）。
这些参数将决定编码器的结构和性能。
2. **构建编码器：** 卷积码编码器通常是一个有限状态自动机（Finite State Machine，FSM）。
根据所选的生成多项式，配置编码器的状态转移图。
编码器的输入是要编码的数据位，输出是编码后的码字。
3. **编码操作：** 对每个输入位进行编码操作。
编码器的状态会根据输入位的不同而变化，从而生成不同的编码输出。
通常，每个输入位都会产生多个输出位，这是卷积码的特点之一。
4. **输出码字：** 编码器将生成的码字传送出来，以便传输或存储。
**译码：**1. **构建译码器：** 卷积码的译码器通常是使用一种称为Viterbi算法的最大似然译码方法来实现的。
译码器需要与编码器具有相同的约束长度和生成多项式。
2. **接收和测量：** 译码器接收传输的码字，并测量接收到的码字与每个可能的发送码字之间的距离或差异。
这些度量值用于决定哪个发送码字最有可能是原始数据。
3. **路径追踪：** Viterbi算法使用路径追踪技术来跟踪可能的状态序列，并根据度量值来选择最有可能的路径。
这个过程可以看作是在状态图上搜索最佳路径的过程。
4. **译码操作：** 根据最佳路径上的状态序列，译码器重建原始数据位。
这些数据位就是译码器的输出。
卷积码的译码是一种计算密集型的过程，通常需要高效的硬件支持，特别是在高速通信系统中。
Viterbi算法是一种复杂的算法，但它在纠错性能方面非常出色，可以大大提高数据传输的可靠性。
_2_1_7_卷积编码及其维特比译码算法的软件实现
第4卷 第6期信息与电子工程Vo1．4，No．6 2006年12月INFORMATION AND ELECTRONIC ENGINEERING Dec．，2006 文章编号：1672-2892 (2006)06-0467-03(2,1,7)卷积编码及其维特比译码算法的软件实现刘少阳，邹永(国防科技大学电子科学与工程学院，湖南长沙 410073)摘要：提出了一种(2,1,7)卷积编码及其维特比(Viterbi)译码的软件实现方案，在Matlab环境中应用软件技术实现了(2,1,7)卷积码的Viterbi译码器功能。
测试证明，该Viterbi译码算法在低信噪比下的误码率仍能达到10-6。
关键词：卷积编码；维特比译码；Matlab中图分类号：TN957.51+3 文献标识码：ASoftware Implementation of (2,1,7) Convolutional Coding andIts Viterbi Decoding AlgorithmLIU Shao-yang，ZOU Yong(School of Electronic Science and Engineering，National University of Defense Technology，Changsha Hunan 410073，China)Abstract: A software scheme of (2,1,7) convolutional coding and Viterbi decoding technology is presented，which implements Viterbi decoder function of (2,1,7) convolutional code in the Matlab.According to the test, the BER(Bit Error Rate)of Viterbi algorithm can still reach 10-6in the lowSNR( Signal-to-Noise Ratio).Key words: convolutional coding；Viterbi decoding；Matlab1 引言卷积码是由Elias于1955年提出的。
卷积编码及基于DSP的Viterbi译码器设计
第 ０ｌ卷第 ５期 ２ ３年 ｌ 月 ０２ ０
信 息 与 控 制
Ｉ ｆ ｒ ａ ｉｎ ａ ｄ Ｃｏ ｔｏ ｎ ｏ ｍ ｔｏ ｎ ｎ ｒ ｌ
Ｖ ｏ ．３ Ｎ ｏ． １ １． ５
ＯＣ ．．２ ０ ｔ ０２
文 章 编 号 ：０ ２０ １ （０ ２ ０ — ７— ４ １ ０ — ４ １ ２ ０ ） ５４ ３０
ｃ ｎ ｒ ｌｃ ｄ ｎ ） ｏ ｔ ｏ ｏ ｉ ｇ
另 一 种 是 前 向纠 错 （ Ｅ 方 法 ， 收 端 能 根 据 接 收 Ｆ Ｃ） 接 序 列 的具 体 情 况 ， 测 出发 送 端 最 有 可 能 发 送 的 序 猜 列．Ｅ Ｆ Ｃ不 需 要 反 馈 信 道 ， 要 求 检 错 重 发 ， 而 延 不 因
卷 积 编 码 及 基 于 ＤＳ 的 Ｖｉｅ ｂ 译 码 器 设 计 Ｐ ｔｒ ｉ
赵 冰
（ 济大学 中德 学院信 号与信 息处 理专业 同 上海 ２ ０９ ） ０ ０ ２
摘
要 ： 积 编 码 是 前 向 纠 错 的 差 错 控 制 编 码 方 法 之 一 ， ｔｒｉ 码 是 卷 积 码 的 一 种 杰 出 的 译 码 算 法 ， 卷 Ｖｉ ｂ 译 ｅ
卷 积码 和 分 组 码 是 差 错 控 制 编 码 的两 种 主要 形 式 ， 积码 处 理 连 续 数 据 ， 次 处 理 １位 或 几 位 ， 卷 一 分 组 码 处 理 一 个 相 当 大 的 消 息 块 （ 般 可 以到 几 百 字 一 节 ） 在 编 码 器 复 杂 度 相 同 的 情 况 下 ， 积 码 的 性 能 ． 卷 优 于 分 组 码 ， 今 卷 积 码 被 使 用 于 几 乎 所 有 的无 线 如 通 信 标 准 中 ， ＧＳ 、Ｓ ９ 、 ＧＰ 和 Ｃ 如 Ｍ Ｉ 一５ ３ Ｐ ＤＭＡ２ ０ ００ 等 ， 可 以应用在 有线 的数字视频 广播 （ 也 ＤＶＢ） 统 系
卷积码的编译码原理和仿真 论文
卷积码的编译原理及仿真摘 要 本课程设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab 软件进行设计与仿真，并进行误码率分析。
实验原理QPSK ：QPSK 是英文QuadraturePhaseShiftKeying 的缩略语简称，意为正交相移键控，是一种数字调制方式。
四相相移键控信号简称“QPSK ”。
它分为绝对相移和相对相移两种。
卷积码：又称连环码，是由伊莱亚斯(P.elias)于1955年提出来的一种非分组码。
积码将k 个信息比特编成n 个比特，但k 和n 通常很小，特别适合以串行形式进行传输，时延小。
卷积码是在一个滑动的数据比特序列上进行模2和操作，从而生成一个比特码流。
卷积码和分组码的根本区别在于，它不是把信息序列分组后再进行单独编码，而是由连续输入的信息序列得到连续输出的已编码序列。
卷积码具有误码纠错的能力，首先被引入卫星和太空的通信中。
NASA 标准（2，1，6）卷积码生成多项式为：346134562()1()1g D D D D Dg D D D D D=++++=++++ 其卷积编码器为：输入序列++输出c1输出c2图1.1 K=7，码率为1/2的卷积码编码器维特比译码：采用概率译码的基本思想是：把已接收序列与所有可能的发送序列做比较，选择其中码距最小的一个序列作为发送序列。
如果接收到L 组信息比特，每个符号包括v 个比特。
接收到的Lv 比特序列与2L 条路径进行比较，汉明距离最近的那一条路径被选择为最有可能被传输的路劲。
当L 较大时，使得译码器难以实现。
维特比算法则对上述概率译码做了简化，以至成为了一种实用化的概率算法。
它并不是在网格图上一次比较所有可能的2kL 条路径(序列)，而是接收一段，计算和比较一段，选择一段最大似然可能的码段，从而达到整个码序列是一个最大似然值得序列。
下面以图2.1的(2，1，3)卷积码编码器所编出的码为例，来说明维特比解码的方法和运作过程。
基于维特比算法的卷积码译码实验
基于维特比算法的卷积码译码实验摘要：本文主要简述了卷积码的编码过程，以及维特比算法译码的主要原理，是将接收到的编码序列与所有可能的发送序列作比较，选出汉明距离最小的一个序列作为译码输出。
本文根据维特比算法译码原理在matlab编写了程序仿真,对（2，1，7）卷积码数据进行加高斯白噪声，对比不同信噪比下的维特比译码误比特率。
关键词：卷积码；维特比；误比特率1引言卷积码是一种非分组码，它在1955年被伊利亚斯提出的卷积码在编码时是把k个比特的信息段编写成n个比特的码组，但是其监督码元不仅与当前编码比特信息有关，还与前面（N-1）个比特有关，N为卷积码的编码约束度，卷积码通常记为（n，k，N）[1]。
根据卷积码的特性，它更适合用于前向纠错，对于许多实际情况下它的效果好于分组码，并且运算简单，它尤其适合用在被高斯白噪声所干扰的传输信道[2]。
本文主要探索的是（2，1，7）卷积码的译码算法。
2卷积码的编码原理卷积码的编码器的主要由移位寄存器、模2加法器组成。
如图1[3]所示，为（2，1，7）卷积码的编码示意图，其卷积码的生成多项式的八进制表示为（133，171），八进制133转化为二进制为1011011，其中1比特的位置即代表那个移位寄存器的值作为模2加法器的输入，即生成多项式133描述的是图1中模2加法器输出Y，与此同理，生成多项式171描述的是模2加法器输出X。
至于生成多项式为什么是133和171，这其中涉及到编码的检错纠错能力问题、编码的复杂程度等因素，本文不深入探索这个。
很显然，共需要6个移位寄存器，和两个模2加法器来完成编码。
初始状态时，编码器的移位寄存器的值为0。
如待编码的信息序列为11，当第一个数据从最左端进去时，输出X的值为1，输出Y的值为1。
移位寄存器最右边的值不要了，然后把剩下的移位寄存器的值往右边移动一位，再把数据1放在移位寄存器的最左边。
然后再输入第二位待编码数据1，同理输出X值为0，输出Y的值为1。
卷积码编码和维特比译码的性能对比
卷积码编码和维特比译码的性能对比1.引言卷积码的编码器是由一个有k位输入、n位输出，且具有m位移位寄存器构成的有限状态的有记忆系统，通常称它为时序网络。
编码器的整体约束长度为v,是全部k个移位寄存器的长度之和。
具有这样的编码器的卷积码称作[n,k,v]卷积码。
对于一个（n,1,v）编码器，约束长度v等于存储级数m.卷积码是由k个信息比特编码成n（nk）比特的码组，编码出的n比特码组值不仅与当前码字中的k个信息比特值有关，而且与其前面v个码组中的v*k个信息比特值有关。
卷积码有三种译码方式：序列译码、门限译码和概率译码。
其中，概率译码依据最大似然译码原理在全部可能路径中求取与接收路径最相像的一条路径，具有最佳的纠错性能，维特比译码是概率译码中极重要的一种方式。
序列译码和门限译码则不肯定能找出与接收路径最相像的一条路径。
不同于维特比译码，门限译码与序列译码所需的计算量是可变的且对于给定信息分组的最终判决仅仅基于（m+1）个接收分组，而不是基于整个接收序列。
与维特比译码所使用的对数似然量度不同，序列译码所使用的量度为Fano量度。
在接收序列受扰严峻的状况下，序列译码的计算量大于维特比译码所需的固定计算量，虽然序列译码要求的平均计算次数通常小于维特比译码。
在采纳并行处理的状况下，维特比译码的速度会优于序列译码。
在同样码率和存储级数的条件下，门限译码的性能比维特比译码低大约3dB.维特比译码的数据输出方式有硬判决及软判决两种方式，本文选取生成多项式为561,753的（2,1,8）卷积码对硬判决的性能进行分析，并依据维特比译码的原理以及卷积码的特性，对卷积码编码和维特比译码过程在加性高斯白噪声（AWGN）信道下进行仿真，并且依据仿真结果对维特比译码（硬判决）的结果进行分析。
由于卷积码的生成可以看做一个马尔科夫过程，因此，不同状态间的转移概率对描述这个过程有极关键的作用。
本文则基于MATLAB对不同状态间的转移概率进行求解，从而更精确地分析维特比译码的性能。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
1.
卷积码是一种性能优越的信道编码。(n ,k ,N) 表示把 k 个信息比特编成 n 个比特，N 为编码约束长度,说明编码过程中互相约束的码段个数。卷积码编码后的 n 个码元不仅与当前组的 k 个信息比特有关,而且与前 N - 1 个输入组的信息比特有关。编码过程中相互关联的码元有 N ×n 个。R = k/ n 是卷积码 的码率,码率和约束长度是衡量卷积码的两个重要参数。 卷积码的编码描述方式有很多种：冲激响应描述法、生成矩阵描述法、多项式乘积描述法、状态图描述，树图描述，网格图描述等。卷积码的纠错能力随着 N 的增加而增大，而差错率随着 N 的增加而指数下降。在编码器复杂性相同的情况下，卷积码的性能优于分组码。分组码的译码算法可以由其代数特性得到。卷积码虽然可以采用适用于分组码的门限译码(即大数逻辑译码)，但性能不如维特比译码和序列译码[5]。
Abstract：This course design mainly resolves to a convolutional code sequence for Viterbi Viterbi decoding output, and through the Matlab software to carry on the design and simulation, and analysis of bit error rate. In curriculum design, system development platform for Windows Vista Ultimate, program design and simulation using Matlab R2007a(7.4), and finally the simulation list is consistent with theoretical analysis.
1.
图1一种卷积码编码器方框图
图1卷积码的编码器一般都比较简单。下图1是一般情况下的卷积码编码器框图。它包括：一个由 N 段组成的输入移位寄存器，每段有 k 级，共 Nk 位寄存器； 一组 n 个模 2 和相加器；一个由 n 级组成的输出移位寄存器。对应于每段 k 个比特的输入序列，输出 n 个比特。由图可知，n 个输出比特不但与当前 k 个比特的输入比特有关，而且与以前的（N-1）k 个输入信息有关。整个编码过程可以看成是输入信息序列与由移位寄存器和模 2 加法器的连接方式所决定的另一个序列的卷积，卷积码由此得名。
随着现代通信的发展，高速信息传输和高可靠性传输成为信息传输的两个主要方面，而可靠性尤其重要。卷积码以其高速性和可靠性在实际应用中越来越广泛。1967年Viterbi译码算法的提出，使卷积码成为信道编码中最重要的编码方式之一[1]。
在对卷积码的研究中，其中编码器较简单，模式也很统一。主要是研究提高卷积码的译码速度和可靠度。译码算法中最重要的卷积码的Viterbi算法问世以来，软件仿真和实现都得到了迅速发展。目前，利用计算机仿真Viterbi算法，模拟在各种不同情况下（使用不同码率、不同约束度等）卷积编码时的译码性能，寻找Viterbi算法的最佳适用信道和不同要求(如误码率)下最优编码。在卷积码中，因为Viterbi算法效率高，速度快，结构相对简单等特点，被广泛应用于各种数据传输系统。特别是深空通信、卫星通信系统中。在现代信息处理系统中，需要处理的信息量越来越大，实时性要求越来越高。为减少对主处理器各种资源的占用，要求通信模块方面的大部分工作能独立完成。因此采用Viterbi译码算法具有非常现实的意义[2]。
毕业论文（设计）
题目：卷积码编码器及Viterbi译码器的设计
学生姓名：琳
学号：
所在系别：电气信息工程学院
专业名称：通信工程
届次：
指导教师：
卷积码编码器及Viterbi译码器的设计
学生：陈琳(指导老师：王千春)
(淮南师范学院电气信息工程学院)
摘要：本毕业设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输,并通过Matlab软件进行设计与仿真，并进行误码率分析。在毕业设计中，系统开发平台为Windows Vista Ultimate，程序设计与仿真均采用Matlab R2007a(7.4)，最后仿真详单与理论分析一致。
这次毕业设计研究卷积码的编码方法和解码方式。编写卷积码的编码和解码程序。掌握卷积码编码及Viterbi译码的基本原理。分析卷积码编码及Viterbi译码的关键技术。对卷积码编码器及Viterbi译码器进行设计。用卷积码编码器及Viterbi译码器进行仿真，并进行性能分析。理解卷积码的编码和解码原理和过程，会通过编码和解码程序对一些卷积码进行仿真。对卷积码编码器及Viterbi译码器进行仿真验证，并分析性能。尽可能对系统进行优化。能运用MATLAB软件进行仿真[4]。
Key words：graduation thesis; Convolutional code decoder; Matlab; Design and simulation
前
本毕业设计主要解决对一个卷积码序列进行维特比(Viterbi)译码输出,并通过Matlab软件进行设计与仿真。卷积码的译码有两种方法——软判决和硬判决，此毕业设计采用硬判决的维特比译码。
由于卷积码的优良特性，被广泛的应用于深邃通信，卫星通信和2G及3G移动通信中，卷积码有三种译码方法：门限译码，概率译码和Viterbi算法，其中Viterbi算法是一种基于网格图的最大似然译码算法，是卷积码的最佳译码方式，具有效率高、速度快等优点。Viterbi译码充分发挥了卷积码的特点，使译码错误概率达到最小，在码的约束度教小时，它有译码算法效率高，速度快，译码也简单的特点[3]。
关键词：毕业论文；卷积码译码器；Matlab；设计与仿真
Design of the ViterbiConvolutionalCodeEncoder andDecoder
Student: Chen Lin（Instructor:WANG qian chun）
（Electrical and information engineering college of communication engineering）