四章组合逻辑电路的分析与设计说课讲解
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
出真值表，根据真值表写出表达式。 2. 用逻辑代数或卡诺图对逻辑表达式进
行化简。 3. 画出逻辑电路图。
29
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
1. 首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
2）根据真值表画K图，化简逻辑函数； 3）根据所用器件，画出电路图。
35
1. 根据题意，写真值表
A
B
Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Co 0 1 1 1 0 0 0 1
36
AB Ci 00 01 11 10
2
00 1 0 1
.
画
F
出
11 0 1 0
卡
诺 图
AB Ci 00 01 11 10
07
例2：分析下图的逻辑功能。
A
&
2
M＝1 1
B
&
3
&
4F
被封锁
08
被封锁
A
&
2
M＝0 1
B
&
3
&
4F
选通电路
09
例3：分析下图的逻辑功能。
A
=1 α
B
=1
F
&β
Ci
& Co
&γ
AB Ci(AB)Ci A B
10
代入整理后，两输出为：
FCiABCi
ABCiABC ABC i iABCi
Co(AB)CiAB
26
组合电路分析的总结
1）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；
2）对基本组合电路要相当熟悉； 3）注意使能（Enable）端。有时多个，常
为负电平有效，但也有正电平有效的。
27
二、组合电路的设计
基本思想：
任务 要求
最简单的 逻辑电路
28
设计步骤： 1. 指定实际问题的逻辑符号与含义，列
22
例4：分析下图的逻辑功能。
1 A1 1
1
A0 1 1
E
&
Y3
&
Y2
&
Y1
&
Y0 23
由图写出输入输出之间的逻辑关系：
Y0 A1 A0 E
Y1 A1 A0 E
Y2 A1 A0 E
Y3 A1 A0 E
24
真值表：
E
A1 A0
Y0
Y1
Y2
Y3
1 ×× 1 1 1 1
0000111
0011011
注意：加法器真值表要牢记
13
关于加法：
举例：A=1101, B=1001, 计算A+B
1101 +1 10 00 01 1 10 1 1 0
14
二进制加法运算的基本规则：
（1）逢二进一。 （2）最低位是两个数最低位的相加，不需
考虑进位。 （3）其余各位都是三个数相加，包括加数、
被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、
ABCi ABCiAB
11
真值表：
A
B Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
功能： F为A、B、Ci 之和， Co为三个数之和产生的进位
Co 0 0 0 1 0 1 1 1
命名：
一位全加器
一位集成半加器与全加器
A
A B
半 加 器
S C
B Ci
F 全 加 器 Co
基本思想：
已知 电路图
描述电路 基本功能
04
例1：分析下图的逻辑功能。
A
& AB
B
A•B•A•B
&
F
1A
&
A•B
1B
FA•B•A•B A •B A •B A •B A •B
真值表 AB F 00 1 01 0 10 0 11 1
相同为“1” 不同为“0”
同或门
=1
FAB
功能：用基本门 实现同或门
0101101
0111110
特别注意：某些符号上的“－”仅表示 该符合是低电平有效，不是“非”。
25wk.baidu.com
电路功能分析：
1）E 为 1 时，无论 A1、A0 是什么输入 输出均为高电平1；
2）E 为 0 时， A1、A0 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；
3）E 称使能（Enable）端。 电路命名： 2-4译码器
第四章 组合逻辑电路的分析与设计
主要内容
一、组合电路的定义和分析 二、组合电路的设计 三、中规模集成（MSI）组合电路 四、用MSI 组件实现组合逻辑函数
02
组合逻辑电路的定义
逻
组合逻辑电路
现时的输出仅取 决于现时的输入
辑
电 路
除与现时输入有 时序逻辑电路 关外还与电路的
原状态有关
03
一、组合电路的分析
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A
F 全
B
加
Ci
器 Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
SN74H183
1
7
1A 1B 1Ci 1Co 1F GND
19
应用举例：用一位全加器构成两位加
法器。
D2 C
进位 D1
A2 A1
+ B2 B1
C D2 D1
F
Co
全加器
A B Ci
F
Co
全加器
A B Ci
A2 B2
A1 B1
20
其它加法器芯片： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。
21
一位集成半减器与全减器
A
A B
半 减 器
S C
B Ci
F 全 减 器 Co
注意：减法器真值表要牢记
2. 根据题意列出逻辑状态真值表。
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
FA B B C CA
32
4. 根据逻辑表达式画出逻辑图。
向高位的进位。
15
（1）半加器：半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
真值表 ABCS 0000 0101 1001 1110
逻辑函数
SA BA BA B CAB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
B
加 器
C
17
（2）全加器：
FA B B C CA
A
&
B
C
&
1 F
&
33
若用与非门实现
FA B B C CA ABBCCAAB•BC•CA
A
&
B
&
&
C
F
&
34
例2. 设计一个一位全减器，两个减数分 别是A、B，Ci 是低位向本位的借位，Co 是本位向高位的借位，F 是差。
解题步骤：
1）根据题意和一位二进制数的减法规 则，写真值表；
00 1 0 0 Co
11 1 1 0
37
3. 化简并根据所用器件调整逻辑函数
FABCiABC ABC i iABCi ABCi CoABCi ABCi BCi A(BC)iBCiA(BC)iBCi
行化简。 3. 画出逻辑电路图。
29
例1：设计三人表决电路（A、B、C）。每人 一个按键，如果同意则按下，不同意则不按。 结果用指示灯表示，多数同意时指示灯亮， 否则不亮。
1. 首先指明逻辑符号取“0”、“1”的含义。三 个按键A、B、C按下时为“1”，不按时为“0”。 输出量为 F，多数赞成时是“1”，否则是“0”。
2）根据真值表画K图，化简逻辑函数； 3）根据所用器件，画出电路图。
35
1. 根据题意，写真值表
A
B
Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
Co 0 1 1 1 0 0 0 1
36
AB Ci 00 01 11 10
2
00 1 0 1
.
画
F
出
11 0 1 0
卡
诺 图
AB Ci 00 01 11 10
07
例2：分析下图的逻辑功能。
A
&
2
M＝1 1
B
&
3
&
4F
被封锁
08
被封锁
A
&
2
M＝0 1
B
&
3
&
4F
选通电路
09
例3：分析下图的逻辑功能。
A
=1 α
B
=1
F
&β
Ci
& Co
&γ
AB Ci(AB)Ci A B
10
代入整理后，两输出为：
FCiABCi
ABCiABC ABC i iABCi
Co(AB)CiAB
26
组合电路分析的总结
1）电路从前向后推，逐步写出函数关系， 再写真值表，从真值表寻找电路功能；
2）对基本组合电路要相当熟悉； 3）注意使能（Enable）端。有时多个，常
为负电平有效，但也有正电平有效的。
27
二、组合电路的设计
基本思想：
任务 要求
最简单的 逻辑电路
28
设计步骤： 1. 指定实际问题的逻辑符号与含义，列
22
例4：分析下图的逻辑功能。
1 A1 1
1
A0 1 1
E
&
Y3
&
Y2
&
Y1
&
Y0 23
由图写出输入输出之间的逻辑关系：
Y0 A1 A0 E
Y1 A1 A0 E
Y2 A1 A0 E
Y3 A1 A0 E
24
真值表：
E
A1 A0
Y0
Y1
Y2
Y3
1 ×× 1 1 1 1
0000111
0011011
注意：加法器真值表要牢记
13
关于加法：
举例：A=1101, B=1001, 计算A+B
1101 +1 10 00 01 1 10 1 1 0
14
二进制加法运算的基本规则：
（1）逢二进一。 （2）最低位是两个数最低位的相加，不需
考虑进位。 （3）其余各位都是三个数相加，包括加数、
被、加数和低位来的进位。 （4）任何位相加都产生两个结果：本位和、
ABCi ABCiAB
11
真值表：
A
B Ci
F
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
0
0
1
1
0
1
0
1
1
0
0
1
1
1
1
功能： F为A、B、Ci 之和， Co为三个数之和产生的进位
Co 0 0 0 1 0 1 1 1
命名：
一位全加器
一位集成半加器与全加器
A
A B
半 加 器
S C
B Ci
F 全 加 器 Co
基本思想：
已知 电路图
描述电路 基本功能
04
例1：分析下图的逻辑功能。
A
& AB
B
A•B•A•B
&
F
1A
&
A•B
1B
FA•B•A•B A •B A •B A •B A •B
真值表 AB F 00 1 01 0 10 0 11 1
相同为“1” 不同为“0”
同或门
=1
FAB
功能：用基本门 实现同或门
0101101
0111110
特别注意：某些符号上的“－”仅表示 该符合是低电平有效，不是“非”。
25wk.baidu.com
电路功能分析：
1）E 为 1 时，无论 A1、A0 是什么输入 输出均为高电平1；
2）E 为 0 时， A1、A0 的四组不同输 入导致对应的一个输出为低电平， 其他的输出为高电平；
3）E 称使能（Enable）端。 电路命名： 2-4译码器
第四章 组合逻辑电路的分析与设计
主要内容
一、组合电路的定义和分析 二、组合电路的设计 三、中规模集成（MSI）组合电路 四、用MSI 组件实现组合逻辑函数
02
组合逻辑电路的定义
逻
组合逻辑电路
现时的输出仅取 决于现时的输入
辑
电 路
除与现时输入有 时序逻辑电路 关外还与电路的
原状态有关
03
一、组合电路的分析
相加过程中，既考虑加数、被加数又考 虑低位的进位位。集成逻辑符号：
A
F 全
B
加
Ci
器 Co
18
双全加器SN74LS183的管脚图 Ucc 2A 2B 2Ci 2Co 2F 14
SN74H183
1
7
1A 1B 1Ci 1Co 1F GND
19
应用举例：用一位全加器构成两位加
法器。
D2 C
进位 D1
A2 A1
+ B2 B1
C D2 D1
F
Co
全加器
A B Ci
F
Co
全加器
A B Ci
A2 B2
A1 B1
20
其它加法器芯片： SN74H83---四位串行进位全加器。 SN74283---四位超前进位全加器。
21
一位集成半减器与全减器
A
A B
半 减 器
S C
B Ci
F 全 减 器 Co
注意：减法器真值表要牢记
2. 根据题意列出逻辑状态真值表。
30
根据题意，写真值表
A
B
C
0
0
0
0
0
1
0
1
0
0
1
1
1
0
0
1
0
1
1
1
0
1
1
1
F 0 0 0 1 0 1 1 1
31
3. 画出卡诺图，化简函数：
BC A 00 01 11 10
BC
00 0 1 0
10 1 1 1
AB
AC
FA B B C CA
32
4. 根据逻辑表达式画出逻辑图。
向高位的进位。
15
（1）半加器：半加运算不考虑从低位来的进位
A---加数；B---被加数；S---本位和； C---进位。
真值表 ABCS 0000 0101 1001 1110
逻辑函数
SA BA BA B CAB
16
逻辑图
A B
=1 S
&
C
中规模集成 逻辑符号
A
半
S
B
加 器
C
17
（2）全加器：
FA B B C CA
A
&
B
C
&
1 F
&
33
若用与非门实现
FA B B C CA ABBCCAAB•BC•CA
A
&
B
&
&
C
F
&
34
例2. 设计一个一位全减器，两个减数分 别是A、B，Ci 是低位向本位的借位，Co 是本位向高位的借位，F 是差。
解题步骤：
1）根据题意和一位二进制数的减法规 则，写真值表；
00 1 0 0 Co
11 1 1 0
37
3. 化简并根据所用器件调整逻辑函数
FABCiABC ABC i iABCi ABCi CoABCi ABCi BCi A(BC)iBCiA(BC)iBCi