非常实用的PCB Checklist
合集下载
数字板PCB设计检查check_list
接口电路一般使用专用芯片，是否注意采用光器件或变压器进行隔离、传输匹配、过压过流保护、防雷击等措施。
芯片如有PGND引脚或要求接PGND时，在单板上是否设计了相应的PGND地，并在电源接口处与电源地相连，以防雷击并泄放一次保安单元剩余的电荷。
是否考虑到单板与RF模块接口的输入/输出信号的电平隔离及匹配。
高速并行总线接口是否统一采用推荐优选接口芯片单板上的调试串口是否采用RS232终端并联匹配电阻是否尽可能靠近接收电路，串联匹配电阻是否靠近始端。
输出信号应是否考虑有足够的驱动能力在设计中，正确使用数字地（DGND），模拟地（AGND），电源地（BGND），保护地（PGND）。
单板上电后能否进行自检，并进行一些必要的自环收发、内存读写、芯片测试等功能性的测试，如有异常，指示灯是否指示自检失败，否则开始正常运行。
单板自检故障时，能否将故障原因送主机及调试口在单板上是否有必要的测试点单独引出，以TP1、TP2···等来命名测试点是否包括电源、时钟等。
具有Boundary-Scan的器件，其测试访问端的四个管脚TDI、TDO、TMS 、TCK是否留有测试孔。
CPU的晶振应尽量排布在晶振输入引脚附近。
无源晶振要加几十皮法的电容；有源晶振可直接将信号引至CPU的晶振输入脚。
如果CPU内部自带Watchdog电路，则采用内部的Watchdog，对于系统来说更为安全可靠。
对于CPU的中断输入脚，无论使用与否，应接有上拉或下拉电阻，尽量不要悬空。
对于不用的输入脚，也应尽量照此处理。
专用芯片的应用是否参考了厂家资料给出的推荐电路。
在总线达到产生传输线效应的长度后，是否考虑了匹配关键信号是否引到接插件或预留了测试点PCB、单板软件的版本信息是否都在各自范围内设计，并可上报单板的关键芯片是否支持自测试功能单板、扣板的机械尺寸与信号位置设计是否统一考虑；单板上电后的芯片的初始状态是否固定单板上接插件的间距和位置是否参考同类成熟单板单板所有器件选型是否通过品质和商务清单评审。
PCB设计检查表-PCB-checklist
4.4.12
148
PAD与线的SPACING：最小要5mil（最好把线与SPACING平分成三等份）
149
PAD与PAD的SPACING：最小要8mil
150
BGA SOCKET（Through Hole TYPE）
151 4.4.13 Hole size：1.27mm pitch 用0.5mm（20mil）
133 4.4.4 Via Hole 尺寸为20mil
134 4.4.5 POWER 及 GROUND ACCESS 为32mil
135 4.4.6 GRID HOLE及其他ACCESS为45mil
136
GUIDE PIN HOLE（非镀通孔）
137 4.4.7 如图纸有提供HOLE SIZE ，按图纸做
128 4.3 与电原理图网络匹配检查
129 4.4 元件焊盘过孔尺寸检查
130 4.4.1 板厚度≤125mil时，VIA孔（过孔）为25mil
131 4.4.2 板厚度>125mil时，VIA孔（过孔）为32mil
132 4.4.3 对于长方形的PAD ，长的每边15mil ，短的每边有4mil
26 2.19 含贴片器件的PCB，贴片器件所在面的板任选2角各放置一个定位光标
27 2.20 MOUNTING孔（安装孔）是否镀铜（要镀铜）
28 2.21 GUIDE PIN孔（定位孔）是否没镀铜（除另有说明，不要镀铜）
29 2.22 元器件的1脚是否为方PAD
30 2.23 POWER PLANE 分割时是否出现瓶颈
9 2.2 所有器件已经放置到板面
10 2.3 整体布局参照原理功能框图，兼顾美观及电源、地的分割
11 2.4 高、中、低分开放置
PCB评审CHECK LIST
评审人 模块 编号 内容项 1 2 3 4
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
SCH，PCB同步，库元件最新。走线完 成，DRC消除。 检查器件摆放是否符合结构要求 凸出PCB板边缘器件（如AudioJack） 不会和拼版工艺边干涉 项目中新增加器件的库是否正确， pcb的PartNumber与原理图是否正确 有方向的器件是否都有标示点，有极 性元件的极性是否标有正负极丝印， 是否正确。如芯片1脚、电容、二极 管、三极管、电池的极性。 丝印文字高度不得小于0.5mm，丝印 线宽不得小于0.127mm。BOT面文字需 要镜像.BGA和CSP元件都应有贴片定 NPTH孔周围0.2mm内是否禁止走线。 器件是否远离板边,保证板边有完整 铺 地(机构有特殊要求的器件除外,如天 各个器件之间的距离是否满足最 0.3mm 建议最小线宽线距为0.1mm/0.1mm, BGA pitch为0.5mm时可以在BGA内部 内层局部使用0.075mm/0.075mm的线 宽线距，表层线宽线距不得小于 0.1mm/0.1mm。 相同网络的盲孔(via1-2,via5-6)和 埋孔(via2-5),是否没有重叠,最差只 能 通孔板是否没有通孔落在BB的BGA焊 盘上 HDI板是否没有盲孔(Via1-2,Via5-6) 一半在焊盘上，一半在焊盘外 各Solder Mask开窗区域是否与导线 、过孔重叠 对于ESD器件和滤波电容，要先过器 件再进IC的PIN 表层是否没有长的高速数字走线,否则 会有辐射干扰,影响天线的灵敏度 (LCD BUS,Sensor Bus) 音频线（Speaker，Receiver，Micphone 等）是否进行了差分线、包地处理 多引脚的元器件（如SOIC、QFP 等），引脚焊盘之间的连线，应由焊 盘加引出互连线之后再短接，以免产 生桥接。 不同功能的线,特别是敏感线,是否避 免隔层平行走线 必须对BB芯片进行有效屏蔽，加屏 蔽盖 天线区域的地能否净空
手机PCB评审CHECK LIST
PCB评审 CHБайду номын сангаасCK LIST 评审
序号 及 部份 （一） Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确，尤其是一些CONN的方向，LED的 方向，按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路，开路等情况，尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接，尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线（Speaker，Receiver，Micphone）是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配，是否进行了包地处理或与别的走线 距离较远，功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线，尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理，最好不要有数据线，地 址线等横穿 馈点下各层是否镂空，镂空边距馈点边最好有1MM的距离，镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够，换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器，PA的VBAT是否也 单独的直接拉到了电池连接器，VBAT的宽度是否足够 各电源线是否遵循了先过电容，再进芯片PIN的原则，或按照原理 图的拓朴结构走线，其宽度是否足够 板边（每层）是否进行了包地，并用接地孔（可以采用盲孔加埋孔 的方式）处理，线到板边的距离至少0.3MM（12MIL） PA、ESD器件、其它带大接地焊盘的器件的接地是否充分，接地 导通孔数量是否充足 各地PIN是否就近接入了主地，要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近，或通过其它路径使时钟信号串入 PA，时钟线要远离PA 注意大面积填充与PIN的连接方式，最好通过“＋”方式与PIN相 连，千万不要与PIN填实连接，BGA内部也要注意，大面积填充最 好不要填到BGA里面去，这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用，最好信号线是先过ESD（如 SPARK）再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
序号 及 部份 （一） Layout及RF部份 1 是否还有器件没有放入板内 2 是否还有飞线没有LAY完
3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29
内容
状态
改善措施
检查器件的摆放位置是否正确，尤其是一些CONN的方向，LED的 方向，按键的排列顺序、SIM卡座的方向等 检查是否有过细的线及线间距存在(<=4MIL) 检查是否存在重叠的孔(尤其是相同网络) 检查是否存在短路，开路等情况，尤其是人为的故意短路 走线或过孔是否被Solder_mask开孔 是否存在本应有Paste_mask而没有或本来不应该有但存在了的焊 盘 电池连接器的VBAT是否与PA、充电电路充分连接，尤其是换层 时的导通孔是否够数 电池连接器的GND是否与主地有充分的连接 音频线（Speaker，Receiver，Micphone）是否进行了差分线 、包地处理 功率线是否做到了阻抗匹配，是否进行了包地处理或与别的走线 距离较远，功率线边上的地是否隔一定距离打了地孔连到主地 功率线上下层是否没有其它的信号线，尤其是没有平行的信号线 时钟线、IQ、RAMP是否已包地处理 时钟芯片肚子下面是否进行了铺地处理，最好不要有数据线，地 址线等横穿 馈点下各层是否镂空，镂空边距馈点边最好有1MM的距离，镂空 区域四周最好能打上地孔以良好接地 IO到充电电路的VCHG线宽是否够，换层时导通孔是否足够 充电电路的VBAT是否直接拉到了电池连接器，PA的VBAT是否也 单独的直接拉到了电池连接器，VBAT的宽度是否足够 各电源线是否遵循了先过电容，再进芯片PIN的原则，或按照原理 图的拓朴结构走线，其宽度是否足够 板边（每层）是否进行了包地，并用接地孔（可以采用盲孔加埋孔 的方式）处理，线到板边的距离至少0.3MM（12MIL） PA、ESD器件、其它带大接地焊盘的器件的接地是否充分，接地 导通孔数量是否充足 各地PIN是否就近接入了主地，要尽量避免一根细线连了多个地 PIN最后才在较远的地方接入主地 尽量避免时钟线与功率线接近，或通过其它路径使时钟信号串入 PA，时钟线要远离PA 注意大面积填充与PIN的连接方式，最好通过“＋”方式与PIN相 连，千万不要与PIN填实连接，BGA内部也要注意，大面积填充最 好不要填到BGA里面去，这些对以后的良好焊接都会有影响 各ESD器件是否真正起到了作用，最好信号线是先过ESD（如 SPARK）再进PIN 检查层属性是否为分割混合。 检查短路线是否已经短路连接。 LED背光是否合理。 检查有贴片要求的特殊元件极性。
PCB可制造性设计评审CheckList 18.1.16
PCB设计工艺评审CheckList
产品型号 序号
1 2 3 4 5
开发阶段 评审项目 评审内容
拼版尺寸是否符合要求
工艺担当 评审标准 评审结果
评审日期 不符合说明 改善建议
“波峰焊说明”待追 加
波峰焊要求 32 33 34 35 丝印设计 相邻焊盘间距小于0.7mm时是否加涂 防焊白漆 多排脚器件（如接插件）布局、焊 盘设计是否符合要求 PCB板名、版本号是否符合要求 元器件丝印内容位置是否符合要求 应在焊盘间加涂防焊白漆 以焊盘排列方向平行于进板方向布置器件，在每 排引脚最后一个焊盘增加拖锡焊盘 放置在TOP面上，优先水平放置 1、丝印字符的丝印标志不能被其他元器件覆盖 2、卧装器件在其相应位置有丝印外形 3、若器件投影比器件本身大，需用丝印画出真 实尺寸 相同封装类型元器件的极性丝印标识方式统一、 轮廓清晰、四周无任何干扰且设置在焊盘的外围 对波峰焊过板方向有明确要求的PCB需要标识出 过板方向，需注意拖锡焊盘、阴影效应等 安装孔在PCB上的位置代号建议为“M**” PCB板上需预留一个合理的条码粘贴位置 应留出SMD返修设备加热透能够进行操作的尺 寸，较矮小的器件不应被高大的器件围住 功率大的元器件摆放在利于散热的位置上；热敏 器件应尽量远离高热器件 焊盘直径大于1.5mm 需要在点胶处留出一定的空间 “波峰焊说明”待追 加
6
7
8 9 10 11 12
L50mm×W50mm――L450mm×W320mm 1、四个角需倒45°R角（半径5mm） PCB外形设计是否合理 2、PCB非工艺边两边至少保证一边不能有缺口 考虑板材的利用率、回流焊不容易变形以及分板 拼板方式是否符合要求 方便 工艺边尺寸是否符合要求 工艺边宽度≥5mm+器件超出板边的长度 1、V-CUT连接时两面均需开V型槽，开槽的厚度 拼版要求 工艺边连接设计方式是否合理 为板厚的1/4，角度30°±5° 2、邮票孔连接时孔数7个为一组 1、拼板基准点数量为3个，在板边呈“L”型分 布；基准点外圈距工艺外边3mm 2、单元基准点为每个单元板2个 基准点设计是否合理 3、mark点外围需有反光区域 4、单元基准点周边绿油区域需＞3mm（否则识别 时会误判） 1、引脚间距<0.6mm需设计局部基准点 2、QFP、BGA、PLCC（长*宽大于10*10mm）需设 局部基准点设计是否合理 计局部基准点 3、基准点设置2个，在元件的对角线上，放置完 器件后应可见 避免回流焊阴影效应，距离板边5mm内不应布有 元件布局是否符合过板方向 高度大于5mm的元件 1、不能布置在离板边10mm范围内 密脚器件（引脚间距≤0.5mm）布局 2、钢网需局部加厚的器件8mm范围内禁布密脚器 是否合理 件 当背面有面阵列器件时，不能在正面8mm禁布区 面阵列器件布局是否合理 的投影范围内布吸热较大的器件 1、不允许两个表面贴装的异型引脚器件重叠 器件兼容设计是否符合要求 贴片要求 2、不允许两个器件共用一个焊盘 贴片器件之间的距离是否足够 贴片器件之间的距离≥0.3mm
产品型号 序号
1 2 3 4 5
开发阶段 评审项目 评审内容
拼版尺寸是否符合要求
工艺担当 评审标准 评审结果
评审日期 不符合说明 改善建议
“波峰焊说明”待追 加
波峰焊要求 32 33 34 35 丝印设计 相邻焊盘间距小于0.7mm时是否加涂 防焊白漆 多排脚器件（如接插件）布局、焊 盘设计是否符合要求 PCB板名、版本号是否符合要求 元器件丝印内容位置是否符合要求 应在焊盘间加涂防焊白漆 以焊盘排列方向平行于进板方向布置器件，在每 排引脚最后一个焊盘增加拖锡焊盘 放置在TOP面上，优先水平放置 1、丝印字符的丝印标志不能被其他元器件覆盖 2、卧装器件在其相应位置有丝印外形 3、若器件投影比器件本身大，需用丝印画出真 实尺寸 相同封装类型元器件的极性丝印标识方式统一、 轮廓清晰、四周无任何干扰且设置在焊盘的外围 对波峰焊过板方向有明确要求的PCB需要标识出 过板方向，需注意拖锡焊盘、阴影效应等 安装孔在PCB上的位置代号建议为“M**” PCB板上需预留一个合理的条码粘贴位置 应留出SMD返修设备加热透能够进行操作的尺 寸，较矮小的器件不应被高大的器件围住 功率大的元器件摆放在利于散热的位置上；热敏 器件应尽量远离高热器件 焊盘直径大于1.5mm 需要在点胶处留出一定的空间 “波峰焊说明”待追 加
6
7
8 9 10 11 12
L50mm×W50mm――L450mm×W320mm 1、四个角需倒45°R角（半径5mm） PCB外形设计是否合理 2、PCB非工艺边两边至少保证一边不能有缺口 考虑板材的利用率、回流焊不容易变形以及分板 拼板方式是否符合要求 方便 工艺边尺寸是否符合要求 工艺边宽度≥5mm+器件超出板边的长度 1、V-CUT连接时两面均需开V型槽，开槽的厚度 拼版要求 工艺边连接设计方式是否合理 为板厚的1/4，角度30°±5° 2、邮票孔连接时孔数7个为一组 1、拼板基准点数量为3个，在板边呈“L”型分 布；基准点外圈距工艺外边3mm 2、单元基准点为每个单元板2个 基准点设计是否合理 3、mark点外围需有反光区域 4、单元基准点周边绿油区域需＞3mm（否则识别 时会误判） 1、引脚间距<0.6mm需设计局部基准点 2、QFP、BGA、PLCC（长*宽大于10*10mm）需设 局部基准点设计是否合理 计局部基准点 3、基准点设置2个，在元件的对角线上，放置完 器件后应可见 避免回流焊阴影效应，距离板边5mm内不应布有 元件布局是否符合过板方向 高度大于5mm的元件 1、不能布置在离板边10mm范围内 密脚器件（引脚间距≤0.5mm）布局 2、钢网需局部加厚的器件8mm范围内禁布密脚器 是否合理 件 当背面有面阵列器件时，不能在正面8mm禁布区 面阵列器件布局是否合理 的投影范围内布吸热较大的器件 1、不允许两个表面贴装的异型引脚器件重叠 器件兼容设计是否符合要求 贴片要求 2、不允许两个器件共用一个焊盘 贴片器件之间的距离是否足够 贴片器件之间的距离≥0.3mm
北川PCBchecklist
电路板上的日期型号标示清晰正确；各元器件的标志要清晰正确，并且需在电路板表面印刷UL标志、认证号、产品型号、规格、生产厂名称（或商标）、绝缘等级等内容。
，
丝印是否压住板面铜字
排线各个引脚是否有对应的丝印名称，如控制板和电源板连接排线插座各个引脚信号名称。
3
元器件命名
电源板、控制板、电池板,确认信号对应,位置对应,连接器方向及丝印标识正确
尽量在板的长边距离板边5mm区域内，平行开两个Ø4的圆孔，作为AI定位。单板上要有三个均匀分布呈三角形放置的定位孔（直径≥3.0mm），作为ICT等检测定位。（可以借用设计结禁止布线区和禁止放置元件区已在PCB 上体现，如按键支架和PCB接触部分丝印，以及支架悬空投影；
北川电子公司PCB设计CHECK LIST
单板名称
PCB编码
设计负责人
签字
硬件检查
PCB设计
PCB复审
日 期
日 期
日 期
注：
1：硬件设计者侧重检查电路板硬件设计的正确性; 其余为PCB设计者侧重检查确认范围；
2：复审由PCB设计者之外的PCB人员承担，在布线完成后介入；
3：项目不需确认填“-”；满足要求填“Y”；不满足要求填“N”。
金属壳体的元器件，特别注意不要与其它元器件或印制导线相碰，要留有足够的空间位置，保证认为扭动相邻器件时，电气间隙和爬电距离达到标准要求。
波峰焊面，阴影效应区域为0.8mm（垂直于PCB 传送方向）和1.2mm（平行于PCB 传送方向），钽电容在前为2.5mm。以焊盘间距判别
任何元件本体之间的间距尽可能达到0.5mm以上，不能紧贴在一起，以防元件难插到位或不利散热；
电源板组件电路原理图的元器件序号范围为1XXX；
，
丝印是否压住板面铜字
排线各个引脚是否有对应的丝印名称，如控制板和电源板连接排线插座各个引脚信号名称。
3
元器件命名
电源板、控制板、电池板,确认信号对应,位置对应,连接器方向及丝印标识正确
尽量在板的长边距离板边5mm区域内，平行开两个Ø4的圆孔，作为AI定位。单板上要有三个均匀分布呈三角形放置的定位孔（直径≥3.0mm），作为ICT等检测定位。（可以借用设计结禁止布线区和禁止放置元件区已在PCB 上体现，如按键支架和PCB接触部分丝印，以及支架悬空投影；
北川电子公司PCB设计CHECK LIST
单板名称
PCB编码
设计负责人
签字
硬件检查
PCB设计
PCB复审
日 期
日 期
日 期
注：
1：硬件设计者侧重检查电路板硬件设计的正确性; 其余为PCB设计者侧重检查确认范围；
2：复审由PCB设计者之外的PCB人员承担，在布线完成后介入；
3：项目不需确认填“-”；满足要求填“Y”；不满足要求填“N”。
金属壳体的元器件，特别注意不要与其它元器件或印制导线相碰，要留有足够的空间位置，保证认为扭动相邻器件时，电气间隙和爬电距离达到标准要求。
波峰焊面，阴影效应区域为0.8mm（垂直于PCB 传送方向）和1.2mm（平行于PCB 传送方向），钽电容在前为2.5mm。以焊盘间距判别
任何元件本体之间的间距尽可能达到0.5mm以上，不能紧贴在一起，以防元件难插到位或不利散热；
电源板组件电路原理图的元器件序号范围为1XXX；
PCB设计checklist
及 安 规 要 求
29 铝基板器件和走线距离板边和安装孔，定位孔至少1.5mm 推荐2mm 。 30 CAN 485 等走线按照差分走线。422 RS232 I2C按照类差分走线。 31 走线无锐角 直角走线 电源线压差较大的中间尽量加上地线例如12V和5V。信号线电源线是否 32 在其参考平面内。 33 过孔间距≥8mil 过孔与焊盘间距≥10mil 。铜皮到通孔间距≥ 15mil，没有过孔上焊盘。铜箔与过孔间距≥12mil。
34 所有的电源线最小线宽20mil。在IC处可适当缩小。 35 经常插拔的插座处增加泪滴或者加粗走线。 36 0805以下的阻容类器件下面禁止走线。 37 电感 磁环 变压器绕组等磁性元件下方禁止走线并割地处理。 38 电解电容下方尽量不要打孔。 39 插件电容铝电容方向是否一致。 40 via孔种类≤3种，是否有连孔，重孔（孔间距小于10Mil为连孔） 41 2844芯片走线大于20mil 并且芯片下方大面积铺铜。 42 IC 与插座直接相连的管脚是否串接电阻防静电。 43 双面板两面铜皮比例大于15% 44 各类芯片滤波电容靠近芯片放置，上下拉电阻在电容之后。 45 插件电阻 分流器等器件要考虑倾斜引起的安规距离不够 46 不同的工作区域比如GND 和AGND 之间间距最少大于1mm 47 输入输出电源转换，电源网络要经过大电容后在到负载。 48 电解电容距离MOS管 变压器等发热器件距离大于4mm 49 丝印 推荐大小50 5 或者40 4 。丝印禁止上焊盘。 50 丝印按照从左到有 从下到上整齐排列 51 电源板原边增加安规标识，原副边尽量用2D线在丝印层分开。 板名 版本 日期 大小100 10 排插部分按需要增加电源和地以及关键 52 信号标识。 53 光绘文件逐层检查，重点关注阻焊层 钢网层 和DD层。 54 所有1.0MM的VIA孔是否开阻焊。 丝 印 光 绘 55 在CAM350中检查丝印是否上焊盘。 出光绘前检查所有的DRC是否消除。若有无法消除的重点检查是否影响 56 电气性能和加工。 57 光绘检查所有铜柱是否开阻焊和钢网 58 DD层的孔标识是否和板重叠。 59 检查版本标识 板名标识 设计时间等是否正确 60 如果板上有铜字检查光绘中是否设置正确。 61 坐标文件选择MM单位输出。 检查光绘数量是否正确。打包方式ASM中存放丝印文件装配文件。CAM 62 中存放光绘文件。SMT中存放钢网文件和坐标文件（CAM中不能存放钢 网文件） 63 检查CAM文件夹中是否存放生产加工说明文件。
PCB原理图Checklist检查表
PCB原理图Checklist检查表类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
PCB投板(EMC)checklist
背板的层分布是否合理，是否遵循GND－SIGNAL－GND的结构模式
对于金属外壳接地元件，是否在其投影区的顶层上铺接地铜皮，并在相
应的区域开阻焊窗
关键芯片的滤波电容是否放置在被其滤波的器件附近
其他
在双面板中，滤波电容的走线是否先经滤波电容滤波，再到器件管脚
双面板上的关键信号线是否有回流地线，且回流面积小
在双面板中，去耦电容、屏蔽地线是否接本器件的地
板级工作频率≥50MHz的背板TOP、BOTTOM层是否为完整地平面
单板TOP、BOTTOM层是否无≥50MHz的信号布线
单板主要工作电源平面是否与对应地平面相邻
元件面相邻平面是否为地平面
布局
高速信号板的电源，是否在以下位置放置较大容量的储能电容，
且数量、位置合理：
1、存在较大电流变化的区域，如电源模块的输入/输出端、风扇、
继电器等地方；
2、PCB电源接口处；
3、所有分支电源接口电路；
时钟电路（包括晶振、晶体以及时钟驱动电路等）是否靠近其负载。
整体布局是否参照原理功能框图，基于信号流向布局，各功能模块
电路分开放置。
多种模块电路在同一PCB上放置时，敏感电路与干扰源是否分开
布局。
接口滤波（如磁珠、接口变压器）、A/D、D/A等器件的输入、输出
是否未跨分割区。
对于同一差分线对上的滤波器件是否同层、就近、并行对称放置。
线或其他布线间距满足3W原则
时钟等关键信号线的过孔数目是否≤3
关键信号走线是否未跨分割区（包括过孔、焊盘导致的参考平面间隙）
是否无其他信号线从电源滤波器下（包括其输入/输出部分）走线
滤波器等器件的输入、输出信号线是否未相互平行、交叉走线
电源、接地过孔是否有≥2个热焊盘管脚接相应平面或铜箔
对于金属外壳接地元件，是否在其投影区的顶层上铺接地铜皮，并在相
应的区域开阻焊窗
关键芯片的滤波电容是否放置在被其滤波的器件附近
其他
在双面板中，滤波电容的走线是否先经滤波电容滤波，再到器件管脚
双面板上的关键信号线是否有回流地线，且回流面积小
在双面板中，去耦电容、屏蔽地线是否接本器件的地
板级工作频率≥50MHz的背板TOP、BOTTOM层是否为完整地平面
单板TOP、BOTTOM层是否无≥50MHz的信号布线
单板主要工作电源平面是否与对应地平面相邻
元件面相邻平面是否为地平面
布局
高速信号板的电源，是否在以下位置放置较大容量的储能电容，
且数量、位置合理：
1、存在较大电流变化的区域，如电源模块的输入/输出端、风扇、
继电器等地方；
2、PCB电源接口处；
3、所有分支电源接口电路；
时钟电路（包括晶振、晶体以及时钟驱动电路等）是否靠近其负载。
整体布局是否参照原理功能框图，基于信号流向布局，各功能模块
电路分开放置。
多种模块电路在同一PCB上放置时，敏感电路与干扰源是否分开
布局。
接口滤波（如磁珠、接口变压器）、A/D、D/A等器件的输入、输出
是否未跨分割区。
对于同一差分线对上的滤波器件是否同层、就近、并行对称放置。
线或其他布线间距满足3W原则
时钟等关键信号线的过孔数目是否≤3
关键信号走线是否未跨分割区（包括过孔、焊盘导致的参考平面间隙）
是否无其他信号线从电源滤波器下（包括其输入/输出部分）走线
滤波器等器件的输入、输出信号线是否未相互平行、交叉走线
电源、接地过孔是否有≥2个热焊盘管脚接相应平面或铜箔
PCB-SMT-DFM-检查表
元器件
易损件
易损件是否有效防呆保护（如玻璃封装芯片是否在 屏蔽盖内)，是否导入点胶保护
返修性
选用器件是否有返修性（麦克、大规格屏蔽件）
a 6级潮湿敏感器件（SMT控制环境下，开封使用周 期小于6H) 元件规格书特殊工艺要求 b 最高炉温或温区时间特殊工艺要求 c 吸着位置特殊标注器件 d 禁止二次回流焊器件
PCB SMT DFM CHECKLIST
评估组员：
日期
Model： 类别
设备参数
项目 nozzle适用性 可贴元件大小 可贴元件高度 托盘材料适用性 FEEDER适用性
手贴料 尺寸限制
工艺边
试产阶段：
客户：
描述
评估结 果
非标元件
0201---
45*45(mm) 小于等于
12mm 可贴片性，
换料频次 卷装56mm以
Chip元件焊盘设计
a 对称性——两端焊盘必须对称，才能保证熔融焊 锡表面张力平衡。 b 焊盘间距——确保元件端头或引脚与焊盘恰当的 搭接尺寸。 c 焊盘剩余尺寸——搭接后的剩余尺寸必须保证焊 点能够形成弯月面。 d 焊盘宽度——应与元件端头或引脚的宽度基本一 致。
SOP、QFN、QFPຫໍສະໝຸດ 最基本原则：焊盘中心距等于引脚中心距
0.4PITCH连接器 焊盘宽0.23 ，完整阻焊开窗设计
焊盘及阻焊层设计NSMD与 SMD焊盘
要求使用NMSD,特别是BGA产品可靠性优势明显
耐温特性
SMT器件整体能承受260度，10秒高温无质量问题
温敏器件
包装方式是否符合MSD要求
共面性
表面贴装器件管脚共面小于0.1mm
重量
考滤吸着真空稳定性及二次回流掉件
PCB check list
PAD表面层净空GND铺铜 SSBI_TX_GNSS（PIN89)和SSBI_PRX_DRX(PIN80)保护走线 PDET（PIN101)电源检测走线保护,，并控制阻抗50 OHM XO_IN（PIN120)保护走线 BGA pad下设禁止铺铜区 MEMORY 数据和地址走线分开，同一组数据线一起在同一层内完成，同一组地址线一起在同一层内完成 PIN F8、G8是差分CLK走线，按差分要求同层、等长、等距规则走线，且包地 DDR的第三层采用电源平面来做数据线和地址线的回流路径 XO_IN、MDM_CLK、SLEEP_CLK、USB_TCXO（PM8015)、PMIC_SSBI上下左右包地 19.2M 时钟线需要包地 19.2M晶体相邻两层下方是否掏开GND铜皮,如果空间不够，可以挖晶体的PIN1和PIN3脚 （即IN/OUT) 19.2M的PIN2 GND必须与PM8018 PIN22 GND连接后从PM8018单独下到主地 32K 时钟线是否包地 32k晶体元件层是否为完整的GND 2G PA：VPH_PWR到PA线宽1.5mm，大孔4个以上，小孔8个以上 3G PA: PIN10的电流比PIN1大，常规PIN10走线线宽0.7mm,大孔2个，小孔4-5个；PIN1走线线宽 0.2mm，大孔1个，小孔1-2个 电源 PMIC VPH_PWR:从DC-DC电容到PMIC的电源主路线宽0.5mm以上，大孔2个，小孔4个，分支到PMIC各 路 的电容大孔1个，小孔1-2个 其余的电源走线按电流大小决定走线宽度，遵循1mm线宽能承受1A的电流，对于较长的走线适当再加宽 VPH_PWR各路宽度遵守design note 要求，与电流大小成正比 PMIC VREF CAP请尽量靠近IC并给一个干净的地 LDO的滤波电容靠近IC Pin并接地良好,(靠近BB input) PM8015 PIN H2电容GND需与PIN K6 GND_REF连接后单独到主地 其余的GND PIN多打孔，特别是大孔 PM8015:S1、S2、S3、S4的输入电容，输出电容，大电感靠近PM8015，减小环路 PM8015:PIN K11、F11、N11、C11是大电流，需要加粗走线,PIN K10、F10、N10、C10是反馈走线 到电容，只需要0.2mm，经过电容后的电源须加粗0.5mm以上 PM(8015) PM8015:S1:PIN J11与输入电容上的GND和输出电容上的GND连接后单独到主地 PM8015:S2:PIN E11与输入电容上的GND连接后单独到主地，输出电容上的GND直接单独到主地 PM8015:S3:PIN M11与输入电容上的GND和输出电容上的GND连接后单独到主地 PM8015:S4:PIN B11与输入电容上的GND连接后单独到主地，输出电容上的GND直接单独到主地 GND的回路线宽必须与相应的电源电流大小成正比，过孔的多少与电流大小成正比 PM8018 PIN 28电容GND需与PIN 34 GND_REF连接后单独到主地 其余的GND PIN多打孔，特别是大孔
PCB工艺Check List
PCB工艺check list（投板及 版本:V1.1 PCB文件的版本号: 检查类 序号 检查项
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称 器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围 最小线宽线距 最小孔径 焊盘间距，以及元器件间距 导线或铜皮到板边距离 机械固定孔到板边距离 个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明 应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立 碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后 能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。 安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮 线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上 例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片 细手指设计 对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注
1 PCB资料是否完善
制板文件
2 工艺要求
3 管脚小于0.5mm的IC，及精密BGA 4 chip器件焊盘要对称 器件封装 5 表贴器件焊盘与器件管脚 6 极性器件极性标识 7 8 9 10 11 12 安装螺钉或垫圈的周围 最小线宽线距 最小孔径 焊盘间距，以及元器件间距 导线或铜皮到板边距离 机械固定孔到板边距离 个别元器件焊盘阻焊设计焊接风险
1)板名正确，版本正确 2)板厚/铜厚是否符合要求 3)层压顺序已正确标注 4)特殊层厚/阻抗表述规范 5)需PCB厂家给拼板的，以及拼板方式，需在制板文件中说明 应在元件对角线附近增加mark框 0805、0603、0402元件焊盘两端热容量一致,焊盘要对称(接地焊盘散热,降低立 碑风险) 表贴件焊盘至少要比表贴元件管脚外方向长出0.2mm，便于生产和检验 PCB板的元件库中的第一脚标识或极性标识应在元件外形之外，以便元件焊接后 能直观地看出元件第一脚的标识与PCB板上元件焊盘第一脚标识是否相对应。 安装螺钉或垫圈的周围不应有可能引起短路的走线、过孔或铜皮 线宽线距尽量做到6mil以上,孔径大于0.3mm. 大于等于0.2mm 建议0.5mm，最小要0.3mm 建议3.0mm以上 例如插件晶振，是否加垫片，如不加垫片要在晶振本体下焊盘加阻焊
审核人：
审核日期 33 两个弯折位置间距 34 哪些器件可以放置在FPC上以及增加补强
FPC 35 器件至弯折处间距
36 37 38 39 40 其他特殊要求检查
器件或走线距离定位孔 FPC线宽线距 SMT贴片 细手指设计 对接口部分的控制要求（毛刺、公差）
其他特殊要求检查 41 备注
PCB Layout布局布线 Checklist检查表
35
PCB布线与布局
向，以减少不必要的层间窜扰；当由于板结构限制（如某些背板）难以避 免出现该情况，特别是信号速率较高时，应考虑用地平面隔离各布线层，
用地信号线隔离各信号线；
36
PCB布线与布局
不允许出现一端浮空的布线，为避免“天线效应”。
阻抗匹配检查规则：同一网格的布线宽度应保持一致，线宽的变化会造成
30
PCB布线与布局
单层PCB：地线至少保持1.5mm宽，跳线和地线宽度的改变应保持最低
31
PCB布线与布局
双层PCB：优先使用地格栅/点阵布线，宽度保持1.5mm以上。或者把地放 在一边，信号电源放在另一边
32
PCB布线与布局
保护环：用地线围成一个环形，将保护逻辑围起来进行隔离
PCB电容：多层板上由于电源面和地面绝缘薄层产生了PCB电容。其优点
时钟布线经连接器输出时，连接器上的插针要在时钟线插针周围布满接地
插让针模拟和数字电路分别拥有自己的电源和地线通路，在可能的情况下，应
5
PCB布线与布局
尽量加宽这两部分电路的电源与地线或采用分开的电源层与接地层，以便
减小电源与地线回路的阻抗，减小任何可能在电源与地线回路中的干扰电
压单独工作的PCB的模拟地和数字地可在系统接地点附近单点汇接，如电源
应（改善瞬态响应时间）。
22
PCB布线与布局
旁路电容靠近电源输入处放置
23
PCB布线与布局
去耦电容置于电源输入处。尽可能靠近每个IC
PCB基本特性 阻抗：由铜和横切面面积的质量决定。具体为：1盎司0.49 毫欧/单位面积
电容：C=EoErA/h，Eo：自由空间介电常数，Er：PCB基体介电常数，
PCB 原理图 Checklist检查表
类别描述检视规则原理图需要进行检视，提交集体检视是需要完成自检，确保没有低级问题。
检视规则原理图要和公司团队和可以邀请的专家一起进行检视。
检视规则第一次原理图发出进行集体检视后所有的修改点都需要进行记录。
检视规则正式版本的原理图在投板前需要经过经理的审判。
差分网络原理图中差分线的网络，芯片管脚处的P 和N 与网络命令的P 和N 应该一一对应。
单网络原理图中所有单网络需要做一一确认。
空网络原理图中所有空网络需要做一一确认。
1、原理图绘制中要确认网格设置是否一致。
2、原理图中没有网格最小值设置不一致造成网络未连接的情况。
网络属性确认网络是全局属性还是本地属性1、原理图中器件的封装与手册一致。
2、原理图器件是否是标准库的symbol 。
绘制要求原理图中器件的封装与手册一致。
指示灯设计默认由电源点亮的指示灯和由MCU 点灭的指示灯，便于故障时直观判断电源问题还是MCU 问题网口连接器确认网口连接器的开口方向、是否带指示灯以及是否带PoE 网口变压器确认变压器选型是否满足需求，比如带PoE 按键确认按键型号是直按键还是侧按键电阻上下拉同一网络避免重复上拉或者下拉OD 门芯片的OD 门或者OC 门的输出管脚需要上拉匹配高速信号的始端和末端需要预留串阻三极管三极管电路需要考虑通流能力可测试性在单板的关键电路和芯片附近增加地孔，便于测试连接器防呆连接器选型时需要选择有防呆设计的型号仿真低速时钟信号，一驱动总线接口下挂器件的驱动能力、匹配方式、接口时序必须经过仿真确认，例如MDC/MDIO 、IIC 、PCI 、Local bus 仿真电路中使用电感、电容使用合适Q 值，可以通过仿真。
时序确认上电时序是否满足芯片手册和推荐电路要求。
时序确认下电时序是否满足芯片手册和推荐电路要求。
时序确认复位时序是否满足芯片手册和推荐电路要求。
复位开关单板按键开关设计，要防止长按按键，单板挂死问题，建议按键开关设计只产生一段短脉宽低电平。
XXX_PCB检查表_V0.1
对单元板的位置一致。
6.7 丝印、走线或铺铜等离削边、开窗、板边的间距需要满足至少20mil
6 D
6.8
当细间距的SMT焊盘引脚间需要互联时，应在焊脚外部进行连接，不能在焊盘脚 中间直接连接，铺铜时，挖掉的焊盘中间大于sold的部分
F M
6.9
实连接的连接桥区域（表层、内层）禁止铺铜；实连接处向外扩展1mm的区域内 禁止布器件、走线、铺铜及过孔，避免分板露铜
以Mark点基准点为圆心，直径6mm的圆形区域内不能有与Mark点形状、大小、颜 6.13 色接近的设计（如：焊盘、过孔、亮铜、测试点、表层铺碎铜），两对角Mark
点要有方向设计≥6mm，防止人员误操作时整板贴反
6.14 Mark点不能在无铜区和铺铜区的交界处，且不要放到分割线上，以免影响识别
6.15 不允许焊盘直接放到大面积的亮铜上
3.2 确认所有器件封装与公司器件库一致 3.3 有母板和子卡或单板与背板的设计，确认位置对应，信号对应 3.4 质量较重的器件放在线路板边缘有支撑的位置，防止线路板弯曲变形
3.5 较高的器件是否考虑卧式安装并且已经预留位置
3.6
需要贴散热片的器件周围是否留有足够多的散热片空间，防止与其他器件相互 干扰
6.4
审查兼容不同封装器件的方向是否一致，如1脚标识；兼容布局必须满足工艺设 计规范的要求
6.5
工程需求表单中要求手工写的丝印信息（如散热器丝印、说明文字等）是否已 在PCB上体现（如电源电压和debug）
手工拼板时注意检查实连接位置是否满足对称要求；中心对称拼板辅助块上的
6.6
Mark点要中心对称；镜像对称拼板以x轴为旋转轴，翻转180°后可重合，同时 单一面top/bottom上的mark点要中心对称；手工镜像拼板中需注意Mark点的相
PCB的EMC设计checklist(数字类)
1
是
1
2 2 2 2
是 是 是 是
2 2 2 2
结果：
91.55%
合格
得分 65 2 2 1 2 2 2 0
2 2 2 2 0 2 2 1 2 2 2 2 2 2
2 2 1 2 0
2 2 2 2
2 2 2 2 2 2 0
1
2 2 2 2
91.55%
分值
结果
总分 71
2 2 1 2 2 2 1
是 是 是 是 是 是 否
2 2 1 2 2 2 1
2 2 2 2 1 2 2 2 1 2 2 2 2 2 2
是 是 是 是 否 是 是 是 是 是 是 是 是 是
2 2 2 2 1 2 2 1 2 2 2 2 2 2
2 2 1 2 2
是 是 是 是 否
2 2 1 2 2
2 2 2 2 2 2 2
是 是 是 是 是 是 否
2 2 2 2 2 2 2
对于金属外壳接地的元件如晶体，是否在其投影区的顶层上铺接地铜箔， 并在相应区域开阻焊窗,并设计外壳接地点 3.2.10 数、模电路之间，高、低频电路之间，高、低速电路之间布线互不交叉、 跨越 3.2.11 芯片的滤波电容,有完整电源和地平面时,从芯片电源管脚先打过孔到电源 平面后,再到电容；当没有完整电源和地平面时,从芯片电源管脚先到电容 管脚,再连接电源 3.2.12 总线和时钟等高速信号线，当为一驱多模式时，负载需均匀分布在走线 上,优先选用串行布线方式； 四、 双面板 4.1.1 4.1.2 4.1.3 4.1.4 双面板上的关键信号线是否有回流地线，且回路面积小 在双面板中，去耦电容、屏蔽地线接本器件的地 在双面板中，电源、地之间的回路面积是否尽可能小 在双面板中，如果电源线及其回线超过7.5cm以上，是否已在两线间每隔 7.5cm增加高频滤波电容 EMC设计的执行率
电源PCB-CHECKLIST(布局)
所有器件满足禁布要求
需封装库人员和客户确认，新器件的封装库建库正确，元器件选用封装对应无误
确认PCB上器件安装的加工路线，并采取相应的布局方案，板边是否需要5mm 禁布区（最少3mm），或者加工艺边
压接器件是否满足安装间距要求
拨码开关、复位器件，指示灯、测试点等，不与其它器件冲突（如拉手条、 散热片、扣板、斜插或平插的器件（如DIMM条和CF卡等）等），且放在元件面
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
备注
是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[ 是[ ] 否[
免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ] 免[ ]
不耐热的元器件和热敏器件(如铝电解电容、晶体等)不靠近高热器件 开关电源MOS管的散热是否满足要求 高速与低速，数字与模拟按模块分开布局 始端匹配靠近发端器件，终端匹配靠近接收端器件 退耦电容靠近相关器件放置 晶体、晶振及时钟驱动芯片等靠近相关器件放置 根据分析仿真结果或已有经验确定总线的拓扑结构，确保满足系统要求 现有布局能否满足绝对长度要求，相对长度是否容易实现 对同步时钟总线系统的布局满足时序要求 电感、继电器和变压器等易发生磁场耦合的感性器件不相互靠近放置 为避免单板焊接面器件与相邻单板间发生电磁干扰，单板焊接面不放置敏感 器件和强辐射器件 接口器件靠近板边放置，已采取适当的 EMC 防护措施（如带屏蔽壳、电源地 挖空等措施），提高设计的EMC能力 保护电路放在接口电路附近，遵循先防护后滤波原则 发射功率很大或特别敏感的器件（例如晶振、晶体等）远离屏蔽体、屏蔽罩外壳 复位器件、复位信号远离其他强干扰器件、信号 元件面下面的平面层为地 主电源层尽可能与其对应地层相邻，电源层与对应的地满足20H规则 每个布线层尽量满足有一个完整的参考平面，关键信号至少要有一个完整的参考平面 多层板层叠、芯材（CORE）对称 过孔的厚径比大于10:1时，需要得到PCB厂家确认 光模块的电源、地与其它电源、地分开，以减少干扰 有阻抗控制要求时，层设置参数满足要求
最新PCB-Checklist
阶段
项目
序号
检查内容
EDA
设计
EDA
复审
EDA
确认
备注
资
料
输
入
阶
段
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）
1.3
确认PCB模板是最新的
确认模板的定位器件位置无误
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
单板信号走线上不能有锐角和直角（一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔）
对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线；对于多层板，检查高速信号线是否尽量紧靠地平面走线
对于相邻的两层信号走线，尽量垂直走线
避免信号线从电源模块、共模电感、变压器、滤波器下穿越
是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面）
电源和地
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。
确认电源、地能承载足够的电流。过孔数量是否满足承载要求
（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍）
对于有特殊要求的电源，是否满足了压降的要求
与结构相关的器件布好局后最好锁住，防止误操作移动位置
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
项目
序号
检查内容
EDA
设计
EDA
复审
EDA
确认
备注
资
料
输
入
阶
段
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）
1.3
确认PCB模板是最新的
确认模板的定位器件位置无误
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
单板信号走线上不能有锐角和直角（一般成 135 度角连续转弯，射频信号线最好采用圆弧形或经过计算以后的切角铜箔）
对于双面板，检查高速信号线是否与其回流地线紧挨在一起布线；对于多层板，检查高速信号线是否尽量紧靠地平面走线
对于相邻的两层信号走线，尽量垂直走线
避免信号线从电源模块、共模电感、变压器、滤波器下穿越
是否在信号线跨层比较多的地方，放置了地过孔（至少需要两个地平面）
电源和地
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。
确认电源、地能承载足够的电流。过孔数量是否满足承载要求
（估算方法：外层铜厚1oz时1A/mm线宽，内层0.5A/mm线宽，短线电流加倍）
对于有特殊要求的电源，是否满足了压降的要求
与结构相关的器件布好局后最好锁住，防止误操作移动位置
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
PCB CHECKLIST
注意公母正负封装
4
功率器件是否考虑其散热效果，包括散热 铜皮大小、导热过孔、器件放的位置等等
无需检查 检查通过 OK 检查不通过
注意IC衬底
5
金属壳体的元器件是否和电路板的走线或 其他器件相碰干涉
无需检查 检查通过 OK 检查不通过 无需检查
6
器件的焊盘宽度和长度是否合适
检查通过 OK 检查不通过
7
23
是否有波峰焊接方向的标示，是否有偷锡 焊盘或其它措施，解决波峰焊的连锡问题
无需检查 检查通过 OK 检查不通过 无需检查
偷锡处理
24 线路板边框是否做圆弧或倒角处理。
检查通过 OK 检查不通过 无需检查
25 GERBER文件是否齐全
检查通过 OK 检查不通过
26
钢网文件是否去掉不必要的开窗（注意检 查那些漏铜而不需要上锡的区域，如硅胶 按键PAD)
PCB设计 CHECK LIST
表单编号： NO. 检查项 检查结果
无需检查
版本号： 确认人 备注
1
PCB、原理图和BOM三者位号是否一致
检查通过 OK 检查不通过 无需检查
2
是否按结构尺寸及要求放置元件
检查通过 OK 检查不通过
3
所有新器件的PCB封装是否和原理图对 应，封装尺寸是否和承认书相符
无需检查 检查通过 OK 检查不通过
12
是否加工艺边
13
数字电路和模拟电路及高速器件走线是否 合理。
14
敏感线是否有包地处理，与其它强信号线 的间距是否足够
无需检查 检查通过 OK 检查不通过
15
大电流的走线宽度是否满足需求，换层时 过孔大小及个数是否足够
很全面的PCB_checklist_表格
84.
85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99.
100.
101.
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。 确认电源、地能承载足够的电流。过孔数量是否满足承载要求,（估算方法：外层铜厚1o 线宽，短线电流加倍） 对于有特殊要求的电源，是否满足了压降的要求 为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电 如果存在地分割，分割的地是否不构成环路？ 相邻层不同的电源平面是否避免了交叠放置？ 保护地、-48V地及GND的隔离是否大于2mm？ -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。 靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？ 电源线与其他信号线间距是否距离满足安规要求？ 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 设计要求中预留位置是否有走线 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）,单板起 间距应大于2mm（80mil） 铜皮和线到板边 推荐为大于2mm 最小为0.5mm 内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印 称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出 与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装） 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 器件位号是否遗漏，位置是否能正确标识器件 器件位号是否符合公司标准要求 确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性 母板与子板的插板方向标识是否对应 背板是否正确标识了槽位名、槽位号、端口名称、护套方向 确认设计要求的丝印添加是否正确 确认已经放置有防静电和射频板标识（射频板使用） 确认PCB编码正确且符合公司规范 确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层） 确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面） 确认有条码激光打印白色丝印标示区 确认条码框下面没有连线和大于0.5mm导通孔 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件 在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm （2 盘的间距应大于0.1 mm （4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same N 过孔的排列不宜太密，避免引起电源、地平面大范围断裂
85. 86. 87. 88. 89. 90. 91. 92. 93. 94. 95. 96. 97. 98. 99.
100.
101.
如果电源/地平面有分割，尽量避免分割开的参考平面上有高速信号的跨越。 确认电源、地能承载足够的电流。过孔数量是否满足承载要求,（估算方法：外层铜厚1o 线宽，短线电流加倍） 对于有特殊要求的电源，是否满足了压降的要求 为降低平面的边缘辐射效应，在电源层与地层间要尽量满足20H原则。（条件允许的话，电 如果存在地分割，分割的地是否不构成环路？ 相邻层不同的电源平面是否避免了交叠放置？ 保护地、-48V地及GND的隔离是否大于2mm？ -48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。 靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？ 电源线与其他信号线间距是否距离满足安规要求？ 金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔 安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔 设计要求中预留位置是否有走线 非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）,单板起 间距应大于2mm（80mil） 铜皮和线到板边 推荐为大于2mm 最小为0.5mm 内层地层铜皮到板边 1 ~ 2 mm， 最小为0.5mm 对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印 称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出 与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装） 线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出 器件位号是否遗漏，位置是否能正确标识器件 器件位号是否符合公司标准要求 确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性 母板与子板的插板方向标识是否对应 背板是否正确标识了槽位名、槽位号、端口名称、护套方向 确认设计要求的丝印添加是否正确 确认已经放置有防静电和射频板标识（射频板使用） 确认PCB编码正确且符合公司规范 确认单板的PCB编码位置和层面正确（应该在A面左上方,丝印层） 确认背板的PCB编码位置和层面正确（应该在B右上方,外层铜箔面） 确认有条码激光打印白色丝印标示区 确认条码框下面没有连线和大于0.5mm导通孔 确认条码白色丝印区外20mm范围内不能有高度超过25mm的元器件 在回流焊面，过孔不能设计在焊盘上。（正常开窗的过孔与焊盘的间距应大于0.5mm （2 盘的间距应大于0.1 mm （4mil），方法：将Same Net DRC打开，查DRC，然后关闭Same N 过孔的排列不宜太密，避免引起电源、地平面大范围断裂
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
阶段
项目
序号
检查内容
EDA
设计
EDA
复审
EDA
确认
备注
资
料
输
入
阶
段
1.
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）
2.3
确认PCB模板是最新的
3.
确认模板的定位器件位置无误
4.
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
86.
线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出
丝印
87.
器件位号是否遗漏，位置是否能正确标识器件
88.
器件位号是否符合公司标准要求
89.
确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性
90.
母板与子板的插板方向标识是否对应
91.
背板是否正确标识了槽位名、槽位号、端口名称、护套方向
功能检查
23.
数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理
24.
A/D转换器跨模数分区放置。
25.
时钟器件布局是否合理
26.
高速信号器件布局是否合理
27.
端接器件是否已合理放置
（源端匹配串阻应放在信号的驱动端；中间匹配的串阻放在中间位置；终端匹配串阻应放在信号的接收端）
28.
101.
过孔的排列不宜太密，避免引起电源、地平面大范围断裂
102.
钻孔的过孔孔径最好不小于板厚的1/10
103.
器件布放率是否100%，布通率是否100%（没有达到100%的需要在备注中说明）
104.
Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认；
105.
工艺科反馈的工艺问题是否已仔细查对
IC器件的去耦电容数量及位置是否合理
29.
信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。
30.
保护电路的布局是否合理，是否利于分割
31.
单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件
32.
确认强信号与弱信号（功率相差30dB）电路分开布设
时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点？
பைடு நூலகம்54.
LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H（H为信号线距参考平面的高度）？
55.
时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线？
56.
时钟线是否已满足（SI约束）要求
（时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND；
48.
如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。
时钟和高速部分
49.
高速信号线的阻抗各层是否保持一致
50.
高速差分信号线和类似信号线，是否等长、对称、就近平行地走线？
51.
确认时钟线尽量走在内层
52.
确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线
53.
5.4
确认外形图上的禁止布放器件和布线区已在PCB模板上体现
6.
比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确
7.5
确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置
布局后检查阶段
器件检查
8.
确认所有器件封装是否与公司统一库一致，是否已更新封装库（用viewlog检查运行结果）如果不一致，一定要Update Symbols
出加工文件
钻孔图
127.
Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确
128.
叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确；是否要求作阻抗控制，描述是否准确。叠板图的层名与其光绘文件名是否一致
129.
将设置表中的Repeat code 关掉，钻孔精度应设置为2－5
130.
18.
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
19.
波峰焊面的CHIP器件是否已经转换成波峰焊封装，
20.
手工焊点是否超过50个
21.
在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘
22.
需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度
安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔
80.
设计要求中预留位置是否有走线
81.
非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）
单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm（80mil）
82.
铜皮和线到板边 推荐为大于2mm最小为0.5mm
38.
模块电源等周围电路布局是否合理
39.
电源的整体布局是否合理
规则设置
40.
是否所有仿真约束都已经正确加到Constraint Manager中
41.
是否正确设置物理和电气规则（注意电源网络和地网络的约束设置）
42.
Test Via、Test Pin的间距设置是否足够
43.
叠层的厚度和方案是否满足设计和加工要求
阻焊检查
122.
确认是否有特殊需求类型的焊盘都正确开窗（尤其注意硬件的设计要求）
123.
BGA下的过孔是否处理成盖油塞孔
124.
除测试过孔外的过孔是否已做开小窗或盖油塞孔
125.
光学定位点的开窗是否避免了露铜和露线
126.
电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散
75.
-48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。
76.
靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？
77.
电源线与其他信号线间距是否距离满足安规要求？
禁布区
78.
金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔
79.
63.
尽量避免高速信号在同一层上的长距离平行走线
64.
板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔？多个地平面是否用过孔相连?过孔距离是否小于最高频率信号波长的1/20？
65.
浪涌抑制器件对应的信号走线是否在表层短且粗？
66.45
确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象
14.
与结构相关的器件布好局后最好锁住，防止误操作移动位置
15.
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点
16.
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
17.
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
大面积铜箔
106.
对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜[单板用斜网，背板用正交网，线宽0.3mm（12 mil）、间距0.5mm（20mil）]
107.
大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接
108.
大面积布铜时，应该尽量避免出现没有网络连接的死铜（孤岛）
若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔）
若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容）？
57.
差分对、高速信号线、各类BUS是否已满足（SI约束）要求
E
M
C
与
可靠性
58.
对于晶振，是否在其下布一层地？是否避免了信号线从器件管脚间穿越？对高速敏感器件，是否避免了信号线从器件管脚间穿越？
点
117.
确认有贴装元件的PCB面已有光学定位符号
118.
确认光学定位符号未压线（丝印和铜箔走线）
119.
光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm
120.
确认整板的光学定位基准符号已赋予坐标值（建议将光学定位基准符号以器件的形式放置），且是以毫米为单位的整数值。
121.
管脚中心距<0.5mm的IC，以及中心距小于0.8mm（31mil）的BGA器件，应在元件对角线附近位置设置光学定位点
83.
内层地层铜皮到板边 1~2 mm， 最小为0.5mm
焊盘出线
84.
对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定
85.
与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装）
44.
所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制
布
线后检查阶段
数模
45.
数字电路和模拟电路的走线是否已分开，信号流是否合理
46.
A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走（差分线例外）？
47.
必须跨越分割电源之间间隙的信号线应参考完整的地平面。
项目
序号
检查内容
EDA
设计
EDA
复审
EDA
确认
备注
资
料
输
入
阶
段
1.
在流程上接收到的资料是否齐全（包括：原理图、*.brd文件、料单、PCB设计说明以及PCB设计或更改要求、标准化要求说明、工艺设计说明文件）
2.3
确认PCB模板是最新的
3.
确认模板的定位器件位置无误
4.
PCB设计说明以及PCB设计或更改要求、标准化要求说明是否明确
86.
线路应尽量从SOIC、PLCC、QFP、SOT等器件的焊盘的两端引出
丝印
87.
器件位号是否遗漏，位置是否能正确标识器件
88.
器件位号是否符合公司标准要求
89.
确认器件的管脚排列顺序， 第1脚标志，器件的极性标志，连接器的方向标识的正确性
90.
母板与子板的插板方向标识是否对应
91.
背板是否正确标识了槽位名、槽位号、端口名称、护套方向
功能检查
23.
数模混合板的数字电路和模拟电路器件布局时是否已经分开，信号流是否合理
24.
A/D转换器跨模数分区放置。
25.
时钟器件布局是否合理
26.
高速信号器件布局是否合理
27.
端接器件是否已合理放置
（源端匹配串阻应放在信号的驱动端；中间匹配的串阻放在中间位置；终端匹配串阻应放在信号的接收端）
28.
101.
过孔的排列不宜太密，避免引起电源、地平面大范围断裂
102.
钻孔的过孔孔径最好不小于板厚的1/10
103.
器件布放率是否100%，布通率是否100%（没有达到100%的需要在备注中说明）
104.
Dangling线是否已经调整到最少，对于保留的Dangling线已做到一一确认；
105.
工艺科反馈的工艺问题是否已仔细查对
IC器件的去耦电容数量及位置是否合理
29.
信号线以不同电平的平面作为参考平面，当跨越平面分割区域时，参考平面间的连接电容是否靠近信号的走线区域。
30.
保护电路的布局是否合理，是否利于分割
31.
单板电源的保险丝是否放置在连接器附近，且前面没有任何电路元件
32.
确认强信号与弱信号（功率相差30dB）电路分开布设
时钟、中断、复位信号、百兆/千兆以太网、高速信号上是否没有分叉的测试点？
பைடு நூலகம்54.
LVDS等低电平信号与TTL/CMOS信号之间是否尽量满足了10H（H为信号线距参考平面的高度）？
55.
时钟线以及高速信号线是否避免穿越密集通孔过孔区域或器件引脚间走线？
56.
时钟线是否已满足（SI约束）要求
（时钟信号走线是否做到少打过孔、走线短、参考平面连续，主要参考平面尽量是GND；
48.
如果采用地层设计分区不分割方式，要确保数字信号和模拟信号分区布线。
时钟和高速部分
49.
高速信号线的阻抗各层是否保持一致
50.
高速差分信号线和类似信号线，是否等长、对称、就近平行地走线？
51.
确认时钟线尽量走在内层
52.
确认时钟线、高速线、复位线及其它强辐射或敏感线路是否已尽量按3W原则布线
53.
5.4
确认外形图上的禁止布放器件和布线区已在PCB模板上体现
6.
比较外形图，确认PCB所标注尺寸及公差无误, 金属化孔和非金属化孔定义准确
7.5
确认PCB模板准确无误后最好锁定该结构文件，以免误操作被移动位置
布局后检查阶段
器件检查
8.
确认所有器件封装是否与公司统一库一致，是否已更新封装库（用viewlog检查运行结果）如果不一致，一定要Update Symbols
出加工文件
钻孔图
127.
Notes的PCB板厚、层数、丝印的颜色、翘曲度，以及其他技术说明是否正确
128.
叠板图的层名、叠板顺序、介质厚度、铜箔厚度是否正确；是否要求作阻抗控制，描述是否准确。叠板图的层名与其光绘文件名是否一致
129.
将设置表中的Repeat code 关掉，钻孔精度应设置为2－5
130.
18.
接口相关的器件尽量靠近接口放置，背板总线驱动器尽量靠近背板连接器放置
19.
波峰焊面的CHIP器件是否已经转换成波峰焊封装，
20.
手工焊点是否超过50个
21.
在PCB上轴向插装较高的元件，应该考虑卧式安装。留出卧放空间。并且考虑固定方式，如晶振的固定焊盘
22.
需要使用散热片的器件，确认与其它器件有足够间距，并且注意散热片范围内主要器件的高度
安装螺钉或垫圈的周围不应有可能引起短路的走线、铜皮和过孔
80.
设计要求中预留位置是否有走线
81.
非金属化孔内层离线路及铜箔间距应大于0.5mm（20mil），外层0.3mm（12mil）
单板起拔扳手轴孔内层离线路及铜箔间距应大于2mm（80mil）
82.
铜皮和线到板边 推荐为大于2mm最小为0.5mm
38.
模块电源等周围电路布局是否合理
39.
电源的整体布局是否合理
规则设置
40.
是否所有仿真约束都已经正确加到Constraint Manager中
41.
是否正确设置物理和电气规则（注意电源网络和地网络的约束设置）
42.
Test Via、Test Pin的间距设置是否足够
43.
叠层的厚度和方案是否满足设计和加工要求
阻焊检查
122.
确认是否有特殊需求类型的焊盘都正确开窗（尤其注意硬件的设计要求）
123.
BGA下的过孔是否处理成盖油塞孔
124.
除测试过孔外的过孔是否已做开小窗或盖油塞孔
125.
光学定位点的开窗是否避免了露铜和露线
126.
电源芯片、晶振等需铜皮散热或接地屏蔽的器件，是否有铜皮并正确开窗。由焊锡固定的器件应有绿油阻断焊锡的大面积扩散
75.
-48V地是否只是-48V的信号回流，没有汇接到其他地？如果做不到请在备注栏说明原因。
76.
靠近带连接器面板处是否布10~20mm的保护地，并用双排交错孔将各层相连？
77.
电源线与其他信号线间距是否距离满足安规要求？
禁布区
78.
金属壳体器件和散热器件下，不应有可能引起短路的走线、铜皮和过孔
79.
63.
尽量避免高速信号在同一层上的长距离平行走线
64.
板边缘还有数字地、模拟地、保护地的分割边缘是否有加屏蔽过孔？多个地平面是否用过孔相连?过孔距离是否小于最高频率信号波长的1/20？
65.
浪涌抑制器件对应的信号走线是否在表层短且粗？
66.45
确认电源、地层无孤岛、无过大开槽、无由于通孔隔离盘过大或密集过孔所造成的较长的地平面裂缝、无细长条和通道狭窄现象
14.
与结构相关的器件布好局后最好锁住，防止误操作移动位置
15.
压接插座周围5mm范围内，正面不允许有高度超过压接插座高度的元件，背面不允许有元件或焊点
16.
确认器件布局是否满足工艺性要求（重点关注BGA、PLCC、贴片插座）
17.
金属壳体的元器件，特别注意不要与其它元器件相碰，要留有足够的空间位置
大面积铜箔
106.
对于Top、bottom上的大面积铜箔，如无特殊的需要，应用网格铜[单板用斜网，背板用正交网，线宽0.3mm（12 mil）、间距0.5mm（20mil）]
107.
大面积铜箔区的元件焊盘，应设计成花焊盘，以免虚焊；有电流要求时，则先考虑加宽花焊盘的筋，再考虑全连接
108.
大面积布铜时，应该尽量避免出现没有网络连接的死铜（孤岛）
若换层时变换了GND主参考平面层，在离过孔200mil范围之内是GND过孔）
若换层时变换不同电平的主参考平面，在离过孔200mil范围之内是否有去耦电容）？
57.
差分对、高速信号线、各类BUS是否已满足（SI约束）要求
E
M
C
与
可靠性
58.
对于晶振，是否在其下布一层地？是否避免了信号线从器件管脚间穿越？对高速敏感器件，是否避免了信号线从器件管脚间穿越？
点
117.
确认有贴装元件的PCB面已有光学定位符号
118.
确认光学定位符号未压线（丝印和铜箔走线）
119.
光学定位点背景需相同，确认整板使用光学点其中心离边≥5mm
120.
确认整板的光学定位基准符号已赋予坐标值（建议将光学定位基准符号以器件的形式放置），且是以毫米为单位的整数值。
121.
管脚中心距<0.5mm的IC，以及中心距小于0.8mm（31mil）的BGA器件，应在元件对角线附近位置设置光学定位点
83.
内层地层铜皮到板边 1~2 mm， 最小为0.5mm
焊盘出线
84.
对于两个焊盘安装的CHIP元件（0805及其以下封装），如电阻、电容，与其焊盘连接的印制线最好从焊盘中心位置对称引出，且与焊盘连接的印制线必须具有一样的宽度，对于线宽小于0.3mm(12mil)的引出线可以不考虑此条规定
85.
与较宽印制线连接的焊盘，中间最好通过一段窄的印制线过渡？（0805及其以下封装）
44.
所有有特性阻抗要求的差分线阻抗是否已经经过计算，并用规则控制
布
线后检查阶段
数模
45.
数字电路和模拟电路的走线是否已分开，信号流是否合理
46.
A/D、D/A以及类似的电路如果分割了地，那么电路之间的信号线是否从两地之间的桥接点上走（差分线例外）？
47.
必须跨越分割电源之间间隙的信号线应参考完整的地平面。