半导体FT测试流程简介
芯片FT测试转移测试平台的评估方法
芯片FT测试转移测试平台的评估方法李珂（天水华天科技股份有限公司）摘要：设计公司通过封装测试厂，进行最后测试（Final Test，FT），筛选出封装不良品，以保证芯片焊接在电路板上的可靠性。
在实际过程中，当IC产品的出货需求量增大，对自动化测试设备（ATE）测试精度及系统性能的要求提高时，当前封装测试工厂中的机器需要被优化或者报废。
为了满足客户的需求，需要更换测试设备。
客户关注不同测试平台稳定性，测试精度，每小时的产出（Unit Per Hour，uph）等差异。
因此，封装测试厂需要做一系列的验证，通过大量的数据比对，对两种平台之间的测试稳定性，精度等方面进行对比，确认两种平台上存在的偏差范围，以确保新平台能满足客户测试方案的精度要求。
关键字：转移测试平台；稳定性；准确性Evaluation method of chip FT test transfer test platformLI Ke（Tianshui Huatian Technology Co.,Ltd.）Abstract:The design company IC testing through a packaging test factory to screen out defective packages to ensure the reliability of the chip soldered on the circuit board.In the actual process,when the shipping demand for IC prod-ucts increases and the requirements for ATE equipment test accuracy and system performance increase,the machines in the current packaging test factory need to be optimized or scrapped.To meet customer needs,test equipment needs to be replaced.Customers pay attention to differences in stability,test accuracy,uph,etc.of different test platforms. Therefore,the packaging test factory needs to do a series of verifications,compare the test stability and accuracy be-tween the two platforms through a large number of data comparisons,and confirm the deviation range on the two plat-forms to ensure the new platform.Can meet the accuracy requirements of customer test solutions.Key words:transfer test platform;stability;accuracy1引言芯片FT 测试是针对芯片的批量电性能检测。
芯片ft测试流程
芯片ft测试流程芯片FT（故障测试）流程是在芯片设计完成后进行的一系列测试步骤，旨在确保芯片的质量和可靠性。
在本文中，我将深入探讨芯片FT测试流程的各个方面，包括测试方法、流程步骤以及测试结果的评估和验证。
一、测试方法芯片FT测试可以采用多种方法，常见的有逻辑故障模拟、功能测试、边界扫描测试和时序测试等。
这些测试方法旨在模拟各种故障情况，并对芯片进行全面的功能验证。
其中，逻辑故障模拟测试是通过针对芯片设计的特定故障模型进行测试，以检测芯片在各种故障情况下的响应能力。
功能测试则通过模拟芯片的正常工作环境，验证芯片是否正常工作。
边界扫描测试主要检测芯片在边界情况下的工作状态，而时序测试则验证芯片在时钟和触发信号下的正确响应。
二、流程步骤芯片FT测试流程通常包括以下步骤：1. 确定测试目标和测试计划：在进行FT测试之前，首先需要明确测试目标，并制定详细的测试计划。
测试目标可能包括验证芯片的功能、测试故障模型的可靠性等。
2. 准备测试环境和设备：为了进行FT测试，需要准备相应的测试环境和设备，包括测试芯片的测试平台、测试程序和测试工具等。
3. 编写测试脚本和测试程序：根据测试需求，编写相应的测试脚本和测试程序，以实现对芯片的自动化测试。
测试脚本和测试程序应该能够模拟各种故障情况，并能够记录测试结果。
4. 执行测试：在测试准备完成后，开始执行测试脚本和测试程序，进行对芯片的全面测试。
测试过程中需要记录测试结果，并及时处理测试中发现的问题和异常。
5. 分析和评估测试结果：测试完成后，需要对测试结果进行分析和评估。
对于测试中发现的故障，需要进行排查和修复，以确保芯片的质量和可靠性。
6. 验证测试结果：需要对测试结果进行验证，确保测试的准确性和可信度。
验证可以包括与设计规格的对比、与模拟测试结果的对比等。
三、测试结果的评估和验证对于测试结果的评估和验证是芯片FT测试中非常重要的一步。
评估测试结果需要考虑测试覆盖率、故障覆盖率以及测试效果等因素。
晶圆测试全流程详解
晶圆测试全流程详解In the semiconductor industry, wafer testing, also known as wafer probing or crystal wafer testing, is a critical step in the production process. 在半导体行业，晶圆测试，也称为晶圆探针测试或晶圆测试，是生产过程中至关重要的一步。
Wafer testing is the process of testing the integrated circuits (ICs) on a semiconductor wafer to ensure they function correctly before they are diced and packaged into individual ICs. 晶圆测试是在晶圆上测试集成电路（IC）以确保它们在被切割成单个IC 并封装之前能够正确运行的过程。
This thorough testing is essential to identify any defects or faults in the ICs before they are assembled into electronic devices. 这种彻底的测试是为了在将IC组装成电子设备之前识别出IC中的任何缺陷或故障是至关重要的。
A wafer testing process typically involves several key steps, including wafer loading, prober testing, electrical testing, and sorting. 晶圆测试过程通常包括几个关键步骤，包括晶圆装载、探针测试、电子测试和分选。
The process begins with loading the semiconductor wafers onto a prober, which is a machine designed to make physical contact with the integrated circuits on the wafer. 这个过程始于将半导体晶圆装载到一台探测机上，探测机是一种专门设计用来与晶圆上的集成电路进行物理接触的机器。
半导体FT测试流程简介 共35页PPT资料
P&P Loader
P&P Unloader
Buffer(option)
#10 Stocker (option)
C-Tray Stocker
Set Plate
HT3302 System Flow
HT-3308 System Flow
• 测试分类机的机械结构在取放IC的操作时需要时间，一颗 IC流程为(输入端DUT)+测试+(DUT输出端)。因此即使测试 时间为0秒，设 备最高产出也有上限。改善UPH(每小时产出)的方式：(1) 选用Index Time较短的分类机 (2) Parallel Dut 测试 若机台的Index Time为10秒，即使则客户的测试程序 的测试时间小于10秒，每小时的产出最高为3600/10 = 360 在承接客户新产品，要先了解客户产品的测试秒数， 才能换算测试程本、预估产能。
• 除了测试机台外，待测品要完成电性测试还需要一些测试 配件：
• 1）分类机（Handler）：
•
1.提供测试温度环境 2.测试自动化
• HON. TECH HT-3302 • For storage card
• Advantest M6300 • For DDR2
• 承载待测品进行测试的自动化机械结构，其内有机械机构 将待测品一颗颗从标准容器内自动的送到测试机台的测试 头（Test Head）上接受测试，测试的结果会从测试机台 内传到分类机内， 分类机会依其每颗待测品的电性测试 结果来作分类（此即产品分Bin）的过程；此外分类机内 有升温装置，以提供待测品在测试 时所需测试温度的测 试环境，而分类机的降温则一般是靠氮气，以达到快速降 温的目的。 测试机台一般会有很多个测试头（Test Head），个数视 测试机台的机型规格而定，而每个测试头同时可以上一部 分类机或针测机， 因此一部测试机台可以同时的与多台 的分类机及针测机相连，而依连接的方式又可分为平行处 理，及乒乓处理，前者指的是在同一测试机台上测试程序 同时控制多台分类机进行测试，而后者是在同一测试机台 上多台分类机以不同的测试程序同时进行待测品的测试。ng IC Moving
半导体全制程介绍
《晶圆处理制程介绍》基本晶圆处理步骤通常是晶圆先经过适当的清洗（Cleaning）之后，送到热炉管（Furnace）内，在含氧的环境中，以加热氧化（Oxidation）的方式在晶圆的表面形成一层厚约数百个的二氧化硅层，紧接着厚约1000到2000的氮化硅层将以化学气相沈积Chemical Vapor Deposition；CVP）的方式沈积（Deposition）在刚刚长成的二氧化硅上，然后整个晶圆将进行微影（Lithography）的制程，先在晶圆上上一层光阻（Photoresist），再将光罩上的图案移转到光阻上面。
接着利用蚀刻（Etching）技术，将部份未被光阻保护的氮化硅层加以除去，留下的就是所需要的线路图部份。
接着以磷为离子源（Ion Source），对整片晶圆进行磷原子的植入（Ion Implantation），然后再把光阻剂去除（Photoresist Scrip）。
制程进行至此，我们已将构成集成电路所需的晶体管及部份的字符线（Word Lines），依光罩所提供的设计图案，依次的在晶圆上建立完成，接着进行金属化制程（Metallization），制作金属导线，以便将各个晶体管与组件加以连接，而在每一道步骤加工完后都必须进行一些电性、或是物理特性量测，以检验加工结果是否在规格内（Inspection and Measurement）；如此重复步骤制作第一层、第二层．．．的电路部份，以在硅晶圆上制造晶体管等其它电子组件；最后所加工完成的产品会被送到电性测试区作电性量测。
根据上述制程之需要，FAB厂内通常可分为四大区：1）黄光本区的作用在于利用照相显微缩小的技术，定义出每一层次所需要的电路图，因为采用感光剂易曝光，得在黄色灯光照明区域内工作，所以叫做「黄光区」。
2）蚀刻经过黄光定义出我们所需要的电路图，把不要的部份去除掉，此去除的步骤就> 称之为蚀刻，因为它好像雕刻，一刀一刀的削去不必要不必要的木屑，完成作品，期间又利用酸液来腐蚀的，所以叫做「蚀刻区」。
半导体基本测试原理
对于SBD/FRD测试，以下测试项为IR参数：
1) IR
适用于单管芯及双管芯产品第一个管芯的反向电流测试；
2) ICBO 适用于双管芯产品第二个管芯的反向电流测试。
IR VCE
IR
ICBO
VCE
VCB
测试数据文件介绍(JUNO)
Juno机台测试数据文件：Juno测试机测试数据文件主要 有：
1. ＊.jdf ：原始测试数据，必须由Juno自带软件 “DfOpener”打开查看，且测试数据不能编辑或更改
基本测试原理
基本测试原理
半导体产品的不同阶段电学测试
测试种类 IC设计验证
生产阶段 生产前
在线参数测试（ PCM)
Wafer制造过 程中
硅片拣选测试（CP Wafer制造后 测试）
终测（FT）
封装后
测试描述
描述、调试和检验新的芯片设计，保证 符合规格要求
为了监控工艺，在制作过程的早期进行 产品工艺检验测试
产品电性测试，验证每个芯片是否符 合产品规格
使用产品规格进行的产品功能测试
CP测试主要设备 1. 探针卡（probe card） 探针卡是自动测试机与待测器件（DUT）之间的接口，在电学测试中 通过探针传递进出wafer的电流。 2. 探针台（prober) 主要提供wafer的自动上下片、找中心、对准、定位以及按照设置的步 距移动Wafer的功能，以使探针卡上的探针总是能对准硅片相应位置 进行测试。
3. 测试机（tester / ATE） 控制测试过程，可作为电压或电流源并能对输出的电压和电流进行测 量，并通过测试软件实现测试结果的分类（bin）、数据的保存和控制、 系统校准以及故障诊断。
CP测试主要过程
芯片ft测试流程
芯片FT测试流程引言芯片FT测试（Function Test）是芯片制造过程中重要的一环，用于验证芯片的功能是否正常。
在芯片制造完成后，进行FT测试能够发现潜在的问题，确保芯片质量，提高产品的可靠性和稳定性。
本文将深入探讨芯片FT测试的流程和注意事项。
FT测试流程概述芯片FT测试流程主要分为以下几个步骤：1. 准备测试环境和设备在进行FT测试之前，需要准备好测试环境和相应的测试设备。
测试环境应具备稳定的电源供应、适当的温度和湿度控制，并提供良好的排风系统。
测试设备包括测试仪器、测试夹具、测试线缆等。
2. 编写测试程序根据芯片的设计和规格要求，编写相应的测试程序。
测试程序应包括对芯片各个功能模块的测试，在测试程序中设置合适的测试参数和测试条件。
3. 连接芯片和测试设备将待测芯片连接至测试设备，通常需要使用测试夹具和测试线缆进行连接。
确保连接的可靠性和正确性，并注意防止静电等不良影响。
4. 执行测试程序运行测试程序，使待测芯片按照预定的测试流程进行功能测试。
测试程序会对芯片的各个功能模块进行逐一测试，并记录测试结果。
5. 分析和处理测试结果对测试结果进行分析和处理，判断芯片是否符合设计规格。
对于不符合规格的芯片，需要进行进一步的故障分析，找出问题的原因，并采取相应的措施进行修复或改进。
6. 生成测试报告根据测试结果和分析，生成测试报告。
测试报告应包括测试的详细步骤、测试结果和分析、问题的原因和解决方案等内容，以便后续的生产和质量控制。
FT测试流程中的注意事项在进行芯片FT测试时，需要注意以下几点：1. 测试环境的稳定性测试环境的稳定性对测试结果的准确性和可靠性起着重要的影响。
应保持恒定的电源供应和适当的温度、湿度控制，确保测试环境的稳定性。
2. 测试设备的校准和维护测试设备的校准和维护对测试结果的准确性和可重复性起着关键作用。
定期对测试设备进行校准和维护，并记录相关信息。
3. 测试程序的完备性和准确性测试程序应覆盖芯片的所有功能模块，并设置合适的测试参数和测试条件。
集成电路芯片测试小结
集成电路芯片测试小结半导体生产流程由晶圆制造，晶圆测试，芯片封装和封装后测试组成，晶圆制造和芯片封装讨论较多，而测试环节的相关知识经常被边缘化，下面集中介绍集成电路芯片测试的相关内容，主要集中在WAT，CP和FT三个环节。
图1 集成电路设计、制造、封装流程示意图WAT（Wafer Acceptance Test）测试，也叫PCM（Process Control Monitoring），对Wafer 划片槽（Scribe Line）测试键（Test Key）的测试，通过电性参数来监控各步工艺是否正常和稳定，例如CMOS的电容，电阻， Contact，Metal Line 等，一般在wafer 完成制程前，是Wafer从Fab厂出货到封测厂的依据，测试方法是用Probe Card扎在Test Key的Metal Pad上，Probe Card另一端接在WAT测试机台上，由WAT Recipe自动控制测试位置和内容，测完某条Test Key后，Probe Card会自动移到下一条Test Key，直到整片Wafer测试完成。
WAT测试有问题，超过SPEC，一般对应Fab各个Module制程工艺或者机台Shift，例如Litho OVL异常，ETCH CD 偏小，PVD TK偏大等等。
WAT有严重问题的Wafer会直接报废。
图2 Test Key示意图图3 WAT Probe Card 示意图图4 WAT data chartCP（Circuit Probing）也叫“Wafer Probe”或者“Die Sort”，是对整片Wafer的每个Die的基本器件参数进行测试，例如Vt（阈值电压），Rdson（导通电阻），BVdss（源漏击穿电压），Igss（栅源漏电流），Idss（漏源漏电流）等，把坏的Die挑出来，会用墨点（Ink）标记，可以减少封装和测试的成本，CP pass才会封装，一般测试机台的电压和功率不高，CP是对Wafer的Die进行测试，检查Fab厂制造的工艺水平。
半导体量测设备应用流程
半导体量测设备应用流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!半导体量测设备应用流程通常包括以下几个主要步骤：1. 样品制备：将要测量的半导体样品进行适当的制备，例如切割、研磨、抛光等，以确保样品表面平整、清洁，并符合测量要求。
半导体基本测试原理
IDSS - Drain to Source Leakage Current
ISGS - Gate to Source Leakage Current
Vth
- Gate to Source Threshold Voltage
RDON - Drain to Source On-Resistance
正向电压测试；
2) VFBC 适用于双管芯产品第二个管芯的正向电压 测试。
VF
IAK
VF
VFBC
IAK IB
VR(VZ) 2. VR(VZ) Reverse Voltage(反向电压)
二极管在规定的反向电流（IR / IKA）下的电压值。
对于SBD/FRD测试，以下测试项为VR参数：
1) VZ 适用于单管芯及双管芯产品第一个管芯的 反向电压测试；
2) BVCBO 适用于双管芯产品第二个管芯的反向电压 测试。
VZ IKA
VZ
BVCBO
IKA IC
IR
3. IR Reverse Current(I)（反向电流）
二极管在规定的反向电压（VR / VCE / VCB)下的 电流值。
对于SBD/FRD测试，以下测试项为IR参数：
1) IR
适用于单管芯及双管芯产品第一个管芯的
基本测试原理
基本测试原理
半导体产品的不同阶段电学测试
测试种类 生产阶段
测试描述
IC设计验证
生产前
描述、调试和检验新的芯片 设计，保证符合规格要求
在线参数测试 Wafer制造 为了监控工艺，在制作过程
（PCM)
过程中 的早期进行产品工艺检验测
试
硅片拣选测试 Wafer制造 产品电性测试，验证每个芯
关于半导体设备测试，看这一篇就够了
关于半导体设备测试，看这⼀篇就够了来源：内容来⾃「九⿍投资」，谢谢。
1半导体测试设备简述1.1 测试是贯穿半导体⽣产过程的核⼼环节半导体的⽣产流程包括晶圆制造和封装测试，在这两个环节中分别需要完成晶圆检测（CP, Circuit Probing）和成品测试（FT, Final Test）。
⽆论哪个环节，要测试芯⽚的各项功能指标均须完成两个步骤：⼀是将芯⽚的引脚与测试机的功能模块连接起来，⼆是通过测试机对芯⽚施加输⼊信号，并检测输出信号，判断芯⽚功能和性能是否达到设计要求。
图1：半导体⽣产流程资料来源：九⿍投资整理测试环节通常由芯⽚设计公司委托晶圆⼚、封测⼚或者第三⽅测试公司（以下统称测试公司）进⾏，具体分为两种商业模式：⼀是芯⽚设计公司根据产品类型、功能和设计要求等向测试公司指定特定测试设备进⾏测试；⼆是如果芯⽚设计公司的产品属于技术上⽐较成熟的领域，芯⽚设计公司会直接委托测试公司，由测试公司根据⾃⾝设备排产情况选择相应的测试设备进⾏测试。
因此，测试设备制造商在进⾏产品开发和渠道拓展时需要兼顾设计公司和测试公司两⽅的需求。
1.2 半导体测试的三⼤核⼼设备：测试机、分选机、探针台半导体制造是⼈类迄今为⽌掌握的⼯业技术难度最⾼的⽣产环节，是先进制造领域皇冠上的⼀颗钻⽯。
随着半导体技术不断发展，芯⽚线宽尺⼨不断减⼩，制造⼯序逐渐复杂。
⽬前国际上7 nm制程已进⼊产业化阶段，需要近2000道⼯序，先进的制程和复杂的⼯序将持续提升对于先进设备的需求。
晶圆制造环节设备包括光刻机、化学⽓相淀积设备、物理⽓相淀积设备、刻蚀机、离⼦注⼊机、褪⽕设备、清洗设备等；封装环节设备包括研磨减薄设备、切割设备、度量缺陷检测设备、装⽚机、引线键合设备、注塑机、切筋成型设备等；测试环节设备包括测试机（ATE，Automatic Test Equipment）、分选机（Handler）、探针台（Wafer Prober）等。
这些设备的制造需要综合运⽤光学、物理、化学等科学技术，⽬前最先进的设备已经在进⾏原⼦级别的制造，具有技术含量⾼、制造难度⼤、设备价值⾼等特点。
半导体主板测试线路操作流程
半导体主板测试线路操作流程下载温馨提示:该文档是我店铺精心编制而成，希望大家下载以后，能够帮助大家解决实际的问题。
文档下载后可定制随意修改，请根据实际需要进行相应的调整和使用，谢谢!并且，本店铺为大家提供各种各样类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，如想了解不同资料格式和写法，敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!《半导体主板测试线路操作流程》一、准备工作阶段1. 确定测试方案：根据半导体主板的规格和要求，确定测试方案，包括测试项目、测试方法、测试标准等。
半导体芯片制造工艺流程测试方法
半导体芯片制造工艺流程测试方法下载提示：该文档是本店铺精心编制而成的，希望大家下载后，能够帮助大家解决实际问题。
文档下载后可定制修改，请根据实际需要进行调整和使用，谢谢！本店铺为大家提供各种类型的实用资料，如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等，想了解不同资料格式和写法，敬请关注！Download tips: This document is carefully compiled by this editor. I hope that after you download it, it can help you solve practical problems. The document can be customized and modified after downloading, please adjust and use it according to actual needs, thank you! In addition, this shop provides you with various types of practical materials, such as educational essays, diary appreciation, sentence excerpts, ancient poems, classic articles, topic composition, work summary, word parsing, copy excerpts, other materials and so on, want to know different data formats and writing methods, please pay attention!一、概述在半导体芯片制造工艺中，测试方法是至关重要的环节。
半导体FT测试流程简介
• 以下将对FT测试流程做一介绍
• 上图为半导体产品测试之流程图，其流程包括下面几道作 业：
1.上线 备料 9.出货 2.测试机 台测试
8.加温烘烤 和包装
3.预烧炉 测试流程 4.电性 抽测
7.弯脚 修整 6.人工检脚 或 机器检脚
5.镭射 打印
1. 上线备料
• 上线备料的用意是将预备要上线测试的待测品，从上游厂 商送来的 包箱内拆封，并一颗颗的放在一个标准容器（几 十颗放一盘，每一盘可以放的数量及其容器规格，依待测 品的外形而有不同）内，以利在上测试机台（Tester）时， 待测品在分类机（Handler）内可以将待测品定位，而使其 内的自动化机械机构可以自动的上下料。 • 在新产品导入时，会要求要先确认客户使用的Tray，避 免上线生产时才发现客户使用的Tray无法在公司内的设备 中使用。若客 户使用特殊的Tray，在测试制程中，可能需要更换不同的 机构或增加换Tray的制程站，造成成本浪费。 承接Turnkey业务时，往往封装和测试是分开进行，但往 往忽略『标准Tray』是贯穿整个制程的重要性。
• 测试机和分类机必须固定在一起(称为Ducking)，因此有 定位的问题要处理，否则IC在测试时会有Contact 不良的 问题，Ducking的方 式有下列两种: Soft Ducking: 做法是固定分类机后,移动测试头，在 将Test Socket 移动到IC摆放位置后，再将测试头固定， 达到固定的做法。(因换线 时，较费人力、时间,因此厂 内不采用)Hard Ducking: 在Load Board 和分类机中间有 Guide Hole及Guide Pin提供固定位置，只要Guide Pin及 Guide Hole对准，就算定位完成(因此换线较快)。Memory Tester和Handler 的连接面己经是Hard Ducking 的设计。 在Logic Test则必须加上一块 Socket Base ( Ducking Interface)。其构造为一块中间挖空的铁块。挖空的部份 必需依Test Socket来设计，外框则必需Handler连接面大 小来设计。因此使用不同的Test Socket及Handler，就需 要不同的Socket Base。
半导体FT测试MES的流程定制功能的类设计
Baking
…
OQC
Figure 2. An example of process planning business 图 2. 流程定制业务举例示意图
对于 PE，MES 流程定制功能应满足以下需求： 1. 2. 3. 4. 可选择一个或多个测试步骤加入到测试流程中； 同一类测试步骤可重复添加； 可利用子测试步骤组装出新的测试制程，并可选的加入至测试流程； 可记录流程中的测试步骤顺序，对顺序敏感； 对于 OP，应满足以下需求： 1. 可在测试过程中对每个步骤的测试结果数据进行录入和保存； 2. 可执行开始步骤、结束步骤、暂停、返工等相关流程操作。 对于开发人员，类设计应当符合“开放–封闭原则”[4]，具有优良的扩展性，能够在必要时灵活扩展 出新的测试步骤类。
706
王仁 等
OP：Operator。操作员，负责在测试生产线上工作，并同步在 MES 中维护相应信息，如保存测试数 据、继续下一步测试等。
2.2. 测试流程及测试步骤
一条完整的 FT 测试流程由许多个测试步骤组成， 每个测试步骤应当记录其自身的测试结果数据并具 有特定的业务逻辑(如在何种情况下需要继续、暂停测试等等)。有一类特殊的测试步骤称为测试制程，一 个测试制程可以包括一个或多个子步骤，是 FT 测试的核心步骤。 FT 测试的测试步骤有如下 9 类： IQC (Incoming Quality Control)：来料质量控制，意为对刚刚进入生产线的来料进行质量检测，一般 为整个流程的第一个步骤。 Baking：烘烤，意为对来料进行烘烤处理，为接下来的测试步骤做准备。 GuTest：机台测试，令机台对标准件进行检测，从而校准机台设置。 Test：测试制程，使用测试机台对来料进行检测，是 FT 测试的核心步骤，可包括多个子测试步骤， 子测试步骤统称为 FT。测试制程执行后来料转变为未包装的产品。 Finish：测试完成站，一般在该步骤对测试后的产品进行装盘。 FVI (Final Visual Inspection)：最终光检，对产品进行可视化检查。 FQC (Final Quality Control)：最终质量控制，在装箱前进行最后检查。 Packing：装箱，对装盘完成的产品进行装箱。 OQC (Output Quality Control)：出货品质控制，对装箱后产品进行出货前的检查。 以上 9 类测试步骤是目前业内较为通用的测试步骤，大多数客户对测试流程的要求可通过对以上各 类测试步骤进行重复、排列、组合而建立起来。值得说明的是，半导体行业还处于高速发展阶段，以上 提到的 9 类测试步骤必然无法长期满足日益增长的客户需求，因此能够允许开发人员快速扩展出新的测 试步骤类也是重要需求之一。
半导体FT测试MES的流程定制功能的类设计
半导体FT测试MES的流程定制功能的类设计
王仁;叶桦;刘浩波
【期刊名称】《计算机科学与应用》
【年(卷),期】2016(006)011
【摘要】使用MES提高生产力已经成为半导体测试厂商的常见手段,而客户对FT 测试流程及测试步骤的多样化需求要求MES软件必须具有灵活定制测试流程的功能,并在必要时能够由开发人员在MES软件中快速扩展出新种类的测试步骤。
本文根据FT测试流程及其中各类测试步骤的业务特点进行了类设计,并使用“组合”设计模式使其具有优良的可扩展性。
测试结果表明,基于该类设计的功能实现满足了流程测试步骤灵活制定、测试结果数据保存等功能,并具有十分优良的可扩展性,可较好的应用于半导体FT测试MES软件中。
【总页数】10页(P705-714)
【作者】王仁;叶桦;刘浩波
【作者单位】[1]东南大学自动化学院,江苏南京;;[1]东南大学自动化学院,江苏南京;;[1]东南大学自动化学院,江苏南京
【正文语种】中文
【中图分类】TP31
【相关文献】
1.半导体管fT参数测试仪检定方法的探索 [J], 金雷鸣
2.基于HyperMesh的钢结构仿真流程自动化定制 [J], 黄翔
3.NI模块扩展PXI平台的功能，降低半导体研究分析和测试的成本——每个引脚数字参数测量和高密度的源测量单元模块都是半导体研究、测试的理想选择 [J], 无
bsphere为上海半导体照明工程技术研究中心提供定制LED测试系统 [J],
5.MES中实时异常判定方法与可定制处理流程框架 [J], 邓停铭;王淑营;王小强;张剑
因版权原因，仅展示原文概要，查看原文内容请购买。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
• 测试机和分类机必须固定在一起(称为Ducking)，因此有 定位的问题要处理，否则IC在测试时会有Contact 不良的 问题，Ducking的方 式有下列两种: Soft Ducking: 做法是固定分类机后,移动测试头，在 将Test Socket 移动到IC摆放位置后，再将测试头固定， 达到固定的做法。(因换线 时，较费人力、时间,因此厂 内不采用)Hard Ducking: 在Load Board 和分类机中间有 Guide Hole及Guide Pin提供固定位置，只要Guide Pin及 Guide Hole对准，就算定位完成(因此换线较快)。Memory Tester和Handler 的连接面己经是Hard Ducking 的设计。 在Logic Test则必须加上一块 Socket Base ( Ducking Interface)。其构造为一块中间挖空的铁块。挖空的部份 必需依Test Socket来设计，外框则必需Handler连接面大 小来设计。因此使用不同的Test Socket及Handler，就需 要不同的Socket Base。
• 一般而言，商用IC的低温-10℃~0℃,高温约为 70℃~80℃。 若是IC是属于工业规格，低温会测到-45℃，高温会测到 90℃。一般常温系指室温，分类机在温度的设置为No Control。 •测试愈低温时，氮气的消耗量会愈大，相对的制造成本会增加。 测试愈低温时，需要升温除湿的时间和次数要增加，相对的制 造成本会增加。
• 以下将对FT测试流程做一介绍
• 上图为半导体产品测试之流程图，其流程包括下面几道作 业：
1.上线 备料 9.出货 2.测试机 台测试
8.加温烘烤 和包装
3.预烧炉 测试流程 4.电性 抽测
7.弯脚 修整 6.人工检脚 或 机器检脚
5.镭射 打印
1. 上线备料
• 上线备料的用意是将预备要上线测试的待测品，从上游厂 商送来的 包箱内拆封，并一颗颗的放在一个标准容器（几 十颗放一盘，每一盘可以放的数量及其容器规格，依待测 品的外形而有不同）内，以利在上测试机台（Tester）时， 待测品在分类机（Handler）内可以将待测品定位，而使其 内的自动化机械机构可以自动的上下料。 • 在新产品导入时，会要求要先确认客户使用的Tray，避 免上线生产时才发现客户使用的Tray无法在公司内的设备 中使用。若客 户使用特殊的Tray，在测试制程中，可能需要更换不同的 机构或增加换Tray的制程站，造成成本浪费。 承接Turnkey业务时，往往封装和测试是分开进行，但往 往忽略『标准Tray』是贯穿整个制程的重要性。
C-Tray
Stocker
HT3302 System Flow
HT-3308 System Flow
• 测试分类机的机械结构在取放IC的操作时需要时间，一颗 IC流程为(输入端DUT)+测试+(DUT输出端)。因此即使测试 时间为0秒，设 备最高产出也有上限。改善UPH(每小时产出)的方式：(1) 选用Index Time较短的分类机 (2) Parallel Dut 测试 若机台的Index Time为10秒，即使则客户的测试程序 的测试时间小于10秒，每小时的产出最高为3600/10 = 360 在承接客户新产品，要先了解客户产品的测试秒数， 才能换算测试程本、预估产能。
• 除了测试机台外，待测品要完成电性测试还需要一些测试 配件： • 1）分类机（Handler）： • 1.提供测试温度环境 2.测试自动化
• HON. TECH HT-3302 • For storage card
• Advantest • For DDR2
• 承载待测品进行测试的自动化机械结构，其内有机械机构 将待测品一颗颗从标准容器内自动的送到测试机台的测试 头（Test Head）上接受测试，测试的结果会从测试机台 内传到分类机内， 分类机会依其每颗待测品的电性测试 结果来作分类（此即产品分Bin）的过程；此外分类机内 有升温装置，以提供待测品在测试 时所需测试温度的测 试环境，而分类机的降温则一般是靠氮气，以达到快速降 温的目的。 测试机台一般会有很多个测试头（Test Head），个数视 测试机台的机型规格而定，而每个测试头同时可以上一部 分类机或针测机， 因此一部测试机台可以同时的与多台 的分类机及针测机相连，而依连接的方式又可分为平行处 理，及乒乓处理，前者指的是在同一测试机台上测试程序 同时控制多台分类机进行测试，而后者是在同一测试机台 上多台分类机以不同的测试程序同时进行待测品的测试。
*标准容器
• Tube • 目的:放置IC
• Tray • 目的:放置IC
2. 测试机台测试（FT1、FT2、FT3）
Advantest
T5588
• 待测品在入库后，经过入库检验及上线备料后，再来就是 上测试机台去测试；如前述，测试机台依测试产品的电性 功能种类可以分为逻辑 IC测试机、存贮器IC测试机及混 合式IC（即同时包含逻辑线路及模拟线路）测试机三大类， 测试机的主要功能在于使PE Card上发出待测品所需的电 性讯号并接受待测品因此讯号后所反应的电性讯号并作出 产品电性测试结果的判断，当然这些在测试机台内的控制 细节，均是由针对此一待测品所写之测试程序（Test Program）来控制。 即使是同一类的测试机，因每种待测 品其产品的电性特性及测试机台测试能力限制而有所不同。 一般来说，待测品在一 家测试厂中，会有许多适合此种 产品电性特性的测试机台可供其选择。
预烧炉图
Memory Burn In Board
Logic Burn In Board
4. 电性抽测
• 在每一道机台测试后，都会有一个电性抽测的动作（俗称QC 或Q货） ，此作业的目的在将此完成测试机台测试的待测品 抽出一定数量(如依照MIL-STD-104D)，重回测试机台，看其 测试结果是 否与之前上测试机台的测试结果相一致，若不 一致，则有可能是测试机台故障、测试程序有问题、测试配 件损坏、测试过程有瑕疵、人员混bin ..等原因， 原因小 者，则需回测试机台重测，原因大者，将能将此批待测品 Hold住，等待工程师、生管人员与客户协调后再作决策。
5. 镭射打印（Laser Mark ）
• 利用镭射打印机，依客户的正印规格，将指定的正印打到 IC的上面。 同样的IC，客户会因出货给不同的客户、不同的测试结 果等因素，在IC正印打上不同的LOGO。再加上IC可能来自 不同的封装厂，胶体使用不同的材质，镭射光的强度会有 所不同。因此工程师要取得和同一来源的IC做出Sample， 让客户认证。 因为Laser Mark站为破坏性的作业站，因此生产单位在 上线时，首件检查的动作就非常重要。 同一批产品因为测试后分Bin要打不同的LOGO，会加制 程的复杂度，使成本增加。 不同的LOGO，会因LOGO的复杂度不同，Laser Mark的 UPH也会不同。
半导体FT测试流程简介
介绍内容
• 测试制程乃是于IC封装后，测试封装完成的产品的电性功 能，以保证出厂IC 功能上的完整性(符合Data Sheet中的 规格)，并对已测试的产品依其电性功能作分类（即分 Bin），作为 IC不同等级产品的评价依据，最后并对产品 作外观检验（Inspect）作业。 电性功能测试乃针对产品之各种电性参数进行测试以确定 产品能正常运作，于测试之机台中，将根据产品不同之测 试项目而载入不同之测试程序。 外观检验之项目繁多，且视不同之封装型态而有所不同， 包含了引脚之各项性质、印字（mark）之清晰度及胶体 （mold）是否损伤等项目。而随表面黏着技术的发展，为 确保封装成品与基版间的准确定位及完整密合，封装成品 接脚之诸项性质之检验由是重要。
3测试机台介面
Socket Guide
Dut
Advantest HiFix
Load/Dut Board
• 这是一个要将待测品接脚连接上测试机台的测试头上的讯 号传送接点的一个转换介面， 此转换介面，依待测品的 电性特性及外形接脚数的不同而有很多种类，如：Hi-Fix （存贮器类产品）、Fixture Board（逻辑类产品）、 Load Board（逻辑类产品）、Adopt Board + DUT Board （逻辑类产品）、Socket（接脚器，依待测品其包装方式、 接脚的分布位置及脚数而有所不同）。 • 每批待测品在测试机台的测试次数并不相同，这完全要看 客户的要求，一般而言逻辑性的产品，只需上测试机台一 次（即FT1）而不用FT2、FT3，如果为存贮器IC则会经过 二至三次的测试，而每次的测试环境温度要求会有些不同， 测试环境的温度选择，有三种选择，即高温、常温 及低 温，温度的度数有时客户也会要求，而即于那一道要用什 么温度，这也视不同客户的不同待测品而有所不同。
镭射打印机
6. 人工检脚或机器检脚
• 检验待测品IC的正印、接脚的对称性、平整性及共面度等， 这部份作业有时会利用镭射扫描的方式来进行，也会有些 利用人力来作检验。
•
IC在整个制程中，IC不断地有机械性接触，可能造成 弯脚。弯脚可能造成在IC组装到PCB后，造成短路、缺焊 等问SMT LINE的问题。 Lead Scan 本身为光学量测的仪器，本身会有量测上 的误差，为了确保出货外观的品质，通常采用Overkill的 方式来设置参数(Overkill Rate由实验中得到)，再由人 工对被Overkill的IC做复检。