存储器练习题答案
【免费下载】存储器 练习题答案
B. 提高内存的可靠性
D.增加内存容量，同
C．64，8
C． 提高外存储器的存取速度
D． 扩大外存储器的存储空间
7、双端口存储器在（ ）情况下会发生读/写冲突。
址码相同
A. 左端口与右端口的地址码不同 B. 左、右端口的地
C. 左、右端口的数据码相同
不同
8、 计算机系统中的存储器系统是指（ ）。
A RAM 存储器 B ROM 存储器 C 主存储器 D 主存
B．16，16
A． 扩大主存储器的存储空间，并能进行自动管理和调度
B． 提高主存储器的存取速度
对全部高中资料试卷电气设备，在安装过程中以及安装结束后进行高中资料试卷调整试验；通电检查所有设备高中资料电试力卷保相护互装作置用调与试相技互术关，系电，力根通保据过护生管高产线中工敷资艺设料高技试中术卷资，配料不置试仅技卷可术要以是求解指，决机对吊组电顶在气层进设配行备置继进不电行规保空范护载高与中带资负料荷试下卷高问总中题体资，配料而置试且时卷可，调保需控障要试各在验类最；管大对路限设习度备题内进到来行位确调。保整在机使管组其路高在敷中正设资常过料工程试况中卷下，安与要全过加，度强并工看且作护尽下关可都于能可管地以路缩正高小常中故工资障作料高；试中对卷资于连料继接试电管卷保口破护处坏进理范行高围整中，核资或对料者定试对值卷某，弯些审扁异核度常与固高校定中对盒资图位料纸置试，.卷保编工护写况层复进防杂行腐设自跨备动接与处地装理线置，弯高尤曲中其半资要径料避标试免高卷错等调误，试高要方中求案资技，料术编试交写5、卷底重电保。要气护管设设装线备备置敷4高、调动设中电试作技资气高，术料课中并3中试、件资且包卷管中料拒含试路调试绝线验敷试卷动槽方设技作、案技术，管以术来架及避等系免多统不项启必方动要式方高，案中为；资解对料决整试高套卷中启突语动然文过停电程机气中。课高因件中此中资，管料电壁试力薄卷高、电中接气资口设料不备试严进卷等行保问调护题试装，工置合作调理并试利且技用进术管行，线过要敷关求设运电技行力术高保。中护线资装缆料置敷试做设卷到原技准则术确：指灵在导活分。。线对对盒于于处调差，试动当过保不程护同中装电高置压中高回资中路料资交试料叉卷试时技卷，术调应问试采题技用，术金作是属为指隔调发板试电进人机行员一隔，变开需压处要器理在组；事在同前发一掌生线握内槽图部内 纸故，资障强料时电、，回设需路备要须制进同造行时厂外切家部断出电习具源题高高电中中源资资，料料线试试缆卷卷敷试切设验除完报从毕告而，与采要相用进关高行技中检术资查资料和料试检，卷测并主处且要理了保。解护现装场置设。备高中资料试卷布置情况与有关高中资料试卷电气系统接线等情况，然后根据规范与规程规定，制定设备调试高中资料试卷方案。
(完整版)存储器习题及参考答案
习题四参考答案1．某机主存储器有16位地址，字长为8位。
（1）如果用1k×4位的RAM芯片构成该存储器，需要多少片芯片？（2）该存储器能存放多少字节的信息？（3）片选逻辑需要多少位地址？解：需要存储器总容量为：16K×8位，故，（1）需要1k×4位的RAM芯片位32片。
（2）该存储器存放16K字节的信息。
（3）片选逻辑需要4位地址。
2. 用8k×8位的静态RAM芯片构成64kB的存储器，要求：（1）计算所需芯片数。
（2）画出该存储器组成逻辑框图。
解：（1）所需芯片8片。
（2）逻辑图为：3. 用64k×1位的DRAM芯片构成256k×8位存储器，要求：（1）画出该存储器的逻辑框图。
（2）计算所需芯片数。
（3）采用分散刷新方式，如每单元刷新间隔不超过2ms，则刷新信号周期是多少？如采用集中刷新方式，存储器刷新一遍最少用多少读/写周期？解：（1）（2）所需芯片为32片。
（3）设读写周期为0.5微妙，则采用分散式刷新方式的刷新信号周期为1微妙。
因为64K ×1的存储矩阵是由四个128×128的矩阵构成，刷新时4个存储矩阵同时对128个元素操作，一次刷新就可完成512个元素，整个芯片只有128次刷新操作就可全部完成。
所以存储器刷新一遍最少用128个读/写周期。
4. 用8k×8位的EPROM芯片组成32k×16位的只读存储器，试问：（1）数据寄存器多少位？（2）地址寄存器多少位？（3）共需多少个EPROM芯片？（4）画出该只读存储器的逻辑框图？解：因为只读存储器的容量为：32k×16，所以：（1）数据寄存器16位。
（2）地址寄存器15位。
（3）共需8个EPROM芯片？（4）逻辑框图为：5. 某机器中，已经配有0000H～3FFFH的ROM区域，现在再用8k×8位的RAM芯片形成32k ×8位的存储区域，CPU地址总线为A0～A15，数据总线为D0～D7，控制信号为R/W（读/写）、MREQ（访存），要求：（1）画出地址译码方案。
计算机内存测试题目及答案
计算机内存测试题目及答案1. 什么是计算机内存？答：计算机内存是一种用来存储程序、数据和操作结果的物理设备，也被称为主存或随机存取存储器（RAM）。
2. 什么是内存地址？答：内存地址是用来唯一标识内存中每个存储单元的数字。
3. 内存大小的单位是什么？答：内存大小的单位通常是字节（Byte），常见的内存容量单位还包括千字节（KB）、兆字节（MB）、千兆字节（GB）、和太字节（TB）。
4. 什么是内存读写速度？答：内存读写速度是指计算机从内存中读取数据或向内存写入数据时所需的时间。
5. 什么是内存的带宽？答：内存的带宽是指在一定时间内传输数据的能力，通常以每秒传输的位数来衡量，单位为兆字节每秒（MB/s）或千兆字节每秒（GB/s）。
6. 什么是内存的时序？答：内存的时序是指内存存取数据的时序规范，包括读写时序、时钟频率、延迟等参数。
7. 什么是内存的 ECC 功能？答：ECC（Error Correcting Code）功能是一种用于检测和纠正内存中的错误的技术，能够提高内存的可靠性。
8. 什么是内存的刷新？答：内存的刷新是指定时扫描内存，检查并修复储存数据中的错误。
9. 什么是内存的缓存？答：内存的缓存是一种高速缓存，用于暂存计算机最常用的数据和指令，以提高访问速度。
10. 什么是内存的双通道模式？答：内存的双通道模式是指计算机使用两个内存通道同时进行数据传输，以提高带宽和性能。
11. 什么是内存的频率？答：内存的频率是指内存模块运行的时钟速度，通常以兆赫兹（MHz）表示。
12. 什么是内存的延迟？答：内存的延迟是指访问内存所需的时间延迟，通常以CL值表示，值越低表示延迟越小。
13. 如何测试计算机的内存稳定性？答：可以使用内存测试软件（如MemTest86+）对计算机的内存进行稳定性测试，检测是否存在错误或故障。
14. 如何选择适合的内存模块？答：在选择内存模块时，需要考虑主板的支持情况、内存类型（如DDR3或DDR4）、内存容量和频率等因素。
课后习题答案第8章_存储器和可编程逻辑器件
第8章半导体存储器和可编程逻辑器件8-1存储器按读写功能以及信息的可保存性分别分为哪几类？并简述各自的特点。
解答：存储器按读写功能可分为只读存储器（ROM）和随机存储器（RAM）。
随机存取存储器在工作过程中，既可从其任意单元读出信息，又可以把外部信息写入任意单元。
因此，它具有读、写方便的优点，但由于具有易失性，所以不利于数据的长期保存。
只读存储器在正常工作时其存储的数据固定不变，只能读出，不能随时写入。
ROM为非易失性器件，当器件断电时，所存储的数据不会丢失。
存储器按信息的可保存性可分为易失性存储器和非易失性存储器。
易失性存储器在系统关闭时会失去存储的信息，它需要持续的电源供应以维持数据。
非易失存储器在系统关闭或无电源供应时仍能保持数据信息。
8-2什么是SRAM？什么是DRAM？它们在工作原理、电路结构和读/写操作上有何特点？解答：SRAM（Static Random Access Memory）为静态随机存储器，其存储单元是在静态触发器的基础上附加控制电路构成的。
DRAM（Dynamic Random Access Memory）为动态随机存储器，常利用MOS管栅极电容的电荷存储效应来组成动态存储器，为了避免存储信息的丢失，必须定时地对电路进行动态刷新。
SRAM的数据由触发器记忆，只要不断电，数据就能保存，但其存储单元所用的管子数目多，因此功耗大，集成度受到限制。
DRAM一般采用MOS管的栅极电容来存储信息，由于电荷保存时间有限，为避免存储数据的丢失，必须由刷新电路定期刷新，但其存储单元所用的管子数目少，因此功耗小，集成度高。
SRAM速度非常快，但其价格较贵；DRAM的速度比SRAM慢，不过它比ROM 快。
8-3若RAM的存储矩阵为256字⨯4位，试问其地址线和数据线各为多少条？解答：存储矩阵为256字⨯4位的RAM地址线为8根，数据线为4根。
8-4某仪器的存储器有16位地址线，8位数据线，试计算其最大存储容量是多少？解答：最大存储容量为216⨯8=524288=512k bit（位）8-5用多少片256⨯4位的RAM可以组成一片2K⨯8位的RAM？试画出其逻辑图。
(完整word版)第四章存储器习题
第四章存储器一、填空题1. 计算机中的存储器是用来存放的,随机访问存储器的访问速度与无关.√2。
主存储器的性能指标主要是、存储周期和存储器带宽。
√3。
存储器中用来区分不同的存储单元，1GB= KB。
√4。
半导体存储器分为、、只读存储器(ROM)和相联存储器等。
√5. 地址译码分为方式和方式.√6。
双译码方式采用个地址译码器，分别产生和信号。
√7。
若RAM芯片内有1024个单元，用单译码方式，地址译码器将有条输出线；用双译码方式,地址译码器有条输出线。
√8. 静态存储单元是由晶体管构成的，保证记忆单元始终处于稳定状态，存储的信息不需要。
√9. 存储器芯片并联的目的是为了 ,串联的目的是为了。
10. 计算机的主存容量与有关，其容量为。
11。
要组成容量为4M×8位的存储器,需要片4M×1位的存储器芯片并联，或者需要片1M×8位的存储器芯片串联。
12. 内存储器容量为6K时，若首地址为00000H,那么末地址的十六进制表示是。
13 主存储器一般采用存储器件，它与外存比较存取速度、成本。
14 三级存储器系统是指这三级、、。
15 表示存储器容量时KB= ,MB= ;表示硬盘容量时,KB= ，MB= 。
16一个512KB的存储器，其地址线和数据线的总和是。
17 只读存储器ROM可分为、、和四种.18 SRAM是；DRAM是；ROM是；EPROM是。
19半导体SRAM靠存储信息，半导体DRAM则是靠存储信息。
20半导体动态RAM和静态RAM的主要区别是。
21MOS半导体存储器可分为、两种类型，其中需要刷新。
22 广泛使用的和都是半导体③存储器。
前者的速度比后者快，但不如后者高，它们的共同缺点是断电后保存信息.23 EPROM属于的可编程ROM，擦除时一般使用，写入时使用高压脉冲.24 单管动态MOS型半导体存储单元是由一个和一个构成的。
25 动态半导体存储器的刷新一般有、和三种方式。
第五章存储器习题(可编辑修改word版)
第五章存储器及其接口1.单项选择题（1）DRAM2164(64K╳1)外部引脚有（）A.16 条地址线、2 条数据线B.8 条地址线、1 条数据线C．16 条地址线、1 条数据线 D.8 条地址线、2 条数据线(2)8086 能寻址内存贮器的最大地址范围为()A.64KBB.512KBC.1MBD.16KB（3）若用1K╳4b的组成2K╳8b的RAM，需要（）。
A．2 片 B.16 片 C.4 片 D.8 片（4）某计算机的字长是否 2 位，它的存储容量是 64K 字节编址，它的寻址范围是（）。
A．16K B.16KB C.32K D.64K（5）采用虚拟存储器的目的是（）A．提高主存的速度 B.扩大外存的存储空间C．扩大存储器的寻址空间 D.提高外存的速度（6）RAM 存储器器中的信息是（）A．可以读/写的 B.不会变动的C.可永久保留的D.便于携带的（7）用2164DRAM 芯片构成8086 的存储系统至少要（）片A．16 B.32 C.64 D.8（8）8086 在进行存储器写操作时，引脚信号 M/IO 和 DT/R 应该是（）A．00 B。
01 C。
10 D。
11（9）某SRAM 芯片上，有地址引脚线12 根，它内部的编址单元数量为（）A．1024 B。
4096 C。
1200 D。
2K（11）Intel2167(16K╳1B)需要（）条地址线寻址。
A．10 B.12 C.14 D.16（12）6116（2K╳8B）片子组成一个 64KB 的存贮器，可用来产生片选信号的地址线是（）。
A．A0~A10B。
A~A15C。
A11~A15D。
A4~A19（13）计算一个存储器芯片容量的公式为（）A．编址单元数╳数据线位数B。
编址单元数╳字节C．编址单元数╳字长D。
数据线位数╳字长（14）与 SRAM 相比，DRAM（）A．存取速度快、容量大B。
存取速度慢、容量小C．存取速度快，容量小D。
存取速度慢，容量大（15）半导动态随机存储器大约需要每隔（）对其刷新一次。
计算机操作系统习题(存储器管理)
19、请求分页存储管理中，若把页面尺寸增加一 倍，在程序顺序执行时，则一般缺页中断次数会 （ B ）。 A．增加 B．减少 C．不变 D．可能增加 也可能减少 20、碎片是指（ D ）。 A、存储分配完后所剩的空闲区 B、没有被使用的存储区 C、不能被使用的存储区 D、未被使用，而又暂时不能使用的存储区
E、利用交换技术扩充内存时，设计时必须考虑的 问题是：如何减少信息交换量、降低交换所用的时 间； F、在现代操作系统中，不允许用户干预内存的分 配； G、采用动态重定位技术的系统，目标程序可以不 经任何改动，而装入物理内存； H、页式存储管理中，一个作业可以占用不连续的 内存空间，而段式存储管理，一个作业则是占用连 续的内存空间。
11、 文件的存储器是分成大小相等的 物理块 ，并以它为单位交换信息。 12、 从资源分配的角度看，可以把设备分为独 占设备和共享设备。打印机属于 独占 设备，而磁 盘属于 共享 设备。 13、 虚拟设备是通过 SPOOLing 技术 把 独占 设备变成能为若干用户 共享 的设备。 14、 通道是一个独立于 cpu 的专管 的处理机，它控制 与内存之间的信息交换。
空闲区表项按( A.地址从大到小 )进行排列。 B.地址从小到大
C.尺寸从大到小
主要受( )的限制。
D.尺寸从小到大
32．在提供虚拟存储的系统中，用户的逻辑地址空间 A.内存空闲块的大小 B．外存的大小 C．计算机编址 范围 D．页表大小
33．在页式管理中，页表的始址存放在(D )
A．内存中 B.存储页面表中 C.联想存储器中 D.寄存器中 34．在段页式存储管理中，其虚拟地址空间是( ) A.一维 B.二维 C.三维 D．层次
3． 在存储器管理中，页面是信息的________单 位，分段是信息的________单位。页面大小由 _________确定，分段大小由_________确定。 5、从用户的源程序进入系统到相应程序的机器上 运行，所经历的主要处理阶段有____________， ____________，____________， ____________和____________。
数字电子技术第8章存储器与可编程逻辑器件习题及答案
第8章存储器与可编程逻辑器件8.1存储器概述自测练习1．存储器中可以保存的最小数据单位是（）。
（a）位（b）字节（c）字2．指出下列存储器各有多少个基本存储单元？多少存储单元？多少字？字长多少？（a） 2K×8位（）（）（）（）（b） 256×2位（）（）（）（）（c） 1M×4位（）（）（）（）3．ROM是（）存储器。
（a）非易失性（b）易失性（c）读/写（d）以字节组织的4．数据通过（）存储在存储器中。
（a）读操作（b）启动操作（c）写操作（d）寻址操作5．RAM给定地址中存储的数据在（）情况下会丢失。
（a）电源关闭（b）数据从该地址读出（c）在该地址写入数据（d）答案（a）和（c）6．具有256个地址的存储器有（ ）地址线。
（a）２５６条（b）６条（c）8条（d）16条7．可以存储２５６字节数据的存储容量是（ ）。
（a）２５６×１位（b）２５６×８位（c）１Ｋ×４位 （d）２Ｋ×１位答案：1．a2．（a）2048×8；2048；2048；8（b）512；256；256；2（c）1024×1024×4；1024×1024；1024×1024；43．a4．c5．d6．c7．b8.2随机存取存储器（RAM）自测练习1.动态存储器（DRAM）存储单元是利用（）存储信息的，静态存储器（SRAM）存储单元是利用（）存储信息的。
2.为了不丢失信息，DRAM必须定期进行（）操作。
3.半导体存储器按读、写功能可分成（）和（）两大类。
4.RAM电路通常由（）、（）和（）三部分组成。
5.6116RAM有（）根地址线，（）根数据线，其存储容量为（）位。
答案：1．栅极电容，触发器2．刷新3．只读存储器，读/写存储器4．地址译码，存储矩阵，读/写控制电路5．11，8，2K×8位8.3 只读存储器（ROM）自测练习1．ROM可分为（）、（）、（）和（）几种类型。
(蔡老师提供)第3章 多层次的存储器习题参考答案
第3章 多层次的存储器习题参考答案1、设有一个具有20位地址和32位字长的存储器，问 (1) 该存储器能存储多少字节的信息？(2) 如果存储器由512K ×8位SRAM 芯片组成，需要多少片？ (3) 需要多少位地址作芯片选择？ 解：(1) 该存储器能存储：字节4M 832220=⨯(2) 需要片8823228512322192020=⨯⨯=⨯⨯K (3) 用512K ⨯8位的芯片构成字长为32位的存储器，则需要每4片为一组进行字长的位数扩展，然后再由2组进行存储器容量的扩展。
所以只需一位最高位地址进行芯片选择。
2、已知某64位机主存采用半导体存储器，其地址码为26位，若使用4M ×8位的DRAM 芯片组成该机所允许的最大主存空间，并选用内存条结构形式，问； (1) 若每个内存条为16M ×64位，共需几个内存条? (2) 每个内存条内共有多少DRAM 芯片?(3) 主存共需多少DRAM 芯片? CPU 如何选择各内存条? 解：(1) 共需条4641664226=⨯⨯M 内存条 (2) 每个内存条内共有32846416=⨯⨯M M 个芯片(3) 主存共需多少1288464648464226=⨯⨯=⨯⨯M M M 个RAM 芯片， 共有4个内存条，故CPU 选择内存条用最高两位地址A 24和A 25通过2：4译码器实现；其余的24根地址线用于内存条内部单元的选择。
3、用16K ×8位的DRAM 芯片构成64K ×32位存储器，要求： (1) 画出该存储器的组成逻辑框图。
(2) 设存储器读/写周期为0.5μS ，CPU 在1μS 内至少要访问一次。
试问采用哪种刷新方式比较合理?两次刷新的最大时间间隔是多少?对全部存储单元刷新一遍所需的实际刷新时间是多少?解：(1) 用16K ×8位的DRAM 芯片构成64K ×32位存储器，需要用16448163264=⨯=⨯⨯K K 个芯片，其中每4片为一组构成16K ×32位——进行字长位数扩展(一组内的4个芯片只有数据信号线不互连——分别接D 0~D 7、D 8~D 15、D 16~D 23和D 24~D 31，其余同名引脚互连)，需要低14位地址(A 0~A 13)作为模块内各个芯片的内部单元地址——分成行、列地址两次由A 0~A 6引脚输入；然后再由4组进行存储器容量扩展，用高两位地址A 14、A 15通过2：4译码器实现4组中选择一组。
【安徽】13-14学年职高计算机专业存储器管理练习题(含答案)
2013-2014学年安徽省职高计算机专业存储器管理练习题一、选择题1、存储分配解决多道作业（Ａ）的划分问题。
为了解决静态和动态存储分配，需采用地址重定位，即把（Ｂ）变换成（Ｃ），静态重定位由（Ｄ）实现，动态重定位由（Ｅ）实现。
Ａ：①地址空间②符号名空间③主存空间④虚拟空间Ｂ、Ｃ：①页面地址②段地址③逻辑地址④物理地址⑤外存地址⑥设备地址Ｄ～Ｅ：①硬件地址变换机构②执行程序③汇编程序④连接装入程序⑤调试程序⑥编译程序⑦解释程序2、提高主存利用率主要是通过（Ａ）功能实现的。
（Ａ）的基本任务是为每道程序做（Ｂ）；使每道程序能在不受干扰的环境下运行，主要是通过（Ｃ）功能实现的。
Ａ、Ｃ：①主存分配②主存保护③地址映射④对换⑤主存扩充Ｂ：① 逻辑地址到物理地址的变换；② 内存与外存间的交换；③ 允许用户程序的地址空间大于内存空间；④ 分配内存３、由固定分区方式发展为分页存储管理方式的主要推动力是（Ａ）；由分页系统发展为分段系统，进而以发展为段页式系统的主要动力分别是（Ｂ）和（Ｃ）。
Ａ～Ｃ：① 提高主存的利用率；② 提高系统的吞吐量；③ 满足用户需要；④ 更好地满足多道程序运行的需要；⑤ 既满足用户要求，又提高主存利用率。
４、静态重定位是在作业的（Ａ）中进行的，动态重定位是在作业的（Ｂ）中进行的。
Ａ、Ｂ：① 编译过程；② 装入过程；③ 修改过程；④ 执行过程５、在首次适应算法中，要求空闲分区按（Ａ）顺序链接成空闲分区链在最佳适应算法中按（Ｂ）顺序链接成空闲分区链；在最坏适应算法中按（Ｃ）顺序链接成空闲分区链。
Ａ～Ｃ：① 空闲区地址递增；② 空闲区首址递减；③ 空闲区大小递增；④ 空闲区大小递减。
６、回收内存时可能出现下述四种情况：⑴ 释放区与插入点前一分区F1相邻，此时应（Ａ）；⑵ 释放区与插入点后一分区F2相邻，此时，应（Ｂ）；⑶ 释放区不与F1和F2相连，此时应（Ｃ）。
Ａ～Ｃ：① 为回收区建立一分区表项，填上分区的大小和始址；② 以F1为分区的表项作为新表项且不做任何改变；③ 以F1为分区的表项作为新表项，修改新表项的大小；④ 以F2为分区的表项作为新表项，同时修改新表项的大小和始址。
存储器 练习题答案
一、选择题1、存储器和CPU之间增加Cache的目的是( )。
A. 增加内存容量B. 提高内存的可靠性C. 解决CPU与内存之间速度问题D.增加内存容量，同时加快存取速度2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。
A 主存-辅存B 快存-主存C 快存-辅存D 通用寄存器-主存3、双端口存储器所以能高速进行读/ 写，是因为采用（）。
A．高速芯片B．两套相互独立的读写电路C．流水技术D．新型器件4、在下列几种存储器中，CPU可直接访问的是（）。
A. 主存储器B. 磁盘C. 磁带D. 光盘5、SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为（）。
A．64，16 B．16，16 C．64，8 D．16，64。
6、采用虚拟存储器的主要目的是（）。
A．扩大主存储器的存储空间，并能进行自动管理和调度B．提高主存储器的存取速度C．提高外存储器的存取速度D．扩大外存储器的存储空间7、双端口存储器在（）情况下会发生读/写冲突。
A. 左端口与右端口的地址码不同B. 左、右端口的地址码相同C. 左、右端口的数据码相同D. 左、右端口的数据码不同8、计算机系统中的存储器系统是指（）。
A RAM存储器B ROM存储器C 主存储器D主存储器和外存储器9、某计算机字长32位，其存储容量为4MB，若按半字编址，它的寻址范围是（）。
A 0~4MB-1B 0~2MB-1C 0~2M-1D 0~1M-110、某一SRAM芯片，采用地址线与数据线分离的方式，其容量为512×8位，除电源和接地端外，该芯片引出线的最小数目应是（）。
A 23B 25C 50D 1911、以下四种类型的半导体存储器中，以传输同样多的字为比较条件，则读出数据传输率最高的是（）。
A DRAMB SRAMC FLASH ROMD EPROM12、计算机的存储器采用分级存储体系的目的是（）。
A．便于读写数据B．减小机箱的体积C．便于系统升级D．解决存储容量、价格与速度间的矛盾13、相联存储器是按（）进行寻址的存储器。
第4章 存储器管理练习答案
第四章存储器管理一、单项选择题1、存储管理的目的是（C ）。
A.方便用户B.提高内存利用率C.方便用户和提高内存利用率D.增加内存实际容量2、在（ A）中，不可能产生系统抖动的现象。
A.固定分区管理B.请求页式管理C.段式管理D.机器中不存在病毒时3、当程序经过编译或者汇编以后，形成了一种由机器指令组成的集合，被称为（B ）。
A.源程序B.目标程序C.可执行程序D.非执行程序4、可由CPU调用执行的程序所对应的地址空间为（D ）。
A.符号名空间B.虚拟地址空间C.相对地址空间D.物理地址空间5、存储分配解决多道作业[1C]划分问题。
为了实现静态和动态存储分配，需采用地址重定位，即把[2C]变成[3D]，静态重定位由[4D]实现，动态重定位由[5A]实现。
供选择的答案：[1]：A 地址空间 B 符号名空间 C 主存空间 D 虚存空间[2]、[3]： A 页面地址 B 段地址 C 逻辑地址 D 物理地址 E 外存地址 F 设备地址[4]、[5]： A 硬件地址变换机构 B 执行程序 C 汇编程序D 连接装入程序E 调试程序F 编译程序G 解释程序6、分区管理要求对每一个作业都分配（A ）的内存单元。
A.地址连续B.若干地址不连续C.若干连续的帧D.若干不连续的帧7、（C ）存储管理支持多道程序设计，算法简单，但存储碎片多。
A.段式B.页式C.固定分区D.段页式8、处理器有32位地址，则它的虚拟地址空间为（ B）字节。
A.2GBB.4GBC.100KBD.640KB9、虚拟存储技术是（ A）。
A.补充内存物理空间的技术B.补充相对地址空间的技术C.扩充外存空间的技术D.扩充输入输出缓冲区的技术10、虚拟内存的容量只受（ D）的限制。
A.物理内存的大小B.磁盘空间的大小C.数据存放的实际地址D.计算机地址字长11、虚拟存储技术与（A ）不能配合使用。
A.分区管理B.动态分页管理C.段式管理D.段页式管理12、（B ）指将作业不需要或暂时不需要的部分移到外存，让出内存空间以调入其他所需数据。
存储器习题
注:红色为作业需上交。
注意填空选择需要抄写题目。
一．选择题1．计算机工作中只读不写的存储器是( )。
（A) DRAM （B) ROM （C） SRAM (D) EEPROM2．下面关于主存储器（也称为内存）的叙述中,不正确的是( ）。
(A) 当前正在执行的指令与数据都必须存放在主存储器内，否则处理器不能进行处理（B）存储器的读、写操作，一次仅读出或写入一个字节（C）字节是主存储器中信息的基本编址单位(D) 从程序设计的角度来看，cache(高速缓存）也是主存储器3．CPU对存储器或I/O端口完成一次读/写操作所需的时间称为一个（ )周期.(A) 指令（B) 总线（C）时钟（D) 读写4．存取周期是指（）。
（A)存储器的写入时间（B) 存储器的读出时间(C) 存储器进行连续写操作允许的最短时间间隔 (D）存储器进行连续读/写操作允许的最短时间3间隔5．下面的说法中，（ )是正确的。
（A） EPROM是不能改写的 (B) EPROM是可改写的，所以也是一种读写存储器（C） EPROM是可改写的,但它不能作为读写存储器（D) EPROM只能改写一次6．主存和CPU之间增加高速缓存的目的是（）。
(A）解决CPU和主存间的速度匹配问题（B) 扩大主存容量(C）既扩大主存容量，又提高存取速度 (D) 增强CPU的运算能力7．采用虚拟存储器的目的是（ )。
（A）提高主存速度（B）扩大外存的容量（C）扩大内存的寻址空间（D）提高外存的速度8．某数据段位于以70000起始的存储区，若该段的长度为64KB，其末地址是（ )。
（A） 70FFFH (B） 80000H （C) 7FFFFH (D） 8FFFFH9．微机系统中的存储器可分为四级，其中存储容量最大的是( ）。
(A) 内存 (B) 内部寄存器（C）高速缓冲存储器（D) 外存10．下面的说法中,（ )是正确的. (A) 指令周期等于机器周期（B) 指令周期大于机器周期 (C）指令周期小于机器周期 (D）指令周期是机器周期的两倍11．计算机的主内存有3K字节，则内存地址寄存器需( )位就足够。
存储器习题解答
1. 用下列芯片构成存储系统，各需要多少个RAM芯片？需要多少位地址作为片外地址译码？设系统为20位地址线，采用全译码方式。
（1）512×4位RAM构成16KB的存储系统；（2）1024×1位RAM构成128KB的存储系统；（3）2K×4位RAM构成64KB的存储系统；（4）64K×1位RAM构成256KB的存储系统。
解：(1) 需要16KB/512×4=64片，片外地址译码需20-log2512=11位地址线。
(2) 需要128KB/1K×1=1024片，片外地址译码需20-log21024=10位地址线。
(3) 需要64KB/2K×4=64片，片外地址译码需20-log2(1024×2)=9位地址线。
(4) 需要256KB/64K×1位=32片，片外地址译码需20-log2(1024×64)=4位地址线。
2. 现有一种存储芯片容量为512×4位，若要用它组成4KB的存储容量，需多少这样的存储芯片？每块芯片需多少寻址线？而4KB存储系统最少需多少寻址线？解: 4K×8bit /512×4bit= 16片，需要16片存储芯片；29 = 512，每片芯片需9条寻址线；212 = 4096，4KB存储系统最少需12条寻址线。
3. 一个具有8KB直接相联Cache的32位计算机系统，主存容量为32MB，假定该Cache中块的大小为4个32位字。
（1）求该主存地址中区号、块号和块内地址的位数。
（2）求主存地址为ABCDEF16的单元在Cache中的位置。
解: (1) 主存区数为32MB/8KB = 4096，212= 4096，区号的位数为12；区内块数为8KB/4×4B = 512，29 = 512，块号的位数为9；块内单元数（字节编址）为4×32 / 8 = 16，24= 16，块内地址的位数4。
存储器习题
第10章存储器及其接口典型试题一．填空题1.只读存储器ROM有如下几种类型：＿＿＿＿。
答案：掩膜ROM、PROM、EPROM、E2PROM2.半导体存储器的主要技术指标是＿＿＿＿。
答案：存储容量、存储速度、可靠性、功耗、性能/价格比3.在16位微机系统中，一个存储字占用两个连续的8位字节单元，字的低8位存放在＿＿＿＿、高8位存放在＿＿＿＿。
答案：低地址单元、高地址单元4.SRAM芯片6116（2K×8B）有＿＿＿＿位地址引脚线、＿＿＿＿位数据引脚线。
答案：11 85.在存储器系统中，实现片选控制有三种方法，它们是＿＿＿＿。
答案：全译码法、部分译码法、线选法6.74LS138译码器有三个“选择输入端”C、B、A及8个输出端，当输入地址码为101时，输出端＿＿＿＿有效。
答案：7.半导体静态存储器是靠＿＿＿＿存储信息，半导体动态存储器是靠＿＿＿＿存储信息。
答案：触发器电荷存储器件8.对存储器进行读/写时，地址线被分为＿＿＿＿和＿＿＿＿两部分，它们分别用以产生＿＿＿＿和＿＿＿＿信号。
答案：片选地址片内地址芯片选择片内存储单元选择二．单项选择题1．DRAM2164（64K×1）外部引脚有（）。
A.16条地址线、2条数据线B.8条地址线、1条数据线C.16条地址线、1条数据线D.8条地址线、2条数据线分析：从芯片容量（64K×1B）来看，有64K个编址单元，应有16条地址线（216=64K）。
但DRAM芯片集成度高、容量大、引脚数量不够，一般输入地址线采用分时复用锁存方式，即将地址信号分成二组、共用一组线，分两次送入片内。
而2164却有二条数据线，一条作为输入，一条作为输出。
答案：D 2．8086能寻址内存贮器的最大地址范围为（）。
A.64KBB.512KBC.1MBD.16KB分析：8086有20条地址总线A0～A19，它可以表示220=1M个不同的状态。
答案：C3．若用1K×4的芯片组成2K×8的RAM，需要（）片。
第4章 主存储器习题
第4章主存储器一、选择题（每题3.5分）1．动态半导体存储器的特点是（）A．在工作中存储器内容会产生变化B．每次读出后，需要根据原存内容重新写入一遍C．每隔一定时间，需要根据原存内容重新写入一遍D．在工作中需要动态地改变访存地址【答案】C2.某SRAM芯片，存储容量为64K×16位，该芯片的地址线和数据线数目为______。
A 64，16B 16，64C 64，8D 16，16 。
【答案】D3.交叉存贮器实质上是一种______存贮器，它能_____执行______独立的读写操作。
A 模块式，并行，多个B 模块式串行，多个C 整体式，并行，一个D 整体式，串行，多个【答案】A4. EPROM是指______。
A. 读写存储器B. 只读存储器C. 可编程的只读存储器D. 光擦除可编程的只读存储器【答案】D5.存储器是计算机系统的记忆设备，主要用于______。
A.存放程序B.存放软件C.存放微程序D.存放程序和数据【答案】D6. 外存储器与内存储器相比，外存储器______。
A.速度快，容量大，成本高B.速度慢，容量大，成本低C.速度快，容量小，成本高D.速度慢，容量大，成本高【答案】B7. 一个256K×8的存储器，其地址线和数据线总和为______。
A.16B.18C.26D.20【答案】C8.某存储器芯片的存储容量为8K×12位，则它的地址线为____。
A.11B.12C.13D.14 【答案】C9. 某一SRAM芯片，其容量为512×8位，考虑电源端和接地端，该芯片引出线的最小数目应为______。
A.23B.25C.50D.19【答案】D10.存储器是计算机系统的记忆设备，它主要用来（）。
A.存放数据B.存放程序C.存放数据和程序D.存放微程序【答案】C11.内存若为16MB，则表示容量为（）KB。
A.16B.16384C.1024D.16000【答案】B12.下列说法正确的是（）。
第07章_存储器习题答案
第七章习题答案7.1.1 指出下列存储系统各具有多少个存储单元，至少需要几根地址线和数据线。
（1）64K×1 （2）256K×4 （3）lM×1 （4）128K×8解：求解本题时，只要弄清以下几个关系就能很容易得到结果：存储单元数=字数×位数地址线根数（地址码的位数）n与字数N的关系为：N=2n数据线根数＝位数（1）存储单元〓64K×1〓64K（注：lK＝1024）；因为，64K〓2’。
，即亢〓16，所以地址线为16根；数据线根数等于位数，此处为1根。
同理得：（2）1M个存储单元，18根地址线，4根数据线。
（3）1M个存储单元，18根地址线，1根数据线。
！＿（4）lM个存储单元，17根地址线，8根数据线。
7.1.2 设存储器的起始地址为全0，试指出下列存储系统的最高地址为多少？（1）2K×1 （2）16K×4 （3）256K×32解：因为存储系统的最高地址＝字数十起始地址一1，所以它们的十六进制地址是：（1）7FFH （2）3FFFH （3）3FFFFH ＇7，2．4 一个有1M×1位的DRAM，采用地址分时送人的方法，芯片应具有几条地址线？解：由于1M=210×210，即行和列共需20根地址线。
所以，采用地址分时送人的方法，芯片应具有10根地址线。
7．2．5 试用一个具有片选使能CE、输出使能OE、读写控制WE、容量为8 K×8位的sRAM 芯片，设计一个16K×16位的存储器系统，试画出其逻辑图。
解：采用8K×8位的sRAM构成16K×16位的存储器系统，必须同时进行字扩展和位扩展。
用2片8K×8位的芯片，通过位扩展构成8K×16位系统，此时需要增加8根数据线。
要将8K×16位扩展成16K×16位的存储器系统，还必须进行字扩展。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
一、选择题
1、存储器和CPUZ间增加Cache的目的是（）。
A.增加内存容量
B.提高内存的可靠性
C.解决CPU与内存Z间速度问题
D.增加内存容量，同时加快存取速度
2、常用的虚拟存储系统由（）两级存储器组成，其中辅存是大容量的磁表面存储器。
A主存■辅存B快存■主存 C快存■辅存D通用寄存器■主存
3、双端口存储器所以能高速进行读/写，是因为采用（）o
A・高速芯片 B.两套相互独立的读写电路
C.流水技术
D.新型器件
4、在下列几种存储器中，CPU可直接访问的是（）o
A.主存储器
B.磁盘
C.磁带
D.光盘
5、SRAM 芯片，存储容量为64KX16位，该芯片的地址线和数据线数目为（)o
A. 64, 16
B. 16, 16
C. 64, 8
D. 16, 64o
6、采用虚拟存储器的主要目的是（）o
A.扩大主存储器的存储空间，并能进行自动管理和调度
B.提高主存储器的存取速度
C.提高外存储器的存取速度
D.扩大外存储器的存储空间
7、双端口存储器在（）情况下会发生读/写冲突。
A.左端口与右端口的地址码不同
B.左、右端口的地
址码相同
C.左、右端口的数据码相同
D.左、右端口的数据码
不同
8、计算机系统屮的存储器系统是指（）o
A RAM存储器
B ROM存储器 C主存储器D主存储器和外存储器
9、某计算机字长32位，其存储容量为4MB,若按半字编址，它的寻址范围是（）o
A 0 〜4MB・1
B 0 〜2MB・1
C 0-2M-1 D
0〜1M・1
10、某一 SRAM芯片，采用地址线与数据线分离的方式，其容量为512x8位，除电源和接地端外，该芯片引出线的最小数目应是（）。
A 23
B 25
C 50
D 19
11、以下四种类型的半导体存储器屮，以传输同样多的字为比
较条件，则读出数据传输率最高的是（）。
A DRAM
B SRAM
C FLASH ROM
D EPROM
12、计算机的存储器采用分级存储体系的目的是（）。
A.便于读写数据
B.减小机箱的体积
C.便于系统升级
D.解决存储容量、价格与速度间的矛盾
13、相联存储器是按（）进行寻址的存储器。
A.地址指定方式
B.堆栈存取方式
C.内容指定方式
D.地址指定与堆栈存取方式结合
14、在Cache的地址映射中，若主存中的任意一块均可映射到Cache内的任意一-快的位置上，则这种方法称为（）。
A.全相联映射
B.直接映射
C.组相联映射
D.混合映射
15、若RAM屮每个存储单元为16位，则下面所述正确的是（
A地址线也是16位
地址线与16位有关16、RAM芯片串联时可以A增加存储字长
C提高存储器的速度17、RAM芯片并联时可以A增加存储字长
C提高存储器的速度
B地址线与16位无关C D地址线不得少于16位（）
B增加存储单元数量
D降低存储器的平均价格（）
B增加存储单元数量
D降低存储器的平均价
18、下面所叙述不正确的是（）
A随机存储器可以随时存取信息，掉电后信息丢失
B访问随机存储器时，访问时间与单元的物理位置无关
C内存屮存储的信息均是不可改变的
D随机存储器和制度存储器可以统一编址 19、和外存相比，内存的特点是（）
A容量大，速度快，成本低B容量大，速度慢，成
本高
C容量小，速度快，成本高D容量小，速度快，成本低
20、下列元件屮存取最快的是（）
A Cache B寄存器C内存 D外存
21、RAM和ROM的主要区别是（）
A断电后，ROM内保存的信息会丢失，RAM则可长期保存而不会丢失
B断电后，RAM内保存的信息会丢失，ROM则可长期保存
而不会丢失
CROM是外存，RAM是内存
DRAM是外存，ROM是内存
22、某计算机字长16位，其存储容量为2MB,按半字编址, 它的寻址范围是（）
0〜8M・1 0〜4M・1 0〜2M・1
23、某计算机字长32位，其存储容量为8MB,按双字编址, 它的
寻址范围是（）
0~256K・l 0〜512K-1 0-2M-1 0〜1M-1
0 〜256K-1 0〜512K-1 0 〜2M・1 0〜1M・1
24、存储器是计算机系统中的记忆设备, 它主要用来（C ）o
A、存放数据
B、存放程序
C、存放数据和程序
D、存放微程序 25、存储单元是指（B ）o
A、存放一个二进制信息位的存储元
B、存放一个机器字的所有存储元集合
C、存放一个字节的所有存储元集合
D、存放两个字节的所有存储元集合
二、埴空题
1、____________________ CPU能直接访问
和__________________ ,但不能访问___________________ 和_______ O
答：主存、CACHE.外存、I/O设备。
2、____________________________ Cache的地址映射方式有
、__________________________ 和_______ 三
种。
其中_______ 方式，适度地兼顾了前两者的优点又尽量避
免其缺点，比较理想。
答：直接映射、全相联映射、组相联映射，组相联映射。
3、相联存储器不按地址而是按_______ 访问的存储器，在
Cache屮用来存放 ______ ,在虚拟存储器屮用来存放_________ O
答：内容，行地址表，段表、页表和快表。
4、虚拟存储器指的是________ 层次，它给用户提供了一个比实际_______ 空间大得多的 _______ o
答：主■辅存，主存，虚拟地址。
5、磁盘的地址格式由_____ 、_______ 、______ 、______ 四部分组成。
答：台号、柱面号（磁道号）、盘面号（磁头号）、扇区号。
三、判断题
1.计算机的主存是由RAM和ROM两种半导体存储器组成的。
（T）
2.CPU可以直接访问主存，而不能直接访问辅存。
（T）
3.外（辅）存比主存的存储容量大、存取速度快。
（F）
4.动态RAM和静态RAM都是易失性半导体存储器。
（T）
5.Cache的功能全部由硬件实现。
（T）
6.引入虚拟存储器的目的是为了加快辅存的存取速度。
（F）
7.多体交叉存储器主要是为了解决扩充容量的问题。
（F）
8.Cache和虚拟存储器的存储管理策略都利用了程序的局部性原理。
（T）
9.多级存储体系由Cache.主存和辅存构成。
（T）
10.CPU访问存储器的时间是由存储器的容量决定的。
（F）
四、综合题
1.设有一个具有24位地址和8位字长的存储器，求：
（1）该存储器能存储多少字节的信息？
（2）若存储器由4MX4位的RAM芯片组成，需要多少片？
（3）需要哪种译码器实现芯片选择？
解：（1）存储单元数为224= 16MB,故能存储16M字节的信息。
（2）由于存储容量为16MB （8位字长），每4M字节需要2片（位并联方式），故需芯片数为⑹4X2 = 8片。
（3）若用8片组成一个16M （8位字长），地址总线的低22 位可直接连到芯片的A0-A21管脚，而地址总线的高2位
（A22, A23）需要通过2： 4线译码器进行芯片选择。
存储器组成方案为位并联和地址串联相结合的方式。
2.某计算机系统的内存由Cache和主存构成，Cache的存取周期为45ns,主存的存取周期为200nso已知在一-段给定的时间内，CPU共访问内存4500次，其中340次访问主存，求：
(1)Cache的命中率是多少？
(2)CPU访问内存的平均访问时间是多少？
(3)Cache-主存系统的效率是多少？
解:(1)命中率 H= (4500-340) / 4500=0.92。
(2)CPU 访存的平均时间 T = 0. 92X45+(1—0.
92)
X 200 = 57. 4ns
(3)c ache-主存系统的效率 e = 45/57. 4二78%。