第八章 集成电路的测试与可测性设计

• 根据集成电路产品生产所处的不同阶段与不同目的，
测试大致可以分为3种类型：
①在Leabharlann Baidu品的研发阶段，为了检测设计错误而进行的测
试(设计错误测试)； ②在芯片生产阶段，为了检测产品是否具有正确的逻 辑操作和正确的功能而进行的测试(功能测试)； ③在产品出厂前，为了保证产品的质量与可靠性，需
要进行的各种测试(产品测试)。
试的主要目的就是在生产中将合格的芯片与不合格的芯片区 分开，保证产品的质量与可靠性。此外需要通过测试对产品
的质量与可靠性加以监控。
传统的数字电路（芯片、电路板及系统）的逻辑 设计与测试是分开进行的，即先设计，后测试，设计 阶段不考虑测试问题。 然而，随着数字电路的日益复杂，特别是VLSI电 路密度的日益增加，数字电路的测试问题日趋尖锐， 测试时间和测试费用日趋提高，甚至达到无法测试的 地步，影响了微电子技术的进一步发展。为了有效开 发电路，降低电路测试费用，数字电路必须设计成可 测试的。这就要求在电路设计阶段考虑测试问题，或 者说必须进行数字电路的可测试性设计。随着微电子 技术和数字技术的飞速发展，数字电路的可测试性技 术近几年来越来越引起电路设计者的重视，这门技术 本身也得到了迅速发展。
• 功能测试
这里所说的功能测试主要是针对制造过程中
可能引起电路功能不正确而进行的测试。与设计 错误相比，这种错误的出现具有随机性。测试的 主要目的不是定位和分析错误，而是判断芯片上 是否存在错误，即区分合格的芯片与不合格的芯
片。
功能测试的困难源于以下两个方面： (1) 一个集成电路具有复杂的功能，含有大量的晶体管； (2) 电路中的内部信号不可能引出到芯片的外面，而测 试信号和测试结果只能从外部的少数管脚施加并从外 部管脚进行观测。 测试的过程就是用测试仪器将测试向量test bench (1和 0组成的序列 ) 通过探针施加到输入管脚， 同时在输出管脚上通过探针进行检测，并与预期的结 果进行比较。高速的测试仪器是非常昂贵的设备，测 试每个芯片所用的时间必须尽可能地缩短，以降低测 试成本。
一个规模很小的专用集成电路(ASIC)，有可能达 到 N=25 ， M ＝ 50 ，就要求有 2 7 5 个测试向量 ( 近似于 3.8×l022个 )。假如有这么多的测试向量，并以每个 测试向量1μs的速率加到电路上，那测试一遍需要十 亿年，这显然是不可能实现的。因此，必须采用一种 完全不同的测试方法。常用的一种方法是用精简的测 试向量集。通常一个有故障的电路对大多数可能的输 入测试向量仍会给出正确的输出，故障仅仅是对一些 特别的输入测试向量才显露出来。因此，我们可以设 计一个测试向量序列，使得电路的输出在输入这一测 试向量序列后与预期值不一样，从而发现制造造成的 故障。要做到这一点，需要知道数字电路中有哪些可 能的故障。下面简单介绍一下通常的故障模型。
8.3 数字集成电路测试 8.3.1概述
• 大规模数字集成电路测试主要包括逻辑值测试和参数值测试
两个方面。
• 数字电路测试的研究主要集中在基于电压测量的逻辑值测试
方法的研究。
• 电压测试的优点是速度快，识别0、1要求的精度不高。 • 基于电压测量的逻辑值测试方法已经成为目前测试数字电路
的主流。
• 目前，数字集成电路的测试主要还是依靠自动测试。 • 自动测试就是自动推导被测电路的测试向量，自动对被测电
第八章 集成电路可测性设计
8.1 引言
• 测试的意义
测试的意义在于可以直观地检查设计的具体电路是否能
像设计者要求的那样正确的工作。测试的另一个目的是希望
通过测试确定电路失效的原因以及失效所发生的具体部位， 以便改进设计和修正错误。集成电路是一种复杂的功能器件，
在开发和生产过程中出现一些错误和缺陷是不可避免的。测
设计错误测试的主要目的是发现并定位设计错误，从而 达到修改设计最终消除设计错误的目的。设计错误的主要特 点是同一设计在制造后的所有芯片中都存在同样的错误，这 是区分设计错误与制造缺陷的主要依据。在输入测试向量后， 从输出的错误类型可以大致定位设计错误，但还需要花很大 的努力才能精确地确定错误发生的位置。某些情况下，为修 改设计错误而反复设计与制造的代价 ( 时间与费用 ) 几乎与初 始设计一样大。 因此，一方面设计者在设计阶段应认真做好仿真模拟工 作，确保设计一次成功；另一方面，在设计时要考虑芯片制 造后的测试问题，万一在测试时发现存在设计错误，要做到 能尽快定位错误的位置。为此，有时在第一版的设计中，增 加一些测试分析用的电路与输入输出引脚，便于在设计出现 错误的情况下进行分析与定位，节约设计反复所用的时间。
第二部分 实验课 1、数字集成电路
（1）不同负载反相器的仿真比较；
（2）静态CMOS逻辑门电路仿真分析； （3）设计CMOS反相器版图； （4）设计D触发器及其版图； （5）设计模16的计数器及其版图（可选）。 2、模拟集成电路 设计一个MOS放大电路（可选） 。
教学进度表
章次
第一章
题目
绪言
教学时 数 2学时
功能测试是要判断集成电路在各种可能的输入 激励信号下是否正确工作。乍看起来将各种可能的 1和0的组合加到输入管脚就可以实现完整的测试。 其实不然，当电路的输入管脚数增加到一定的程度 后，比如说有一输入管脚数为 64的电路，要对它进 行彻底地测试，需要外加264次的输入(测试向量)和 进行264次的检测。另一方面，多数集成电路内部还 含有锁存器、触发器等时序电路单元，它们都有两 种状态，若要覆盖所有的可能性，内部状态的每一 种组合也要进行测试。如果一个集成电路的输入管 脚数为 N，内部含有 M个双稳态单元 (触发器或锁存 器)，则所需要的测试向量为2N+M。
36学时
参考文献
[1] 王志功，景为平，孙玲.集成电路设计技术与工具. 南京： 东南大学出版社，2007年7月（国家级规划教材）. [2]（美）R.Jacob Baker, Harry W. Li, David E. Boyce. CMOS Circuit Design, Layout and Simulation. 北京： 机械工业出版社，2006. [3] 陈中建主译. CMOS电路设计、布局与仿真.北京：机械工 业出版社，2006. [4]（美）Wayne Wolf. Modern VLSI Design System on Silicon. 北京：科学出版社，2002. [5] 朱正涌. 半导体集成电路. 北京：清华大学出版社，2001. [6] 王志功，沈永朝.《集成电路设计基础》电子工业出版 社，2004年5月（21世纪高等学校电子信息类教材）.
•
进行集成电路测试需要有专门的测试仪器，通 常这些测试仪器是非常昂贵的，测试的实现难度与 测试时间决定了测试的费用。如何经济有效地进行 测试也是集成电路设计者的责任。集成电路设计者 应该负责设计错误测试与功能测试整体方案的制订， 包括精确定义测试方案，设计测试电路和生成相应 的测试向量。 设计错误测试 当一个新的电路设计完成并第一次投片制造后， 设计者最想知道的就是电路设计本身是否存在错误。
第四章 半导体集成电路基本加工工艺与设计规则 4.1 引言 4.2 集成电路基本加工工艺 4.3 CMOS工艺流程 4.4 设计规则 4.5 CMOS反相器的闩锁效应 4.6 版图设计 第五章 MOS管数字集成电路基本逻辑单元设计 5.1 NMOS管逻辑电路 5.2 静态CMOS逻辑电路 5.3 MOS管改进型逻辑电路 5.4 MOS管传输逻辑电路 5.5 触发器 5.6 移位寄存器 5.7 输入输出（I/O）单元
交流特性测试
模拟集成电路的交流特性测试相当于电路仿真中的 AC分析，其输入信号一般为频率可变的正弦波； 交流特性测试需要各种信号发生器或波形发生器； 用来测量射频电路的增益、带宽、输入反射等特性的 基本测试仪则是网络分析仪。
瞬态特性测试
瞬态特性测试，即时域测试，相当于 SPICE 仿真中 Tran分析。 瞬态测试同样需要各种信号发生器或波形发生器。
第一部分 理论课 第一章 绪言 1．1 集成电路的发展 1．2 集成电路分类 1．3 集成电路设计 第二章 MOS晶体管 2．1 MOS晶体管结构 2．2 MOS晶体管工作原理 2．3 MOS晶体管的电流电压关系 2．4 MOS晶体管主要特性参数 2．5 MOS晶体管的SPICE模型 第三章 MOS管反相器 3．1 引言 3．2 NMOS管反相器 3．3 CMOS反相器 3．4 动态反相器 3．5 延迟 3．6 功耗
第六章 MOS管数字集成电路子系统设计 6.1 引言 6.2 加法器 6.3 乘法器 6.4 存储器 6.5 PLA 第七章 MOS管模拟集成电路设计基础 7.1 引言 7.2 MOS管模拟集成电路中的基本元器件 7.3 MOS模拟集成电路基本单元 7.4 MOS管模拟集成电路版图设计 第八章 集成电路的测试与可测性设计 8.1 引言 8.2 模拟集成电路测试 8.3 数字集成电路测试 8.4 数字集成电路的可测性测试
间歇故障的测试是非常困难的，要通过反复测 试和观察去捕捉。通常情况下，当电路或节点不正 常时，它的表现为固定故障类型，间歇故障在出现 时，通常也是以固定故障形式表现。因此，对于节 点状态的不正确的测试可以通过对固定故障的测试 实现，连接错误的情况比较复杂，它既可能导致固 定型故障，如信号线对电源或地短路，也可能造成 逻辑关系发生变化，如某输入与输出短路构成信号 反馈等。开路实际上也是 — 种连接错误，不同的是 它导致应连接而未连接错误，它所表现出来的情况 也是比较复杂的。由于连接错误表现的多样性，对 于这一类因连接错误而导致的故障的分析是比较困 难的。
路的输入加载测试激励并回收其测试输出的响应，通过分析 测试响应来自动的给出电路的故障征兆并孤立故障。
8.3.2 故障模型和测试向量生成
故障模型
对于逻辑电路，当发生实际逻辑值与预期逻辑值不相吻合 时，便说明该逻辑电路出现了故障。如果逻辑设计正确，这种 不吻合就意味着逻辑电路的信号没有按照设计要求动作。那么，
频谱与噪声测试
模拟集成电路的频谱测试相当于电路仿真中的FOUR分 析，通常采用频谱分析仪进行测试。 频谱测试用于各类大信号非线性电路的性能评估。主 要用于大信号放大电路谐波分量分析，确定其非线性 失真；用于混频器和调制解调器输出波形分析，得到 各混频器输出频率分量的幅度；确定其混频增益和待 滤除分量的大小；用于振荡器分析，确定输出信号频 谱纯度。 测试噪声系数相当于SPICE仿真软件中的NOISE分析， 通常采用噪声分析仪进行。主要用于低噪声放大器和 振荡器的性能评估。
这可能是因为电路中的某一点或某一部分出现了不符合设计要 求的状态，或者是出现了不应有的连接(信号短路)。 节点状态的错误所导致的故障可大致分为两大类：永久型 故障和间歇故障。永久型故障主要是固定故障，是指逻辑电路 中某—节点的逻辑值不符合设计要求或电路连接不正确，它并 不随时间的变化而变化，一直保持在某种状态固定不变；间歇 故障则是随机出现的故障，电路或节点有时正常有时不正常。
8.2 模拟集成电路测试方法
直流工作点测试
直流工作点测试相当于电路仿真中的DC分析。
无论是在晶圆的裸片测试还是封装后地模块测试，一般而 言，模拟集成电路首先要进行直流工作点测试，以判断电路的 工作点是否正确。 直流测试过程一般是在对被测件施加直流电压源的情况下进行 的。
（1）通过测量电压源总电流，得到电路的静态功耗，即电源电 压乘以总电流。 （2）使用万用表测量电路输入、输出节点的偏置电压或电路中 各可观测点的电压值。比较电路中各关键节点的直流工作电压 值是否与仿真电压值一致，从而判断电路直流工作是否正常。 （3）输入电压扫描测试。
第二章
第三章 第四章 第五章 第六章 第七章 第八章
MOS晶体管
MOS管反相器 半导体集成电路基本加工工艺与设计规则 MOS管数字集成电路基本逻辑单元设计 MOS管数字集成电路子系统设计 MOS管模拟集成电路设计基础 集成电路的测试与可测性设计
4学时
6学时 6学时 4学时 4学时 6学时 4学时
总计