基于STM32F407的IEEE1588从时钟设计与实现
基于IEEE 1588的分布式无线网络时钟同步技术研究
基于IEEE 1588的分布式无线网络时钟同步技术研究
分布式网络解决了测试系统因地理位置局限而产生的问题。
时钟的同步对于分布式网络中测试及数据的集中管理起到了至关重要的作用。
本文通过分析几种典型的无线网络时钟同步协议,给出了分布式无线网络系统中考核时钟同步的性能指标,展开了IEEE1588精确时钟同步协议在分布式无线网络时钟同步的研究。
对IEEE 1588协议能否在分布式无线网络中使用进行了理论性的分析,选用OPNET仿真平台,搭建了基于WLAN的分布式无线网络,通过IEEE 1588协议完成主从节点对时。
采用基于卡尔曼滤波器的滤波方法设计了适用于分布式无线网络系统的时钟偏移估计和修正模型,并验证了该算法的有效性。
经过优化后,IEEE 1588协议在分布式无线网络中的同步对时精度得到了提升。
最后,选取STM32F407作为嵌入式平台核心板搭配ATK-RM04 WIFI模块搭建了小型分布式无线网络系统,对IEEE 1588协议及基于卡尔曼滤波器的时钟偏移及修正算法进行了测试实验。
结果表明,经过卡尔曼滤波算法的处理,IEEE 1588协议在分布式无线网络中进行时钟同步所达到的同步精度,完全满足大多数分布式无线网络系统的需求。
IEEE1588的高精度时间同步算法的分析与实现
IEEE1588的高精度时间同步算法的分析与实现IEEE1588，也被称为精确时间协议（PTP），是一种用于网络中实现高精度时间同步的协议。
它在各种工业应用和通信系统中被广泛采用，因为它可以提供微秒级甚至亚微秒级的精度，满足了许多应用的实时性要求。
首先，IEEE 1588协议需要在网络中选择一个主时钟（Master Clock），作为时间同步的源头。
主时钟拥有最高的时间精度，并将其时间信息通过数据包广播给其他时钟节点。
其他节点被称为从时钟（Slave Clock），它们通过接收到的时间数据来调整自身的时钟，并与主时钟保持同步。
在主时钟启动时，它会周期性地发送特殊的数据包，称为同步事件（Sync Event）。
这些数据包包含了主时钟的当前时间戳，从时钟接收到这些数据包后，会记录接收时间戳。
当从时钟收到一定数量的同步事件后，它会计算出与主时钟的相对时间差，并根据这个时间差来调整自身的时钟。
为了确保时间同步的准确性，IEEE 1588采用了两个重要的概念，即时钟同步和时间戳校准。
时钟同步通过周期性的同步事件来实现，从而减小网络延迟带来的时间误差。
而时间戳校准则通过周期性地发送延迟请求（Delay Request）和延迟响应（Delay Response）数据包来估计网络延迟，并相应地调整时间戳。
在实际的实现中，IEEE1588通常使用硬件支持或软件实现的方式。
硬件支持一般通过专用的电路芯片或FPGA来实现，它们能够提供更高的时间精度和更低的延迟。
而软件实现则是在通用的计算机上运行，通过操作系统和网络协议栈来实现时间同步功能。
在软件实现中，IEEE1588通常依赖于操作系统的时钟服务和网络协议栈。
操作系统的时钟服务提供了计算机系统的时间信息，并提供了时间戳的功能。
网络协议栈则负责封装和发送数据包，并处理收到的数据包以提取时间戳信息。
在实现中，需要考虑以下几个关键问题：1.时间同步精度：在实现中，需要根据具体应用的要求选择合适的时钟源和自适应算法，以达到所需的精度。
IEEE1588高精度同步算法的研究和实现
IEEE1588高精度同步算法的研究和实现
IEEE1588高精度同步算法的研究和实现
随着网络技术的发展,分布式控制系统中对时间同步的要求越来越高.为了满足某些领域中微秒级时间同步的要求,本文对IEEE1588高精度时间同步进行了研究,对该算法实现高精度同步的方法进行了阐述,同时对实际系统中存在的问题进行了剖析,根据分析结果,采用系统晶振补偿和OffsetTime滤波的方法对系统进行了完善,并进行了实验.实验结果表明,通过晶振补偿和OffsetTime滤波很大程度上提高了同步精度,达到了高精度同步系统的要求.
作者：桂本烜刘锦华 GUI Ben-xuan LIU Jin-hua 作者单位：桂本烜,GUI Ben-xuan(浙江大学先进控制研究所,杭州,310027) 刘锦华,LIU Jin-hua(中石油辽河油田分公司,辽宁,盘锦,124010) 刊名：电光与控制ISTIC PKU英文刊名：ELECTRONICS OPTICS & CONTROL 年，卷(期)：2006 13(5) 分类号：V271.4 TN914 关键词：IEEE1588 时间同步线路延时时间偏差时钟补偿。
基于STM32F107VC的 IEEE1588精密时钟同步分析与实现
基于STM32F107VC的 IEEE1588精密时钟同步分析与实现张小强;谢鹏程【期刊名称】《现代电子技术》【年(卷),期】2011(034)013【摘要】随着网络化与分布式系统的应用,对系统各节点间的时钟同步精度要求越来越高,尤其在分布式运动控制中,高精度时钟同步更是一切应用的基础.针对此问题,首先分析了IEEE 1588时钟同步的基本原理,并从理论上深入研究了影响时钟同步的关键因素,经过综合分析对比各实现方案的优劣,创新性提出了具有较高性价比的基于STM32F107VC的IEEE 1588实现方案,通过捕获硬件时间戳和校正频率漂移,在自定义协议中实现了低于300 ns的高精度时钟同步.%A higher precision of clock synchronization is needed with the development of network and distributed system, and especially the high-precision clock synchronization is the foundation of all applications in a distributed "motion control system. The basic principle of IEEE 1588 standard is introduced, and the key factors which affect the clock synchronization are studied theoretically. Through comparison of various methods, the best cost-effective implementation based on STM32F107VC microprocessor is decided, and the high precision clock synchronization below 300ns is realized by capturing hardware time stamp and adjusting frequency drift.【总页数】4页(P172-174,178)【作者】张小强;谢鹏程【作者单位】华南理工大学机械与汽车工程学院，广东广州 510640;华南理工大学机械与汽车工程学院，广东广州 510640【正文语种】中文【中图分类】TN911.7-34【相关文献】1.基于ARM的IEEE1588精密时钟同步协议的实现 [J], 孔亚广;孙祥祥2.基于ARM的IEEE1588精密时钟同步协议的实现 [J], 孔亚广;孙祥祥;3.基于ARM的IEEE1588精密时钟同步协议实现 [J], 王晋祺; 陈鸿4.IEEE1588精密时钟同步协议的实现探讨 [J], 董广玉5.IEEE1588精密时钟同步协议的分析与实现 [J], 庾智兰;李智因版权原因，仅展示原文概要，查看原文内容请购买。
基于FPGA的IEEE_1588时钟同步系统的设计与实现
第１３卷㊀第５期Ｖｏｌ．１３Ｎｏ．５㊀㊀智㊀能㊀计㊀算㊀机㊀与㊀应㊀用ＩｎｔｅｌｌｉｇｅｎｔＣｏｍｐｕｔｅｒａｎｄＡｐｐｌｉｃａｔｉｏｎｓ㊀㊀２０２３年５月㊀Ｍａｙ２０２３㊀㊀㊀㊀㊀㊀文章编号：２０９５－２１６３（２０２３）０５－００６４－０６中图分类号：ＴＰ３９３文献标志码：Ａ基于ＦＰＧＡ的ＩＥＥＥ１５８８时钟同步系统的设计与实现徐卓汀，商艳娟，王成群（浙江理工大学信息学院，杭州３１００１８）摘㊀要：ＩＥＥＥ１５８８精密时钟协议用于分布式系统中各节点上独立时钟的同步，纯软件实现的ＩＥＥＥ１５８８精密时钟协议的时间戳只能标记在数据链路层，受网络传输延迟以及网络抖动的影响，时钟同步精度一般只能达到微秒级㊂本文设计了一种基于ＦＰＧＡ的ＩＥＥＥ１５８８协议的时钟同步系统，采用ＥＰ４ＣＥ６Ｅ２２Ｃ８和ＲＴＬ８２０１ＣＰ芯片，通过编程实现ＩＥＥＥ１５８８报文识别㊁时钟偏移补偿算法等㊂该方法进一步降低了网络传输延迟的不确定性，提高了时间戳捕获的精度㊂通过实验对主从时钟同步精度的一致性进行测试，满足设计要求㊂关键词：ＩＥＥＥ１５８８精密时钟协议；ＦＰＧＡ；时间戳；时钟同步ＤｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＩＥＥＥ１５８８ｐｒｏｔｏｃｏｌｂａｓｅｄｏｎＦＰＧＡＸＵＺｈｕｏｔｉｎｇ，ＳＨＡＮＧＹａｎｊｕａｎ，ＷＡＮＧＣｈｅｎｇｑｕｎ（ＳｃｈｏｏｌｏｆＩｎｆｏｒｍａｔｉｏｎ，ＺｈｅｊｉａｎｇＳｃｉ－ＴｅｃｈＵｎｉｖｅｒｓｉｔｙ，Ｈａｎｇｚｈｏｕ３１００１８，Ｃｈｉｎａ）ʌＡｂｓｔｒａｃｔɔＩＥＥＥ１５８８ｐｒｅｃｉｓｉｏｎｃｌｏｃｋｐｒｏｔｏｃｏｌｉｓｕｓｅｄｔｏｓｙｎｃｈｒｏｎｉｚｅｔｈｅｉｎｄｅｐｅｎｄｅｎｔｃｌｏｃｋｓｏｎｅａｃｈｎｏｄｅｉｎｔｈｅｄｉｓｔｒｉｂｕｔｅｄｓｙｓｔｅｍ．ＴｈｅｔｉｍｅｓｔａｍｐｏｆＩＥＥＥ１５８８ｐｒｅｃｉｓｉｏｎｃｌｏｃｋｐｒｏｔｏｃｏｌｉｍｐｌｅｍｅｎｔｅｄｂｙｐｕｒｅｓｏｆｔｗａｒｅｃａｎｏｎｌｙｂｅｍａｒｋｅｄｏｎｔｈｅｄａｔａｌｉｎｋｌａｙｅｒ．Ｄｕｅｔｏｔｈｅｉｍｐａｃｔｏｆｎｅｔｗｏｒｋｔｒａｎｓｍｉｓｓｉｏｎｄｅｌａｙａｎｄｎｅｔｗｏｒｋｊｉｔｔｅｒ，ｔｈｅｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎａｃｃｕｒａｃｙｃａｎｏｎｌｙｒｅａｃｈｔｈｅｍｉｃｒｏｓｅｃｏｎｄｌｅｖｅｌ．ＴｈｉｓｐａｐｅｒｄｅｓｉｇｎｓａｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＩＥＥＥ１５８８ｐｒｏｔｏｃｏｌｂａｓｅｄｏｎＦＰＧＡ．ＥＰ４ＣＥ６Ｅ２２Ｃ８ａｎｄＲＴＬ８２０１ＣＰｃｈｉｐｓａｒｅｕｓｅｄｔｏｒｅａｌｉｚｅＩＥＥＥ１５８８ｍｅｓｓａｇｅｒｅｃｏｇｎｉｔｉｏｎａｎｄｃｌｏｃｋｏｆｆｓｅｔｃｏｍｐｅｎｓａｔｉｏｎａｌｇｏｒｉｔｈｍｔｈｒｏｕｇｈｐｒｏｇｒａｍｍｉｎｇ．Ｔｈｉｓｍｅｔｈｏｄｆｕｒｔｈｅｒｒｅｄｕｃｅｓｔｈｅｕｎｃｅｒｔａｉｎｔｙｏｆｎｅｔｗｏｒｋｔｒａｎｓｍｉｓｓｉｏｎｄｅｌａｙａｎｄｉｍｐｒｏｖｅｓｔｈｅａｃｃｕｒａｃｙｏｆｔｉｍｅｓｔａｍｐａｃｑｕｉｓｉｔｉｏｎ．Ｔｈｅｅｘｐｅｒｉｍｅｎｔｍｅｅｔｓｔｈｅｄｅｓｉｇｎｒｅｑｕｉｒｅｍｅｎｔｓｂｙｔｅｓｔｉｎｇｔｈｅｃｏｎｓｉｓｔｅｎｃｙｏｆｍａｓｔｅｒ－ｓｌａｖｅｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎａｃｃｕｒａｃｙ．ʌＫｅｙｗｏｒｄｓɔＩＥＥＥ１５８８ｐｒｅｃｉｓｉｏｎｃｌｏｃｋｐｒｏｔｏｃｏｌ；ＦＰＧＡ；ｔｉｍｅｓｔａｍｐ；ｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎ基金项目：浙江省级重点研发计划（２０２１Ｃ０１０４７）；流程工业综合自动化国家重点实验室开放课题基金资助项目（２０２１－ＫＦ－２１－０６，２０２０－ＫＦ－２１－０９）㊂作者简介：徐卓汀（１９９８－），男，硕士研究生，主要研究方向：嵌入式与物联网技术；商艳娟（１９９７－），女，硕士研究生，主要研究方向：物联网㊁工业互联网；王成群（１９８１－），男，博士，讲师，主要研究方向：工业互联网㊁ＡＩ及其在行业中的应用㊂通讯作者：王成群㊀㊀Ｅｍａｉｌ：ｃｑｗａｎｇ＠ｚｓｔｕ．ｅｄｕ．ｃｎ收稿日期：２０２２－０６－１４０㊀引㊀言随着分布式网络应用范围及应用规模的不断增大，同步系统内各分散节点时钟的一致性变得越来越重要，精确的时间同步技术在分布式系统中占据着越来越重要的地位［１］㊂目前，时钟同步的主要方法包括ＩＲＩＧ－Ｂ（ＩｎｔｅｒＲａｎｇｅＩｎｓｔｒｕｍｅｎｔａｔｉｏｎＧｒｏｕｐ－Ｂ）码时钟同步㊁网络时间协议（ＮＴＰ）㊁简单网络时钟同步（ＳＮＴＰ）和全球定位系统（ＧＰＳ）等［２］㊂传统的ＮＴＰ只能提供毫秒级的时间精度，不能满足现代工业以太网的高精度时钟需求㊂ＳＮＴＰ协议是ＮＴＰ的简化版本，采用了简化的同步算法，提高了性能，但只能满足对时间精度要求不高的系统㊂ＧＰＳ可以提供微秒级的时间精度，但其需要ＧＰＳ接收机这样的特殊设备，不仅成本比较高，而且不易实现［３］㊂ＩＥＥＥ１５８８精密时间协议的出现一定程度上弥补了一些时钟同步方式的不足［４］㊂ＩＥＥＥ１５８８协议基于以太网，不需要建立新的时钟网络，主从时钟通过交换时钟信息来进行同步［５］㊂通过软件实现的ＩＥＥＥ１５８８协议可以提供微秒级别的时间精度［６］；通过硬件实现的ＩＥＥＥ１５８８协议可以提供纳秒级别的时间精度［７］㊂同时，硬件实现的ＩＥＥＥ１５８８协议对资源要求低，不仅可以通过支持ＩＥＥＥ１５８８协议的专用芯片实现，也可以在ＦＰＧＡ芯片上实现，实现成本低，适用于各种分布式系统［８］㊂本文在详细分析ＩＥＥＥ１５８８协议基本内容的基础上，通过软硬件结合的方式，在ＦＰＧＡ芯片上实现ＩＥＥＥ１５８８报文的检测和时间戳的捕获㊂实验验证结果表明该系统能够正常工作，能满足现代工业以太网的高精度时钟同步需求㊂１㊀ＩＥＥＥ１５８８时钟同步原理ＩＥＥＥ１５８８精确时间协议在同步过程中，主时钟和从时钟之间相互交换带有精确时间戳和预估时间戳的报文［９］㊂各个从时钟得到这些时间戳信息后，计算与主时钟的链路传输延迟和时钟偏差，进而调整从时钟，达到与主时钟同步的目的㊂ＩＥＥＥ１５８８协议的主从同步过程如图１所示［１０］㊂M a s t e r S l a v eT M 1T M 4D e l a y _r e s pD e l a y _r e qF o l l o w _u pS y n cT S 2T S 3o f f e s t S l a v e _M a s t e r _d e l a y o f f e s t M a s t e r _S l a v e _d e l a y 从时钟收到的时间戳T S 2T M 1、T S 2T M 1、T S 2、T S 3T M 1、T S 2、T S 3、T M 4图１㊀ＩＥＥＥ１５８８协议的主从同步过程Ｆｉｇ．１㊀ＭａｓｔｅｒａｎｄｓｌａｖｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｐｒｏｃｅｓｓｏｆＩＥＥＥ１５８８㊀㊀ＩＥＥＥ１５８８协议的同步原理是延时响应机制，通过ＰＴＰ（ＰｒｅｃｉｓｉｏｎＴｉｍｅＰｒｏｔｏｃｏｌ）报文承载时间戳来完成，ＰＴＰ报文分为４种：Ｓｙｎｃ同步报文㊁Ｆｏｌｌｏｗ＿ｕｐ跟随报文㊁Ｄｅｌａｙ＿ｒｅｑ延迟请求报文㊁Ｄｅｌａｙ＿ｒｅｓｐ延迟请求报文㊁Ｄｅｌａｙ＿ｒｅｓｐ延迟请求响应报文［１１］㊂一次时钟同步过程：（１）Ｓｙｎｃ报文周期性从主时钟向从时钟以广播的形式发出，主时钟在发送结束那一刻记录Ｓｙｎｃ报文离开主时钟的精确发送时间ＴＭ１；（２）主时钟将精确时间戳ＴＭ１封装进Ｆｏｌｌｏｗ＿ｕｐ报文中，发送给从时钟；（３）从时钟记录Ｓｙｎｃ报文到达从时钟的精确时间点Ｔｓ２；（４）从时钟发送Ｄｅｌａｙ＿ｒｅｑ报文，并在发送结束那一刻记录下精确发送时间ＴＳ３；（５）主时钟记录Ｄｅｌａｙ＿ｒｅｑ报文到达主时钟的精确到达时间ＴＭ４；（６）主时钟发送携带精确时间戳信息ＴＭ４的Ｄｅｌａｙ＿ｒｅｓｐ报文到从时钟㊂经过一次时钟同步后，从时钟寄存４个精确时间戳信息㊂利用４个时间戳可以计算链路延时和时钟偏移㊂设报文由主时钟到从时钟的链路延迟，式（１）：Ｍａｓｔｅｒ＿（Ｓｌａｖｅ＿ｄｅｌａｙ）＝ＴＭ１－ＴＳ２（１）㊀㊀此时主时钟与从时钟之间存在的时间偏差ｏｆｆｓｅｔ１，式（２）：ｏｆｆｓｅｔ１＝ＴＳ２－ＴＭ１－Ｍａｓｔｅｒ＿（Ｓｌａｖｅ＿ｄｅｌａｙ）（２）㊀㊀报文由从时钟到主时钟的链路延迟，式（３）：Ｓｌａｖｅ＿（Ｍａｓｔｅｒ＿ｄｅｌａｙ）＝ＴＳ３－ＴＭ４（３）㊀㊀此时从时钟与主时钟之间存在的时间偏差ｏｆｆｓｅｔ２，式（４）：ｏｆｆｓｅｔ２＝ＴＭ４－ＴＳ３－Ｍａｓｔｅｒ＿（Ｓｌａｖｅ＿ｄｅｌａｙ）（４）㊀㊀因为ＩＥＥＥ１５８８协议假设链路延迟是对称的，式（５）：Ｓｌａｖｅ＿（Ｍａｓｔｅｒ＿ｄｅｌａｙ）＝Ｍａｓｔｅｒ＿（Ｓｌａｖｅ＿ｄｅｌａｙ）（５）㊀㊀那么平均链路延迟ｍｅａｎ＿ｄｅｌａｙ，式（６）：ｍｅａｎ＿ｄｅｌａｙ＝ＴＭ４－ＴＭ１()－（ＴＳ３－ＴＳ２）２（６）此时主从时钟偏差ｏｆｆｓｅｔ，式（７）：ｏｆｆｓｅｔ＝ＴＳ２－ＴＭ１()－ｍｅａｎ＿ｄｅｌａｙ（７）进一步计算得到ｏｆｆｓｅｔ，式（８）：ｏｆｆｓｅｔ＝ＴＳ２－ＴＭ１()＋（ＴＳ３－ＴＭ４）２（８）对从时钟进行补偿来达到同步于主时钟的目的㊂２㊀系统软硬件设计２．１㊀时间戳标记位置ＩＥＥＥ１５８８协议的报文在交换消息过程中包含着各时钟的信息，所以时钟信息的提取对于提高同步精度有着十分重要的作用㊂时间的标记位置有３种方案，如图２所示㊂应用层传输层M A C 层P H Y网络AB C R M I I 图２㊀时间戳位置标记Ｆｉｇ．２㊀Ｔｉｍｅｓｔａｍｐｐｏｓｉｔｉｏｎｍａｒｋｉｎｇ５６第５期徐卓汀，等：基于ＦＰＧＡ的ＩＥＥＥ１５８８时钟同步系统的设计与实现㊀㊀方案Ａ：在应用层进行时间戳的标记，虽然实现方法简单，但由于协议栈的抖动和延迟是不确定的，会导致较大误差，使用软件实现的精度只能达到毫秒级㊂方案Ｂ：在介质访问控制层（ＭＡＣ），避免了协议栈的抖动和延迟，提高时间戳的标记精度，能够使用软件实现，时间精度达到微秒级［１２］㊂方案Ｃ：在ＭＡＣ层和物理层（ＰＨＹ）之间的简化媒体独立接口（ＲＭＩＩ）处标记时间戳，通过软硬结合的方法实现㊂目前有两种方法，一种是使用支持ＩＥＥＥ１５８８协议的专用ＰＨＹ硬件芯片，如ＤＰ８３６４０，可以在物理层检测ＩＥＥＥ１５８８报文，并将时间戳信息填充到ＩＥＥＥ１５８８报文中；第二种方法是在对原有硬件不做改变的情况下，在ＦＰＧＡ芯片中识别ＩＥＥＥ１５８８报文以及捕获时间戳［１３］㊂时间戳的标记越接近于实际网络，抖动和延迟就越小，计算出的时钟偏差和链路延迟更接近于真实值，所以在本文的设计中，采用了方案Ｃ，因为方案Ｃ的第二种方法不需要专用的ＰＨＹ芯片，而且ＦＰＧＡ处理速度足够快，实现方法更简单㊂２．２㊀系统硬件搭建系统硬件采用ＡｌｔｅｒａＣｙｃｌｏｎｅＩＶ系列中的ＥＰ４ＣＥ６Ｅ２２Ｃ８ＦＰＧＡ芯片以及ＲＴＬ８２０１ＣＰ接口ＰＨＹ芯片，分别作为系统的主控模块以及网络通信模块㊂ＲＴＬ８２０１ＣＰＰＨＹ芯片采用ＲＭＩＩ模式下的以太网连接方式，是简化的媒体独立接口，减少了以太网通信所需的引脚数，将引脚数从１６个减少为７个，有着更简单的连接结构㊂ＡｌｔｅｒａＣｙｃｌｏｎｅＩＶ系列ＦＰＧＡ芯片作为主控模块，自身能够在物理层和ＰＨＹ之间的ＲＭＩＩ接口处进行时间标记，相对于其他如ＳＴＭ３２Ｆ４０７系列ＣＰＵ芯片只能在ＭＡＣ数据链路层标记，有着更高的时间戳精度㊂主控模块主要实现接受发送ＰＴＰ报文，以及时钟同步等功能㊂２．３㊀系统软件设计本文系统的软件结构主要分为协议层㊁应用层㊂协议层完成报文的解析以及封装过程，应用层完成实时时钟以及精确时钟同步功能㊂其系统结构图如图３所示㊂㊀㊀协议层分为ＵＤＰ／ＩＰ协议㊁ＥｔｈｅｒＣＡＴ协议以及ＰＴＰ协议，ＥｔｈｅｒＣＡＴ协议有两种实现方式：一种是利用标准ＩＥＥＥ８０２．３以太网帧实现，一种是放入ＵＤＰ／ＩＰ协议中实现，本文采用第二种实现方式㊂系统的主时钟将ＰＴＰ报文封装在ＥｔｈｅｒＣＡＴ中，再将ＥｔｈｅｒＣＡＴ报文封装在ＵＤＰ报文中，最后通过网络传输到从时钟㊂从时钟接收到报文后，解析报文，进行时间戳的寄存和提取㊂A l t e r a C y c l o n e I VE P4C E6E22C8A l t e r a C y c l o n e I VE P4C E6E22C8应用层协议层P T PE t h e r C A TU D PI PM A CP H Y应用层协议层P T PE t h e r C A TU D PI PM A CP H Y以太网络主时钟从时钟图３㊀系统结构图Ｆｉｇ．３㊀Ｓｙｓｔｅｍｓｔｒｕｃｔｕｒｅｄｉａｇｒａｍ㊀㊀时钟同步系统上电后，通过ＰＣ机，以ＵＤＰ协议的形式发送指令报文，初始化各主从时钟的计数器，并设定与ＰＣ机通信的为主时钟，与主时钟通过网线相连的为从时钟㊂初始化各主从时钟后，ＰＣ机周期性发送Ｓｙｎｃ报文，进入时钟同步阶段㊂如果本地时钟为主时钟状态，其主时钟流程图如图４所示㊂主时钟接受来自ＰＣ机的报文，识别并转发Ｓｙｎｃ报文，对ＲＭＩＩ接口的ＴＸ＿ＥＮ信号进行锁存，当ＴＸ＿ＥＮ信号由高电平变为低电平时，寄存这个周期的时钟计数器，接着发送Ｆｏｌｌｏｗ＿ｕｐ报文，Ｆｏｌｌｏｗ＿ｕｐ报文的６４位精确时间戳为上一个寄存的时钟计数器的时间，发送结束后，等待接收下一条报文㊂接收到报文时，ＲＭＩＩ接口的ＲＸ＿ＥＮ信号由低变高，寄存该周期的时钟计数器，识别接受的报文，如果识别为其他报文，丢弃该时间戳，并回到等待接受Ｄｅｌａｙ＿ｒｅｑ报文状态，若为Ｄｅｌａｙ＿ｒｅｑ报文，保留该时间戳，并读取来自从时钟的端口号，接着构造Ｄｅｌａｙ＿ｒｅｓｐ报文，Ｄｅｌａｙ＿ｒｅｓｐ报文的６４位精确时间戳即为上一次寄存的时钟计数器㊂主时钟进入等待接受ＰＣ机报文状态㊂㊀㊀如果本地时钟为从时钟，从时钟流程图如图５所示㊂时钟计数器初始化后，接受到报文时，ＲＭＩＩ接口的ＲＸ＿ＥＮ信号由低变高，寄存器寄存该周期的时钟计数器的值，识别该报文是否是Ｓｙｎｃ报文，若不是，则丢弃寄存的时间戳，并返回等待报文接受状态；如果是，继续接受并解析Ｆｏｌｌｏｗ＿ｕｐ报文，读６６智㊀能㊀计㊀算㊀机㊀与㊀应㊀用㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀第１３卷㊀取报文中的时间戳，并开始构造Ｄｅｌａｙ＿ｒｅｑ报文㊂当发送Ｄｅｌａｙ＿ｒｅｑ报文结束时，即ＲＭＩＩ接口处的ＴＸ＿ＥＮ信号由高变低，寄存该时刻的时钟计数器的值，并与接受Ｆｏｌｌｏｗ＿ｕｐ报文同样的过程接受Ｄｅｌａｙ＿ｒｅｓｐ报文，并读取报文中的精确时间戳㊂从时钟得到来自物理层和ＰＨＹ之间的ＲＭＩＩ接口处的４个精确时间戳，进入链路延迟以及时钟偏差计算阶段，并对从时钟进行补偿，得到同步的从时钟进入下一次时钟补偿阶段㊂发送D e l a y _r e s p 报文判断D e l a y _r e q报文接受D e l a y _r e q 报文，记录时间戳生成D e l a y _r e s p 使能信号等待接受D e l a y _r e q u 报文发送F o l l o w _u p 报文N丢弃该记录的时间戳Y生成F o l l o w _u p 使能信号发送S y n c 报文，记录时间戳从P C 机接受S y n c 报文设定为主时钟状态初始化通电图４㊀主时钟流程图Ｆｉｇ．４㊀Ｍａｓｔｅｒｃｌｏｃｋｓｔａｔｅｍａｃｈｉｎｅｐｒｏｃｅｓｓ丢弃该记录的时间戳NY构造D e l a y _r e q 报文发送D e l a y _r e q 报文，记录时间戳等待接收D e l a y _r e s p 报文接受D e l a y _r e s p 报文判断D e l a y _r e s p 报文寄存D e l a y _r e s p 中的戳记戳计算时钟偏移，进行时钟同步接受F o l l o w _u p 报文，寄存F o l l o w _u p 中的时间戳判断S y n c 报文接受S y n c 报文，记录时间戳等待接受S y n c 报文设定为从时钟状态初始化开始丢弃该记录的时间戳图５㊀从时钟流程图Ｆｉｇ．５㊀Ｓｌａｖｅｃｌｏｃｋｓｔａｔｅｍａｃｈｉｎｅｐｒｏｃｅｓｓ２．４㊀本地时钟补偿算法本地时钟补偿采用动态的频率补偿算法来实现，其频率补偿过程如图６所示㊂M a s t e rS l a v eT 1M 1T 2M 1T n M 1T 1S 2T 2S 2T n S 2S y n cS y n cS y n c图６㊀频率补偿过程Ｆｉｇ．６㊀Ｆｒｅｑｕｅｎｃｙｃｏｍｐｅｎｓａｔｉｏｎｐｒｏｃｅｓｓ㊀㊀在时钟同步过程中，当系统进行第一次时钟同步过程中时，主站记录下第一次发送Ｓｙｎｃ同步报文的时间戳Ｔ１Ｍ１，从站记录下第一次收到同步报文的时间戳Ｔ１Ｓ２㊂同理，当系统进行第二次时钟同步时，记录下时间戳Ｔ２Ｍ１和Ｔ２Ｓ２㊂则主站的发送时间间隔ＭＣＣ，式（９）：ＭＣＣ＝Ｔ２Ｍ１－Ｔ１Ｍ１（９）㊀㊀同理，从站接收到的时间间隔ＳＣＣ，式（１０）：ＳＣＣ＝Ｔ２Ｓ２－Ｔ１Ｓ２（１０）㊀㊀主从站的时间偏差ＭＳＣ，式（１１）：ＭＳＣ＝｜ＭＣＣ－ＳＣＣ｜（１１）㊀㊀主从之间的时间比率，式（１２）：γ＝ＳＣＣ／ＭＳＣ（１２）㊀㊀在每次时钟同步过程中，从时钟持续补偿计算出的时钟偏移量；在补偿过程中，判断偏移量的最高位是否为１，若是表示从时钟快于主时钟，偏移量的值应取反加１，补偿进从时钟中，反之，直接补偿从时钟；对于时间频率的补偿，从系统的第二次时钟同步阶段开始，判断ＭＳＣ的值，若最高位为１，说明主时钟频率高于从时钟频率，则从时钟的纳秒（ｎｓ）计数器每增加γ值时减１，反之，主时钟频率低于从时钟频率，纳秒（ｎｓ）计数器每增加γ值时加１㊂３㊀时钟同步测试为了验证ＩＥＥＥ１５８８时钟同步系统的可行性，将ＩＥＥＥ１５８８协议以及本地时钟补偿算法应用于基于ＦＰＧＡ的ＥｔｈｅｒＣＡＴ协议栈中，采用低延时㊁高带宽㊁确定性的现场总线结构，该协议栈具有区分ＩＥＥＥ１５８８报文和普通报文的功能，主站能解析来自ＰＣ机的报文，并将报文内容转发至从站，从站能够解析各报文命令，执行时间戳提取㊁初始化操作㊁时钟同步以及同步输出等功能㊂本系统以主站的本地晶振作为授时源，通过主７６第５期徐卓汀，等：基于ＦＰＧＡ的ＩＥＥＥ１５８８时钟同步系统的设计与实现从站直连的方式进行时钟同步性能测试，设置的同步时间间隔为１ｓ，时钟同步过程分为两步：（１）系统启动，发送初始化指令报文进行各主从站计数器清零操作；（２）周期性发送Ｓｙｎｃ报文，进行时钟同步㊂３．１㊀一主一从主从直连同步测试系统初始化后周期性发送Ｓｙｎｃ同步报文进行时钟同步，其中主从站某一次输出１ｓ脉冲图如图７所示，横坐标每一格线代表２０ｎｓ，该波形表示主从站的同步输出偏差为０ｎｓ㊂㊀㊀２００次主从同步，其时间偏差结果如图８所示㊂图７㊀主从站某一次输出１ｓ脉冲Ｆｉｇ．７㊀Ｐｒｉｍａｒｙａｎｄｓｅｃｏｎｄａｒｙｓｔａｔｉｏｎｏｕｔｐｕｔ１ｓｐｕｌｓｅｄｉａｇｒａｍａｔｏｎｅｔｉｍｅ050100150200时钟同步次数时间偏差/n s9080706050403020100图８㊀时间偏差结果Ｆｉｇ．８㊀Ｔｉｍｅｄｅｖｉａｔｉｏｎｒｅｓｕｌｔ㊀㊀其中时间偏差为一个绝对值量㊂由图８可知，主从时钟最大时钟偏差为８０ｎｓ，时钟偏差基本分布在ʃ８０ｎｓ之间，能够满足现代工业以太网对时间精度的需求㊂３．２㊀一主二从主从直连同步测试系统初始化，进行２００次同步测试，其主从同步结果如图９所示㊂㊀㊀其中，ＩＤ１时钟表示从站１与主站的时钟偏差，ＩＤ２表示从站２与主站的时钟偏差㊂ＩＤ１－ＩＤ２时钟差值（ＬＣＫ）为ＩＤ１时钟与ＩＤ２时钟的差值，ＩＤ１－ＩＤ２时钟差值（ｎｓ）为ＩＤ１－ＩＤ２时钟差值（ＬＣＫ）乘２０ｎｓ所得㊂图９㊀主从同步结果Ｆｉｇ．９㊀Ｍａｓｔｅｒｓｌａｖｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｒｅｓｕｌｔ㊀㊀主站与从站１的时钟偏差图和主站与从站２的时钟偏差图如图１０和图１１所示㊂经过２００次测试，从站１与主时钟的最大时钟偏差为１００ｎｓ，时钟偏差基本分布在ʃ１００ｎｓ；从站２与主时钟的最大偏差为１００ｎｓ，时钟偏差基本分布在ʃ１００ｎｓ㊂相对一主一从的同步测试，由于其加大了链路延时的不对称性以及从站内部的处理延时，增大了时钟偏差，导致同步精度下降㊂８６智㊀能㊀计㊀算㊀机㊀与㊀应㊀用㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀㊀第１３卷㊀12010080604020050100150200时钟同步次数时钟偏差/n s 图１０㊀主站与从站１的时钟偏差Ｆｉｇ．１０㊀Ｃｌｏｃｋｄｅｖｉａｔｉｏｎｂｅｔｗｅｅｎｍａｓｔｅｒｓｔａｔｉｏｎａｎｄｓｌａｖｅｓｔａｔｉｏｎ１120100806040200050100150200时钟同步次数时钟偏差/n s 图１１㊀主站与从站２的时钟偏差Ｆｉｇ．１１㊀Ｃｌｏｃｋｄｅｖｉａｔｉｏｎｂｅｔｗｅｅｎｍａｓｔｅｒｓｔａｔｉｏｎａｎｄｓｌａｖｅｓｔａｔｉｏｎ２４㊀结束语本文详细分析了ＩＥＥＥ１５８８协议，并将ＩＥＥＥ１５８８协议以及本地时钟补偿算法应用于分布式时钟同步系统中，在一主一从的分布式时钟同步基础上，拓展到了一主两从的分布式时钟同步系统㊂实验证明该方案的同步精度能够达到ｎｓ级别，同步的时钟设备越少，时钟偏差越小㊂同步一个时钟设备和两个时钟设备，主从时钟偏差基本分布在ʃ１００ｎｓ之间，能够满足现代工业以太网对高精确时钟的需求，简化了硬件电路设计，不需要专用的ＰＨＹ芯片，时钟戳提取和报文识别都在ＦＰＧＡ芯片内部完成，降低开发难度和成本㊂参考文献［１］韩一德．基于ＩＥＥＥ１５８８协议的高精度时钟同步系统研究与实现［Ｄ］．太原：中北大学，２０２１．［２］谢华．基于ＧＰＳ信号和ＮＴＰ协议的本地时间同步网络［Ｊ］．工业控制计算机，２０１０，２３（６）：７５－７６．［３］何一航．ＩＥＥＥ１５８８高精度网络时钟同步研究与实现［Ｄ］．武汉：华中科技大学，２０１１．［４］ＥＩＤＳＯＮＪＣ，ＦＩＳＣＨＥＲＭ，ＷＨＩＴＥＪ．ＩＥＥＥ－１５８８ＴＭＳｔａｎｄａｒｄｆｏｒａｐｒｅｃｉｓｉｏｎｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｐｒｏｔｏｃｏｌｆｏｒｎｅｔｗｏｒｋｅｄｍｅａｓｕｒｅｍｅｎｔａｎｄｃｏｎｔｒｏｌｓｙｓｔｅｍｓ［Ｃ］／／Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ３４ｔｈＡｎｎｕａｌＰｒｅｃｉｓｅＴｉｍｅａｎｄＴｉｍｅＩｎｔｅｒｖａｌＳｙｓｔｅｍｓａｎｄＡｐｐｌｉｃａｔｉｏｎｓＭｅｅｔｉｎｇ．２００２：２４３－２５４．［５］ＺＨＡＯＢ，ＷＡＮＧＮ．ＴｈｅｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＩＥＥＥ１５８８ｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｓｙｓｔｅｍｂａｓｅｄｏｎＦＰＧＡ［Ｃ］／／ＦｉｆｔｈＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＩｎｔｅｌｌｉｇｅｎｔＣｏｎｔｒｏｌａｎｄＩｎｆｏｒｍａｔｉｏｎＰｒｏｃｅｓｓｉｎｇ．ＩＥＥＥ，２０１４：２１６－２２０．［６］刘宝明，冯振乾．时间敏感网络关键技术与应用研究［Ｊ］．工业控制计算机，２０２１，３４（１１）：１－４．［７］周峰，刘迎澍，安笑蕊．嵌入式ＩＥＥＥ１５８８精确时钟同步实现［Ｊ］．电气技术，２０１３（４）：４４－４７．［８］李培基，李卫，朱祥维，等．网络时间同步协议综述［Ｊ］．计算机工程与应用，２０１９，５５（３）：３０－３８．［９］王创，郑宾．交互式多模型ＩＥＥＥ１５８８时钟同步算法［Ｊ］．自动化技术与应用，２０１９，３８（４）：１３－１７．［１０］王贤德，贾连兴．基于ＤＴＳ和ＩＥＥＥ１５８８ｖ２协议的网络跳变同步技术研究［Ｊ］．装甲兵工程学院学报，２０１７，３１（４）：８７－９２．［１１］ＭＯＨＡＭＭＡＤＪＨａｎｄＴＨＯＭＡＳＫａｎｄＨＯＷＡＲＤＳ．ＡＲｅｃｕｒｓｉｖｅＭｅｔｈｏｄｆｏｒＣｌｏｃｋＳｙｎｃｈｒｏｎｉｚａｔｉｏｎｉｎＡｓｙｍｍｅｔｒｉｃＰａｃｋｅｔＢａｓｅｄＮｅｔｗｏｒｋｓ［Ｊ］．ＩＥＥＥ／ＡＣＭＴｒａｎｓａｃｔｉｏｎｓｏｎＮｅｔｗｏｒｋｉｎｇ（ＴＯＮ），２０１６，２４（４）：２３３２－２３４２．［１２］ＫＹＲＩＡＫＡＫＩＳＥ，ＳＰＡＲＳØＪ，ＳＣＨＯＥＢＥＲＬＭ．Ｈａｒｄｗａｒｅａｓｓｉｓｔｅｄｃｌｏｃｋｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｗｉｔｈｔｈｅｉｅｅｅ１５８８－２００８ｐｒｅｃｉｓｉｏｎｔｉｍｅｐｒｏｔｏｃｏｌ［Ｃ］／／Ｐｒｏｃｅｅｄｉｎｇｓｏｆｔｈｅ２６ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＲｅａｌ－ＴｉｍｅＮｅｔｗｏｒｋｓａｎｄＳｙｓｔｅｍｓ．２０１８：５１－６０．［１３］ＱＩＭ，ＷＡＮＧＸ，ＹＡＮＧＺ．ＤｅｓｉｇｎａｎｄｉｍｐｌｅｍｅｎｔａｔｉｏｎｏｆＩＥＥＥ１５８８ｔｉｍｅｓｙｎｃｈｒｏｎｉｚａｔｉｏｎｍｅｓｓａｇｅｓｔｉｍｅｓｔａｍｐｉｎｇｂａｓｅｄｏｎＦＰＧＡ［Ｃ］／／２０１１４ｔｈＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＥｌｅｃｔｒｉｃＵｔｉｌｉｔｙＤｅｒｅｇｕｌａｔｉｏｎａｎｄＲｅｓｔｒｕｃｔｕｒｉｎｇａｎｄＰｏｗｅｒＴｅｃｈｎｏｌｏｇｉｅｓ（ＤＲＰＴ）．ＩＥＥＥ，２０１１：１５６６－１５７０．（上接第６３页）［１５］ＨＵＪ，ＬＩＳ，ＳＵＮＧ，ｅｔａｌ．Ｓｑｕｅｅｚｅ－ａｎｄ－ＥｘｃｉｔａｔｉｏｎＮｅｔｗｏｒｋｓ［Ｊ］．ＩＥＥＥＴｒａｎｓａｃｔｉｏｎｓｏｎＰａｔｔｅｒｎＡｎａｌｙｓｉｓａｎｄＭａｃｈｉｎｅＩｎｔｅｌｌｉｇｅｎｃｅ，２０２０，４２（８）：２０１１－２０２３．［１６］ＬＩＪ，ＪＩＮＫ，ＺＨＯＵＤＬ，ｅｔａｌ．Ａｔｔｅｎｔｉｏｎｍｅｃｈａｎｉｓｍ－ｂａｓｅｄＣＮＮｆｏｒｆａｃｉａｌｅｘｐｒｅｓｓｉｏｎｒｅｃｏｇｎｉｔｉｏｎ［Ｊ］．Ｎｅｕｒｏｃｏｍｐｕｔｉｎｇ，２０２０，４１１：３４０－３５０．［１７］ＬＵＣＥＹＰ，ＣＯＨＮＪＦ，ＫＡＮＡＤＥＴ，ｅｔａｌ．ＴｈｅＥｘｔｅｎｄｅｄＣｏｈｎ－ＫａｎａｄｅＤａｔａｓｅｔ（ＣＫ＋）：Ａｃｏｍｐｌｅｔｅｄａｔａｓｅｔｆｏｒａｃｔｉｏｎｕｎｉｔａｎｄｅｍｏｔｉｏｎ－ｓｐｅｃｉｆｉｅｄｅｘｐｒｅｓｓｉｏｎ［Ｃ］／／ＣｏｍｐｕｔｅｒＶｉｓｉｏｎ＆ＰａｔｔｅｒｎＲｅｃｏｇｎｉｔｉｏｎＷｏｒｋｓｈｏｐｓ．ＩＥＥＥ，２０１０：１７４－１８３．［１８］ＬＩＵＭ，ＳＨＡＮＳ，ＷＡＮＧＲ，ｅｔａｌ．ＬｅａｒｎｉｎｇＥｘｐｒｅｓｓｉｏｎｌｅｔｓｏｎＳｐａｔｉｏ－ｔｅｍｐｏｒａｌＭａｎｉｆｏｌｄｆｏｒＤｙｎａｍｉｃＦａｃｉａｌＥｘｐｒｅｓｓｉｏｎＲｅｃｏｇｎｉｔｉｏｎ［Ｃ］／／２０１４ＩＥＥＥＣｏｎｆｅｒｅｎｃｅｏｎＣｏｍｐｕｔｅｒＶｉｓｉｏｎａｎｄＰａｔｔｅｒｎＲｅｃｏｇｎｉｔｉｏｎ（ＣＶＰＲ）．ＩＥＥＥ，２０１４：９４－１０２．［１９］王攀杰，郭绍忠，侯明，等．激活函数的对比测试与分析［Ｊ］．信息工程大学学报，２０２１，２２（５）：５５１－５５７．［２０］ＤＯＮＧＮ，ＺＨＡＯＬ，ＷＵＣＨ，ｅｔａｌ．Ｉｎｃｅｐｔｉｏｎｖ３ｂａｓｅｄｃｅｒｖｉｃａｌｃｅｌｌｃｌａｓｓｉｆｉｃａｔｉｏｎｃｏｍｂｉｎｅｄｗｉｔｈａｒｔｉｆｉｃｉａｌｌｙｅｘｔｒａｃｔｅｄｆｅａｔｕｒｅｓ［Ｊ］．ＡｐｐｌｉｅｄＳｏｆｔＣｏｍｐｕｔｉｎｇＪｏｕｒｎａｌ，２０２０，９３：１５１－１７１．［２１］ＳｈａｈｅｅｄＫａｓｈｉｆ，ＭａｏＡｉｈｕａ，ＱｕｒｅｓｈｉＩｍｒａｎ，ｅｔａｌ．ＤＳ－ＣＮＮ：Ａｐｒｅ－ｔｒａｉｎｅｄＸｃｅｐｔｉｏｎｍｏｄｅｌｂａｓｅｄｏｎｄｅｐｔｈ－ｗｉｓｅｓｅｐａｒａｂｌｅｃｏｎｖｏｌｕｔｉｏｎａｌｎｅｕｒａｌｎｅｔｗｏｒｋｆｏｒｆｉｎｇｅｒｖｅｉｎｒｅｃｏｇｎｉｔｉｏｎ［Ｊ］．ＥｘｐｅｒｔＳｙｓｔｅｍｓＷｉｔｈＡｐｐｌｉｃａｔｉｏｎｓ，２０２２：１９１－１９９．［２２］ＬＩＸ，ＷＵＷ，ＬＩＴ，ｅｔａｌ．ＦａｃｅＬｉｖｅｎｅｓｓＤｅｔｅｃｔｉｏｎＢａｓｅｄｏｎＰａｒａｌｌｅｌＣＮＮ［Ｃ］／／ＪｏｕｒｎａｌｏｆＰｈｙｓｉｃｓ：ＣｏｎｆｅｒｅｎｃｅＳｅｒｉｅｓ．ＩＯＰＰｕｂｌｉｓｈｉｎｇ，２０２０，１５４９（４）：０４２０６９．［２３］ＤＩＮＧＨ，ＺＨＯＵＳＫ，ＣＨＥＬＬＡＰＰＡＲ．Ｆａｃｅｎｅｔ２ｅｘｐｎｅｔ：Ｒｅｇｕｌａｒｉｚｉｎｇａｄｅｅｐｆａｃｅｒｅｃｏｇｎｉｔｉｏｎｎｅｔｆｏｒｅｘｐｒｅｓｓｉｏｎｒｅｃｏｇｎｉｔｉｏｎ［Ｃ］／／２０１７１２ｔｈＩＥＥＥＩｎｔｅｒｎａｔｉｏｎａｌＣｏｎｆｅｒｅｎｃｅｏｎＡｕｔｏｍａｔｉｃＦａｃｅ＆ＧｅｓｔｕｒｅＲｅｃｏｇｎｉｔｉｏｎ（ＦＧ２０１７）．ＩＥＥＥ，２０１７：１１８－１２６．９６第５期徐卓汀，等：基于ＦＰＧＡ的ＩＥＥＥ１５８８时钟同步系统的设计与实现。
基于IEEE1588的时钟同步技术在分布式测量系统中的应用
图 1 精准时钟同步系统
根据图 2 所示,系统中主时钟与从时钟消息交
换流程如下:
①主时 钟 给 从 时 钟 发 送 一 个 Sync 报 文, 发 送
报文的 时 刻 记 为 t 1 ,从 时 钟 接 收 到 该 Sync 报 文 的
lyzed, an IEEE1588 system realization scheme was put forward, the hardware design method and the
master-slave clock software design process were expounded. Finally, the IEEE1588 clock synchroni-
UDP 接 口, 由 于 LWIP 协 议 本 身 并 不 支 持
IEEE1588 协 议, 同 时, 支 持 10 / 100 Mb 的 通 信 速
进行修改以支持 IEEE1588 时 间 戳 传 递 功 能,修 改
公司 的 DP83640, 其 最 大 特 点 是 支 持 物 理 层 的
率,具有 RMII 和 MII 两种总线接口。 本统 MAC 和
的分析和逻辑处 理,根 据 获 取 的 时 间 戳,计 算 出 主
图 3 硬件连接示意图
对于 IEEE1588 协议,硬 件 层 面 较 关 注 报 文 传
输,事件报文 时 间 戳 的 记 录 和 本 地 PTP 时 钟。 首
先,IEEE1588 的 报 文 基 于 以 太 网 传 输, 并 且 MAC
技术的系统实现方案,阐述系统硬件设计方法和主从时钟的软件设计流程,最后测试不同发文
IEEE1588v2高精度时钟同步协议的总体设计与实现
IEEE1588v2高精度时钟同步协议的总体设计与实现王冠;肖萍萍【摘要】With the development of network technology, the gradually networked audio transmission set higher demands on asynchronous ethemet In provied high precision time to guaranty the real-time of transmission of audio data. Fortunately, IEEE 1588 is precisely designed to solve this problem. This article systematically describes the principle of IEEE1588 (version 2), and presents the general design of IEEE1588v2 in the angle of software implementation.%随着网络技术的发展,音频传输逐渐网络化,为保证音频数据传输的实时性,对异步的以太网提出了高精度的时间同步要求.而IEEE1588标准定义的PTP(Precision Time Protocol)协议正是为实现高精度时钟同步而制定的,本文系统地介绍了IEEE1588v2(第二版本的PTP协议)的原理,并从软件实现的角度给出了IEEEI588v2的总体设计.【期刊名称】《价值工程》【年(卷),期】2012(031)015【总页数】2页(P198-199)【关键词】音频传输网络;时钟同步;IEEE1588v2;PTP;精确时间协议【作者】王冠;肖萍萍【作者单位】武汉邮电科学研究院烽火网络有限公司,武汉430074;武汉邮电科学研究院烽火网络有限公司,武汉430074【正文语种】中文【中图分类】TN919.20 引言目前，基于以太网的数字音频传输技术已得到广泛应用，而以太网生来就是非确定性的网络，很难满足音频数据在传输过程中的同步和实时性要求。
基于stm32f407的精确时钟同步协议的实现
1 引言
工业现场的数据采集变得越来越模块化，但当 需要测量多个外部的数据时，可能需要多个模块。 将这些由传感器采集的数据通过网络上传的时候， 由于没有时间信息，远程上位机不能很好将采集数 据融合处理，一般只能独立的对采集上来的数据处 理。为了实现对采集数据的时钟同步，需要对数据 采集模块间进行时钟同步。
当 前 几 种 比 较 流 行 的 时 间 同 步 协 议 有 NTP （Network Time Protocol）［1］和 PTP（Precision Time Protocol）［2］，两者的原理类似，都是实现主时钟节点 和从时钟节点间的时间同步，其中 PTP 协议是网络 测量和控制系统时钟同步协议（IEEE1588 协议）的 简称，具体的差异如图 1 所示。从图中可以看出， NTP 和 PTP 时间戳的截取的位置不同。NTP 获取 的时间戳的位置是应用层，而 PTP 时间戳的截取的 位置是在物理层。正是由于获取时间戳的位置不
ZHANG Duanyang XIAO Li FU Zhongmin （School of Automation，Huazhong University of Science and Technology，Wuhan 430074）
Abstract In the field of industrial data acquisition，each node is more and more intelligent and networked，so the high-preci⁃ sion time synchronization between multiple nodes becomes more and more urgent. The method of clock synchronization and time stamp are used to collect the data，which brings great convenience to the processing of the later data，especially in the multi-sensor data fusion.“Precision Clock Synchronization Protocol for Networked Measurement and Control Systems”referred to as the IEEE1588 protocol come into being.In this paper，the stm32f407 microcontroller as the core of the development board is used to achieve the IEEE1588 protocol as the slave clock，and the LAN host computer is configured as the master clock to complete the pre⁃ cise clock synchronization between the slave clock and the master clock.In this paper，the master clock is synchronized with the slave clock，and the master clock is synchronized with multiple slave clocks，and the clock accuracy between them is 2us.
IEEE1588精确时钟同步协议从时钟设计
数 据 滤波 和 锁 相环 Ｐ 调 节 的 高精 度 时钟 同步 算 法 。 Ｉ 关 键 词 ： Ｅ Ｅ １８ ＩＥ ５ ８；Ｐ ；时 钟 同 步 ；分 布 式 系 统 Ｉ
中 图 分 类 号 ：Ｔ ３ ３ Ｐ ９ 文 献 标 识 码 ：Ａ 文 章 编 号 ：０ ５ － ９ ８ ２ １ ）７ ０ ９ － ４ ２ ８ ７ ９ （０ ０ ０ － ０ ４ ０
ｄ ｓｇ ｓ ｈ ａ ｄ ｒ ｔ ｃｕ ｅ ｏ ｈ ｌ ｖ ｌｃ ｏ ｅ ａ ｏ ｔ ＥＥ １ ８ ｒｃ ｓ ｌｃ ｙ ｃ ｒ ｎ ｚ ｔ ｎ ｐ ｔｃ ｌ ｒｐ ｓ ｓ ｔ ｅ ｐ ｅ ｉｅ ｅ ｉｎ ｔｅ ｈ ｒ ｗａｅ ｓ ｕ ｔ ｒ ｆ ｔ ｅ ｓａ ｅ ｃｏ ｋ ｎ ｄ ｂ ｕ Ｉ Ｅ ５ ８ ｐ ｅ ｉ ｃｏ ｋ ｓ ｎ ｈ ｉａｉ ｒ ｏ ｏ ，ｐ ｏ ｏ ｅ ｈ ｒｃｓ ｒ ｅ ｏ ｏ ｏ
Ｋｅ ｒ ｓ Ｅ １ ８ ；Ｐ ；ｃｏ ｋ ｓ ｎ ｈ ｏ ｉａｉ ｎ ｉｔ ｂ ｔ ｄ ｓ ｓｅ ｙ ｗｏ ｄ ：Ｉ ＥＥ ８ ５ Ｉ ｌｃ ｙ ｃ ｒ ｎ ｚ ｔ ；ｄ ｓ ｕ ｅ ｙ ｔ ｍ ｏ ｉ ｒ
在分布式 网络 中 ，由于网络传 输 时延 的不确 定性 ， 导 致 采 用 网 络 命 令 触 发 的 同 步 精 度 差 ； 时 ， 于 分 布 同 由 式 网 络 各 节 点 位 置 的分 散 性 ， 适 合 采 用 硬 件 同 步 提 供 不 高精 度 的 同步 触 发 。 于 时 间 信 息 的 同 步 触 发 方 式 特 别 基 适 合 于 分 布 式 远 距 离 同 步 系 统 ， 触 发 方 式 灵 活 ， 受 其 不 距 离 的 限 制 …。 Ｉ Ｅ １ ８ 的 基 本 功 能 是 使 分 布 式 网 络 内 的 所 有 Ｅ Ｅ ５８
IEEE1588精密时钟同步协议的分析与实现
第３２卷第４期 ２００９年４月
ＩＥＥＥｌ５８８精密时钟同步协议的分析与实现
庾智兰李智 （Ｏ－林电子科技大学电子工程学院桂林５４１００４）
摘要：ＬＸＩ（ＬＡＮ－ｂａｓｅｄ Ｅｘｔｅｎｓｉｏｎｓ ｆｏｒ Ｉｎｓｔｒｕｍｅｎｔａｔｉｏｎ）技术的提出进一步推动了测试测量领域的发展，基于 ＩＥＥＥｌ５８８精确时钟同步协议的时间同步触发是ＬＸＩ Ｂ类仪器的一个主要特点。本文介绍了ＩＥＥＥｌ５８８精密时钟协 议，详细分析了其同步原理，并介绍了一种实现ＩＥＥＥｌ５８８协议的方案，从时钟通过与主时钟交换报文获取时间戳，根 据时间戳计算出与主时钟的时间偏差并对自己的时钟进行修正。最后对所设计的系统进行了测试。测试结果显示系 统能实现时钟同步。 关键词：ＬＸＩｌＩＥＥＥｌ５８８；主时钟；从时钟；时钟同步 中图分类号：ＴＩ＞２ 文献标识码：Ａ
Ｔｈｉｓ ｐａｐｅｒ ｍｏｓｔｌｙ ｉｎｔｒｏｄｕｃｅｓ ｔｈｅ ｔｈｅｏｒｙ ｔｈｅ ＩＥＥＥ １５８８ Ｐｒｅｃｉｓｉｏｎ Ｔｉｍｉｎｇ Ｐｒｏｔｏｃｏｌ，ｐｒｅｓｅｎｔｓ ｏｎｅ ｄｅｓｉｇｎ ｓｃｈｅｍｅ ｏｆ
ＩＥＥＥｌ５８８ ｗｈｉｃｈ ｉｓ ｃａｒｒｉｅｄ ＯＵｔ ｂｙ ｓｏｆｔｗａｒｅ．Ｔｈｅ ｓｌａｖｅ ｃｌｏｃｋ ｗｈｉｃｈ ｇａｉｎ ｔｉｍｅ ｓｔａｍｐｅｒ ｂｙ ｅｘｃｈａｎｇｉｎｇ ｍｅｓｓａｇｅ诵ｔｈ
同步的因素大体上有两个，一是各时钟的性能所引起的时 间偏差，二是由于各报文在网络中传输所引起的网络延迟， 因此，ＰＴＰ系统的同步过程可分为两个阶段：偏差修正阶段
和延迟测量修正阶段枷。整个同步过程如图１所示。
ｓｌａｖｅ—ｔｏ ｍａｓｔｅｒ＿ｄｅｌａｙ ２Ｔｎｌ２一Ｔｓ２
基于IEEE-1588的高精度时钟同步系统设计
基于IEEE-1588的高精度时钟同步系统设计谭超;苏超;胡诗俊;吴燕;何旭东【期刊名称】《电子器件》【年(卷),期】2016(039)005【摘要】In order to improve the precision of data acquisition equipment of the earthquake early warning system for high speed railway,a high precision time synchronization system based on IEEE-1588 is designed. The system uses STM32+FPGA structure to set up a hardware ,and it achieves high precision time interval measurement based on PLL delay measurement in FPGA,of which measurement accuracy is 600 ps. The system obtains network time by PHY chip DP83640,and combines Kalman filtering and PID algorithm in STM32 to correct local time and PPS phase by network time to complete software design of the synchronization system. The test result shows that error of time synchronization is less than 3 ns and stability maintains for a long-term.%为提高高速铁路地震预警系统采集设备时间同步精度，设计了基于IEEE-1588的网络高精度时钟同步系统。
基于IEEE1588协议的从时钟设计及其控制研究
当时 钟 同 步 间 隔 偏 大 的 时 候 运 用 这 个 方 法 适 用 ，
用 模 糊 控 制 来 预 测 就很 难 达 到理 想 的效 果 。 文章设计采用 Ｐ Ｉ 控 制 器 调 节 从 时 钟 的频 率 ，
析 ，采 用 经 验 法 对 Ｐ Ｉ Ｄ 参 数 进 行 整 定 ，但 是 没 有
０ 引 言
目前 Ｉ Ｅ Ｅ Ｅ １ ５ ８ ８精 确 时 钟 同 步 协 议 （ Ｐ Ｔ Ｐ， 信 等领域得 到 了广泛 的应用 。 Ｐ协 议 把 同 步 系
解 决 系 统参 数 发 生 变 化 固 定 的 Ｐ Ｉ Ｄ参 数 能 否 继 续
保持 同步精度。 关键 词 ：Ｉ Ｅ Ｅ Ｅ １ ５ ８ ８ ；粒 子 群 算 法 ；Ｐ Ｉ 控 制 器 中 图 分 类 号 ：Ｔ Ｐ ２ ７ ３ 文 献 标 识 码 ：Ａ Ｄ Ｏ Ｉ ：１ ０ ． ３ ９ ６ ９ ／ ｊ ． ｉ ｓ ｓ ｎ ． １ ６ ７ ２～ ０ ７ ９ ２ ． ２ ０ １ ４ ． ０ ９ ． ０ １ ０
了从 时钟 结构。 实际通信 网络存在很 多不确定性和延 时抖动 ，固定 不变的 Ｐ Ｉ 控制器参数往 往很难达 到满
意的对时精度。设计 了运 用粒子群 优化 算法 对控 制 器参数进 行在 线整定 的从 时钟 伺服控 制 系统，Ｍ ａ ｔ ｌ ａ ｂ 仿真结果表 明，该控制方 法具 有较 高的精度和 自适应 能力 ，在 网络 参数或从 时钟发 生变化 时也能很好 地
完 成 ，先 进 行 相 位 校 正 （ 当 偏 差 很 大 时 才 进 行 校 假设 的 过 于 简 单 ，仿 真 过 程 没 有 详 细 分 析 造 成 时
基于STM32F407的时钟同步系统的实现
基于STM32F407的时钟同步系统的实现寇海洋;段雄英【摘要】随着电力系统复杂程度的提高,智能化变电站对系统内各节点时钟同步精度的要求越来越高;IEEE1588精确时钟同步协议的应用使得系统内时钟同步精度达到纳秒级别;文章对IEEE1588时钟同步的原理进行了分析,设计了基于STM32F407处理器的时钟同步系统;介绍了本地时钟向量调节与频率调节两种时钟调节方式;最后测试主从时钟同步精度,结果表明同步精度在200 ns以内,满足智能变电站对系统内时钟同步精度的要求.【期刊名称】《计算机测量与控制》【年(卷),期】2015(023)008【总页数】3页(P2759-2761)【关键词】IEEE1588;STM32F407;时钟同步;时间戳;变电站【作者】寇海洋;段雄英【作者单位】大连理工大学电气工程学院,辽宁大连 116024;大连理工大学电气工程学院,辽宁大连 116024【正文语种】中文【中图分类】TN915.04电力系统复杂程度的提高对数字变电站的时钟精度提出了更高的要求。
数字变电站的通信网络是一种分布式系统，系统内部信息交换量大、状态改变快，只有满足一定的时钟同步精度，才能对相位比较、故障记录、事件顺序启动等功能给予保障。
因此，找到一种方法使得系统内各个设备保持高精度时钟同步是数字变电站正常运行的保障［16］。
IEEE1588协议是一款通过网络通信、本地计算以及分布对象并应用于分布式测量和控制系统的时钟同步协议［7］。
利用该协议设计分布式系统，可以提供一种低成本高精度的网络时钟同步的解决方案，并具有占用网络带宽小、对系统资源要求低等优点，非常适合应用于分布式测试领域［8］。
目前有3种方式实现该方案：（1）纯软件方式实现。
开发简单，协议实现完整，但只能达到毫秒级同步精度［9］。
（2）纯硬件方式实现。
通过硬件编程实现，同步精度可达纳秒量级，但是开发难度大。
（3）软硬件结合方式。
开发难度适中，精确度高。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
(2)如果纳秒变量值小于等于.1000000000,则纳秒变量加1000000000,秒变量减1。
(3)如果纳秒变量小于0并且秒变量大于0,则秒变量值减1,纳秒变量值加1000000000。
基于STM32F407的IEEE15
引用本文格式:唐雪松基于STM32F407的IEEE1588从时钟设计与实现[学位论文]硕士 2014
4.6.3本地时钟频率校正
图4.9stm32f407时钟频率调节原理图
Clock frequency adjustment schematics
Fig.4.9stm32f407
本地时钟频率调整的原理如图4.9所示,每个系统时钟周期,加数寄存器的值就会累加到累加计数器当中,当32位累加计数器溢出时,纳秒累加寄存器的值就会累加到纳秒寄存器中,纳秒寄存器中的时间值大于1000000000时,秒寄存器的值加1,纳秒寄
(4)如果纳秒变量大于0并且秒变量小于0,则秒变量值加1,纳秒变量值减1000000000。
4.6.2本地时钟向量校正
本地时钟向量校正的方式为本地时钟时间减去偏移量。STM32F407系列处理器通过将偏移量的值写入PTPTSHUR与PTPTSLUR寄存器来实现向量校正,其中PTPTSHUR表示偏移量的秒变量,PTPTSLUR寄存器表示在偏移量的纳秒变量。需要注意的是:硬件要求写入寄存器的偏移量为无符号整型数据,并且对偏移量值的加减由PTPTSLUR寄存器(纳秒寄存器)的最高位决定,所以进行偏移量校正时,需要对偏移量进行适当格式转换。