半导体器件物理-MOSFET
MOSFET基础知识介绍
MOSFET基础知识介绍MOSFET（金属氧化物半导体场效应晶体管）是一种常用的半导体器件，用于在电子电路中控制电流的流动。
它由金属氧化物半导体结构组成，具有高输入阻抗、低功耗和高电压承受能力等优点，因此在各种应用中广泛使用。
MOSFET的结构包括有源区、漏源区、栅极和绝缘层等部分。
有源区通常由P型半导体材料组成，而漏源区则是N型或P型半导体材料。
两个区域之间的绝缘层是一个非导电的氧化物层，通常是二氧化硅。
栅极是一个金属或多晶硅的电极，用于控制电流的流动。
MOSFET的工作原理基于栅极电压的控制。
当栅极电压为零或低于临界电压时，MOSFET处于截止状态，无法通过电流。
当栅极电压高于临界电压时，介质中的电场会引起有源区附近的载流子（电子或空穴）移动，形成导电路径。
这时，MOSFET处于饱和状态，可以通过电流。
MOSFET有两种常用的工作模式，分别是增强型和耗尽型。
在增强型MOSFET中，栅极电压高于临界电压时，会导致有源区中的载流子浓度增加，从而提高电流的导电能力。
而在耗尽型MOSFET中，栅极电压低于临界电压时，会减少有源区中的载流子浓度，从而减小电流的导电能力。
另一个重要的参数是漏极漏电流。
当MOSFET处于截止状态时，理想情况下应该没有电流通过，但实际上会存在微小的漏电流。
漏极漏电流越小，MOSFET的性能越好。
MOSFET还有一些特殊类型，例如增压型MOSFET和均衡型MOSFET。
增压型MOSFET通过增加外加电压来提高导电能力。
均衡型MOSFET则可以在两个有源区之间实现均衡的电流分布，以提高功率放大器的线性度。
MOSFET在各种应用中都有重要的作用。
在数字电路中，MOSFET可以作为开关使用，用于控制逻辑门和存储器等器件的操作。
在模拟电路中，MOSFET可以作为放大器使用，用于控制电压和电流的变化。
此外，MOSFET还常用于功率放大器、电源和开关模式电源等领域。
总而言之，MOSFET是一种重要的半导体器件，具有高输入阻抗、低功耗和高电压承受能力等优点。
北大半导体器件物理课件第四章5MOSFET的小尺寸效应
半导体器件物理
DIBL效应
特点：
• 沟道缩短，电 子势垒下降
• VDS 增加， 电子势垒下降
半导体器件物理
DIBL效应
• 有两种作用导致了势垒的下降：
– 沟道缩短，漏、源耗尽区的相互影响 – VDS增加，漏区发出的场强线的一部分穿透到源区
• DIBL效应对MOSFET特性的影响：
– VDS增加，有效阈值电压下降 – VDS增加导致势垒降低，表面更加耗尽，使沟道更
加吸引电子，沟道导电能力增强，等效于有效阈值 电压的下降。
半导体器件物理
DIBL效应ห้องสมุดไป่ตู้
• 亚阈值特性：
– 亚阈值区导电机构主要是载流子的扩散
I Dsub
=
Z L
μnCOXη
⎛ ⎜
定量计算： 窄沟道效应
• 由于侧向扩展的不规则，定量计算比较复杂。在SPICE程 序中仅认为窄沟道效应是由于沟道宽度方向上的边缘电场 使总的耗尽电荷增加所致。 为便于计算，把
边缘场的影响夸大
成1/4圆柱体。
( ) ΔVT
=
π 2
Xd Z
γ
2φF − VBS
=π εS ε OX
DOX Z
2φF − VBS
左图：低掺杂衬底短沟 nMOST饱和区情形 反偏漏-衬pn结耗尽区的 扩展主要在p型衬底一侧
•有可能出现耗尽区宽度接近于或大于沟道长度 •起始于源区的场强线，就会有一部分终止于沟道
半导体器件物理
源漏穿通效应
• 考虑：栅源电压VGS不变，增大漏源VDS电压
– 漏-衬pn结耗尽区扩展，用于屏蔽增加的电场 – 对于终止于沟道的场强线来说，由于耗尽区已经没
半导体器件物理MOSFET-part3
Vds Vdsat (Vg Vt ) m
2
at which,
I ds I sat
W Vg Vt eff Cox L 2m
lightly doped (m=1), Isat reduces to a familiaபைடு நூலகம் expression. Note: for Vds>Vdsat, the current does not decrease and in fact stays constant independent of Vds (saturation region).
I-V in Saturation region
For larger values of Vds, the second order terms in the power series expansion of Ids are not negligible.
The current in this region :
I ds eff Cox
m : the body effect coefficient
W 2 Vg Vt Vds m Vds L 2
Cdm m 1 1 Cox Cox m ~ 1.1-1.4 ; Cdm is the maximum depletion
Long channel MOSFETs
Long channel MOSFETs
Long channel MOSFETs
Long channel MOSFETs
Long channel MOSFETs
Long channel MOSFETs
半导体器件物理
6.2.4 MOSFET的最高工作频率
当栅源间输入交流信号时，由源极增加（减少） 流入的电子流，一部分通过沟道对电容充（放）电， 一部分经过沟道流向漏极，形成漏极电流的增量。 当变化的电流全部用于对沟道电容充（放）电时， MOS管就失去放大能力。 最高工作频率定义为：对栅输入电容的充（放） 电电流和漏源交流电流相等时所对应的工作频率，
金属与半导体功函数差对MOS结构C-V特性 的影响
曲线（1）为理想MIS结构的C-V曲线 曲线（2）为金属与半导体有功函数差时的C-V 曲线
二、界面陷阱与氧化层电荷
主要四种电荷类型：界面陷阱电荷、氧化层固定 电荷、氧化层陷阱电荷和可动离子电荷。
金 属
可动离子电荷 氧化层陷阱电荷 Na+ K+ 氧化层固定电荷
理想MOS二极管的C-V曲线
V=Vo+ψs C=CoCj/(Co+Cj) 强反型刚发生时的 金属平行板电压— —阈值电压 一旦当强反型发生时，总 电容保持在最小值Cmin。
理想MOS二极管的C-V曲线
理想情况下的阈值电压：
qN AWm VT = + ψ s (inv) ≈ Co 2ε s qN A (2ψB ) Co + 2ψ B
考虑二阶效应，高频时分布电容不能忽略。
6.3 MOSFET按比例缩小
6.3.1 短沟道效应 1. 线性区中的VT下跌 2. DIBL DIBL效应 3. 本体穿通 4. 狭沟道效应
线性区中的阈值电压下跌
电 荷 共 享 模 型
最新半导体器件物理-MOSFET上课讲义
理想MOS 电容结构特点
绝缘层是理想的，不存在任何电荷，绝对不导电； 半导体足够厚，不管加什么栅电压，在到达接触点之前总有一个
零电场区（硅体区） 绝缘层与半导体界面处不存在界面陷阱电荷； 金属与半导体之间不存在功函数差
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容
费米势：半导体体内费米能级 与禁带中心能级之差的电势表示， fp，fn
表面势 ：半导体表面电势与体内电势之差， s
能级的高低代表了电子势能的不同，能级越高，电子势能越高 如果表面能带有弯曲，说明表面和体内比：电子势能不同，即电势不同， 采用单边突变结的耗尽层近似，耗尽层厚度：
2020/12/12
计算可得：Φfp=0.348V， Xd≈0.3μm，Xd ≈ 4nm，由此得 Q`dep=-5.5×10-8/cm2, Q`inv = -6.5×10-10/cm2 因此表面电荷面密度为：
P型衬底
Q`-=Q`dep+Q`inv≈Q`dep
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系
XIDIAN UNIVERSITY 2020/12/12
4.0 MOS电容 空间电荷区厚度:表面反型情形
阈值反型点表面电荷特点： 浓度： ns =PP0； 厚度： 反型层厚度Xinv<<耗尽层厚度Xd 反型层电荷Q`inv= ens Xinv << Q`dep = eNa Xd
例如：若Na=1016/cm3，栅氧厚度为30nm，
2020/12/12
XIDIAN UNIVERSITY
4.0 MOS电容 表面反型层电子浓度与表面势的关系
半导体物理与器件-第十章-MOSFET基础(1)(MOS结构-CV特性)
11.2.2反型状态(高频)
加较大的正栅压，使反型层电荷出现，但栅 压变化较快，反型层电荷跟不上栅压的变化， 只有耗尽层电容对C有贡献。此时，耗尽层宽 度乃至耗尽层电容基本不随栅压变化而变化。
C' (inv)
C' (dep)min
tox
ox ox
tox
xdT
f 5 ~ 100Hz
f ~ 1MHz
强反型状态(低频)
加大的正栅压且栅压变化较慢，反型层 电荷跟得上栅压的变化
C' (inv)
Cox
ox
tox
平带 本征
41
10.2 C-V特性
n型与p型的比较
负偏栅压时为堆积模式， 正偏栅压时为反型模式。
p型衬底MOS结构
n型衬底MOS结构
正偏栅压时为堆积模式， 负偏栅压时为反型模式。
42
10.2 C-V特性
Cox
Cox
＋2 fp
ms
| Q'SD max | Cox
VFB＋2 fp
|QSDmax|=e Na xdT
f (半导体掺杂浓度,氧化层电荷,平带电压,栅氧化层电容）27
10.1 MOS电容 阈值电压:与掺杂/氧化层电荷的关系
P型衬底MOS结构
Q′ss越大，则VTN的绝对值 越大； Na 越高，则VTN的值（带符 号）越大。
栅压频率的影响
43
小节内容
理想情况CV特性
CV特性概念 堆积平带耗尽反型下的概念 堆积平带耗尽反型下的计算
频率特性
高低频情况图形及解释
44
10.2.3固定栅氧化层电荷和界面电荷效应
对MOS的C-V的影响主要有两种： （1）固定栅氧化层电荷 （2）氧化层-半导体界面电荷
半导体器件物理MOSFET2
ID随VDS的变化(2)
过渡区
脱离线性区后，VDS ↑, VDS对Vox的抵消作用不可忽略 →沟道厚度不等→沟道等效电阻增加 →ID随VDS的增长率减小（过渡区）
2023/12/2
4.1 MOSFET
ID随VDS的变化(3)
→
饱和点
VGD VGS VDS VT 漏端处于临界强反型点 ，
饱和点： 漏端反型层电荷密度 0 漏端沟道刚好消失
2023/12/2
4.1 MOSFET
I-V特性定性分析
击穿区： VDS再继续↑ →漏极和衬底之间PN结反偏电压过大 →导致pn结耗尽层内发生雪崩击穿，ID急剧增大，进入击穿区， →此时电压为BVDS
输出特性曲线：VGS>VT的某常数时，ID随VDS的变化曲线
4.1 MOSFET
I-V特性定性分析
ID
WnCox
L
(VGS
VT )VDS
g dL
WnCox
L
(VGS
VT
)与 VVGDSS无关
饱和区（VDS VDS(sat ) )
ID
WnCox
2L
(VGS
VT )2
gds 0, 与VDS无关
2023/12/2
4.1 MOSFET
源漏间的有效电阻Rds
源漏间的有效电阻Rds: 沟道电导的倒数
2023/12/2
4.1 MOSFET
按照沟道载流子的导电类型分:
MOSFET分类(1)
n沟道MOSFET：NMOS
P衬，n型反型层，电子导电
p沟道MOSFET：PMOS N衬，p型反型层，空穴导电
VDS>0, ID>0
VDS<0, ID<0
半导体器件物理-MOSFET
4.0 MOS电容
小的正栅压情形
表面能带图:p型衬底(2)
(耗尽层)
小的正栅压——多子耗尽状态 且由半导体浓度的限制，形 成一定厚度的负空间电荷区 xd
EFS EFi
电场作用下，表面多子被耗尽，留下带负电的受主离子Na- ，不可动 能带变化： P衬表面正空穴耗尽，浓度下降，能带下弯， s >0 xd：空间电荷区（耗尽层、势垒区）的宽度
表面能带图:p型衬底(2)
阈值反型后， xd↑最大值XdT不再扩展：
表面处总的负电荷面密度Q`-=Q`dep+Q`inv 强反型后，若VG进一步↑→ΦS↑→表面处可动电子电荷浓度在ns =PP0 基础上指数增加→表面处负电荷的增加△Q-主要由△ns贡献→Qdep基 本不变→表面耗尽层宽度Xd基本不变，在阈值反型点开始 达到 最大XdT 强反型后，增加的VG基本上用于改变栅氧化层两侧压降VOX，反型 电荷Q`n=COX(VG-VT)增多，Фs改变量很小，耗尽层电荷近乎不变
|Q' SDmax | Q' ss
COX影响：COX越大，则VTN越小；
物理过程：COX越大，同样VG在半导体表面感应的电荷越多， 达到阈值反型点所需VG越小，易反型。 COX提高途径： 45nm工艺前，减薄栅氧化层厚度; 45nm工艺后，选择介电常数大的绝缘介质
2014-12-12 XIDIAN UNIVERSITY
4.0 MOS电容
表面能带图:p型衬底(1)
零栅压情形
零栅压—平带状态 理想MOS电容： 绝缘层是理想的，不存在任何电荷； Si和SiO2界面处不存在界面陷阱电荷； 金半功函数差为0。 系统热平衡态，能带平，表面净电荷为0
半导体器件物理(第四章)_Part1_238403818
半导体器件物理进展第四章CMOS的等比例缩小、优化设计及性能因子CMOS Scaling, Design Optimization, and Performance FactorsPart 1 MOSFET模型及小尺寸效应内容提要：MOSFET结构及其偏置条件MOSFET的漏极电流模型MOSFET的亚阈区特性与温度特性 MOSFET的小尺寸效应MOSFET的缩比特征长度MOSFET的速度饱和效应1. MOSFET结构及其偏置条件MOSFET在实际集成电路中的剖面结构如下图所示。
横向：源-沟道-漏;纵向：M-O-S；几何参数L：沟道长度；W：沟道宽度；t ox：栅氧化层厚度；x j：源漏结深；MOSFET的发展简史：早期：主要采用铝栅电极，栅介质采用热氧化二氧化硅，扩散形成源、漏区，其与栅电极之间采用非自对准结构，场区采用厚氧化层隔离；中期：栅极采用N型掺杂的多晶硅栅，源、漏区与栅极之间采用自对准离子注入结构，场区采用硅的局部氧化工艺（LOCOS）实现器件隔离；后期：栅极采用互补双掺杂（N型和P型）的多晶硅栅，源漏区与栅极之间采用LDD（轻掺杂漏）结构和金属硅化物结构，场区采用浅沟槽隔离（STI）技术。
近期：栅极采用难熔金属栅极（例如W、Mo等），栅介质采用高K介质材料（例如氧化铪等），源、漏区与栅极之间采用自对准金属硅化物结构，场区采用浅沟槽隔离或其它介质隔离技术。
一个自对准MOSFET的工艺制造过程以NMOS器件为例，包含四个结构化的光刻掩模：（1）场区光刻掩模：利用氮化硅掩蔽的LOCOS局部氧化工艺，在P型掺杂的硅单晶衬底上定义出器件有源区和场氧化层隔离区；（2）栅极光刻掩模：通过多晶硅的淀积、光刻和刻蚀工艺，定义出器件的多晶硅栅电极；（3）接触孔光刻掩模：通过对源漏有源区及多晶硅栅电极上二氧化硅绝缘层的光刻和刻蚀工艺，定义出相应的欧姆接触窗口；（4）铝引线光刻掩模：通过铝布线金属的溅射、光刻和刻蚀工艺，定义出器件各引出端的铝引线电极；对于包含PMOS器件的CMOS工艺，则还需要增加一步N阱区的掩模及其光刻定义。
半导体器件物理MOSFET-part1
Surface channel FET Buried channel FET
2021/4/9
11
MOSFET: Introduction
Metal Oxide Semiconductor Field Effect Transistor.
The principal device of VLSI technology. High volume production. Well suited for scaling.
2021/4/9
5
Types of FETs
Junction field effect transistors (JFET) Metal semiconductor field effect transistors
(MESFET) Isolated Gate FET
-Metal insulator semiconductor field effect transistors (MISFET)
Consequence: •The cost per bit is decreasing rapidly and continuously. •Widespread use of information technology.
Physics of Semiconductor Device
School of Microelectronics and Solid-State Electronics UESTC
2021/4/9
1
Contact info
LIU Yang Email: yliu1975@ Room 1006, BLK 211
2021/4/9
8
Types of FETs
半导体器件物理第六章--MOSFET
（6-2-24）
C ⎡ ⎛ 2C = ⎢1 + ⎜ Co ⎣ ⎝ qN a ∈S
⎞ ⎤ ⎟ VG ⎥ ⎠ ⎦
− 12
⎡ ⎤ 2 ∈0 V = ⎢1 + 2 G⎥ ⎣ qN a ∈S xo ⎦
2
− 12
（6-2-2 5）
归一化电容 C C 0 随着外加偏压 VG 的增加而减小. 反型区（ VG >0）
2010-1-5
科学出版社 高等教育出版中心
9
6.1 理想MOS结构的表面空间电荷区
图6-4 几种偏压情况的能带和电荷分布
2010-1-5
科学出版社 高等教育出版中心
10
6.1 理想MOS结构的表面空间电荷区
载流子耗尽 单位面积下的总电荷为
QS = QB = − qN a x d
2 qN a xd ψS = 2 ∈s
13
6.1 理想MOS结构的表面空间电荷区
xdm 4ε sφ f 2ε sψ si = = qN a qN a
（6-1-21） （6-1-22）
QB = −qN a xdm
总表面空间电荷
QS = QI + QB = QI − qN a xdm
（6-1-23）
QI为反型层中单位面积下的可动电荷即沟道电荷：
2010-1-5
பைடு நூலகம்
（6-2-4）
科学出版社 高等教育出版中心
20
6.2 理想MOS电容器
则
1 1 1 = + C Co CS
（6-2-5）
Co =绝缘层单位面积上的电容，
C S =半导体表面空间电荷区单位面积电容。
C 1 = Co 1 + Co CS
半导体器件物理(刘洋)MOSFET-part1
N Well
-
P Well Silicon Epi Layer P
Silicon Substrate P+
-
Schematic Diagram of n-MOSFET Device
源极(S) 栅极(G)
N沟MOS晶体管的基本结构
Dynamic Power Dissipation in CMOS
Power dissipated during switching (transient currents). where nav= average number of gate switching at any instant; f = clock frequency; Cnode = average node capacitance; Vswing = voltage swing from logic ‘1’ to ‘0’
f 2 P nav Cnode Vswing 2
Current CMOS Technology
Shallow trench isolation Polysilicon gate Metal silicide for gate and source drain regions Thin gate oxide Source draingate extensions Shallow trench Polysilicon
Physics of Semiconductor Device
School of Microelectronics and Solid-State Electronics
UESTC Professor Liu Yang
半导体器件MOSFET介绍
QB qN Im VT Cox Cox
MOSFET 的输出特性
D G 输入 S 输出 S
线性区 饱和区 击穿区
IDS ~ VDS（VGS为参量）
NMOS（增强型）
简化的MOSFET
为了计算方便作以下简化假设：
• • • • • 源区和漏区的电压降可以忽略不计； 在沟道区不存在产生-复合电流； 沟道电流为漂移电流； 沟道内载流子的迁移率为常数 n (E) = C ； 缓变沟道近似
第八章MOSFET
• • • • • • • • • MOSFET的类型 阈值电压 直流输出特性 跨导 击穿 高频特性 开关特性 倒相器 二级效应
MOSFET结构示意图
左图为MOSFET结构示意图。 MOSFET有增强型和耗尽型 两种，在左下图中给出。
增强型：栅极不加电压时表面没有沟道， 源和漏之间不导通。栅极加电压使沟道 逐步形成，沟道内载流子逐步增加，导电 能力逐步增强。
NMOS（增强型）
NMOS（耗尽型）
PMOS（增强型）
PMOS（耗尽型）
沟道长度调制效应
• 沟道长度调制效应使输出特性的饱和区发生倾 斜。
MOSFET 的转移特性
D G 输入 S 输出 S
IDSsat ~ VGS（VDS为参量） 注：需保证 VDS VGS VT NMOS（增强型）
四种Wm Ws
在忽略氧化层中 电荷(x)的情况下
n 沟 MOS Qss qN Ad max 2kT N A V ms ln （NMOS） Tn Cox Cox q ni
ND p 沟 MOS V Qss qN D d max 2kT ln Tp ms Cox Cox q （PMOS） ni
半导体器件物理7章MOS原理
第7章MOSFET原理7.1 金属、半导体的功函数在绝对零度时，金属中的电子填满了费米能级EF以下的所有能级，而高于费米能级E的所有能级全部F是空的。
温度升高时，只有费米能级E附近的少数电F子受到热激发，由低于E的能级跃迁到高于F E的能级F上，但大部分电子仍不能脱离金属而逃逸出体外。
这意味着金属中的电子虽然能够在金属中自由运动，但绝大多数电子所处的能级都低于体外（真空）的能级。
要使金属中的电子从金属中逸出，必须由外界给它以足够的能量。
从量子力学的观点看，金属中的电子是在一个势阱运动。
用E表示真空中静止电子的能量。
如图7.1所示。
定义某种材料的功函数为：真空电子能量E与材料的费米能级E的差值。
F则金属的功函数为()07.1m FmW E E =- 半导体的功函数为()07.2s Fs W E E =-功函数的物理意义：表示电子从起始能量等于F E 由金属内逸出（跳到真空）需要的最小能量。
注意：半导体的费米能级随掺杂浓度改变，因而其功函数也随掺杂浓度变化。
图7.1 还显示了从0c E E 的能量间隔χ，χ称谓电子亲和能，表示使处于半导体导带底的电子逃逸出体外（跳到真空能级）需要的最小能量。
即()07.3c E E χ=-利用电子的亲和能，半导体的功函数又可以表示为 []()[]7.4()S c FS n c FS n W E E e E E e N semiconductor χχφφ=+-=+-=-表7.1 列出了硅在不同掺杂浓度下对应的功函数 ()()()331415161415167.11010101010104.37 4.31 4.25 4.87 4.93 4.99S d a W eV n type N cm p type N cm Si ----表硅的功函数与掺杂浓度的关系（计算值）半导体材料功函数7.2金属－氧化物－半导体场效应晶体管(MOSFET) 引言：MOS 器件的发明先于双极器件，但由于加工工艺条件的限制，双极器件的商品化要早于MOS 器件。
10第三章-半导体器件物理---MOSFET
2V
1V
截至区 VD
23
VG>VT
线性区：
ID
Co n
Z L
(VG
VT
)VD
沟道电导：
gD
I D VD
Con
Z L
(VG
VT )
跨导：
gm
I D VG
Con
Z L
VD
饱和区：
I Dsat
ZCo n
2L
(VG
VT
)2
沟道电导： gD
I D VD
0
跨导：
gm
I D VG
VD
S
D
n+
n+
P
P
在零偏栅极电压下，半导体表面 处于耗尽（界面正电荷的作用）。
在正偏达到VT值时，形成N型沟 道。栅极电压的增大可增强沟道的
导电能力。
开启电压VT>0, P型衬底，需严格控制氧化层中正电荷密度。
9
N沟道耗尽型
VG=0
G
VD
S
D
n+
n+
VG<VP<0
G
VD
S
D
n+
n+
P
P
在零偏栅极电压下，半导体表面 存在N型沟道（氧化层中正电荷密 度较大而衬底掺杂浓度较低）。
在负偏达到Vp值时，排除沟道 内的电子，减弱N型沟道的导电 能力直至消失。
截止电压VP<0，P型衬底。
10
P沟道增强型
VG=0
G
VD
S
D
p+
p+
9-MOSFET
上讲知识回顾上一讲知识回顾BJT结构及特点BJT能带结构（平衡态、非平衡态） BJT工作原理（放大模式）参数BJT参数：共基电流增益，发射效率，基区输运系数 BJT静态特性曲线1半导体器件物理（3）---------MOSFET器件2MOSFET 晶体管结构金属-氧化物-半导体场效应晶体管(MOSFET,metal-oxide-semiconductor field effect transistor) 单极型晶体管；利用半导体表面电场感应产生的导电沟道工作。
等field-effect transistor)：2个pn 结+1个MOS 二极管MOS 集成电路具有功耗小，集成度高，抗干扰能力强等优点。
MOS特别是CMOS 集成电路是当前集成电路的主流。
栅氧化物层要内容主要内容MOS 二极管极管MOSFET基本原理CMOS器件4MOS二极管基本结构理想MOS二极管基本特性表面势与表面耗尽区阈值电压VTC-V曲线C V非理想因素51. MOS 二极管基本结构MOS ：metal-oxide-semiconductor ，金属-氧化物-半导体栅极VSid栅介电层欧姆接触 栅极（gate ）：Al ；多晶硅；金属硅化物g ；；栅介电层：SiO 2，SiO y N x ，Si 3N 4或其它金属氧化物当栅极相对衬底为偏压为值反之为负值6栅极电压V ：当栅极相对Si 衬底为正偏压，V 为正值；反之，V 为负值。
MOS二极管在半导体器件物理中占据极其重要的地位：研究半导体表面特性最重要的器件之一先进集成电路中最重要的MOSFET器件的枢纽储存电容器电荷耦合g p电荷耦合器件（CCD：charge coupled device)的基本组成部分7MOS二极管基本结构理想MOS二极管基本特性表面势与表面耗尽区理想MOS二极管阈值电压VT理想MOS二极管C V曲线C-V非理想因素82.1 理想MOS 管能带结构（零偏压，p 型半导体）氧真空能级化层q φm E CEq φsq χE F E Fi d金属EVq ψBP型半导体功函数：费米能级与真空能级之差亲和势：半导体导带边缘与真空能级之差金属功函数：q φ半导体亲和势：q χ半导体功函数：q φ9m ；半导体本征费米能级E i 和其费米能级E F 之差：q ψB (=E i -E F )s ；2.1 理想MOS管能带结构（零偏压，p型半导体）理想MOS管假设：管假设I.零偏压下，金属半导体功函数差为0，即qφms=0。
mosfet管的工作原理
mosfet管的工作原理小伙伴，今天咱们来唠唠MOSFET管这个超有趣的小玩意儿的工作原理。
MOSFET管，全名叫金属 - 氧化物 - 半导体场效应晶体管（Metal - Oxide - Semiconductor Field - Effect Transistor），名字听起来是不是有点高大上？其实呀，它的工作原理就像一场小小的电子“交通指挥”。
想象一下，MOSFET管就像是一个电子的小王国。
这个小王国里有三个主要的区域，就像三个不同的街区。
这三个区域分别是源极（Source）、漏极（Drain）和栅极（Gate）。
源极呢，就像是电子的老家，好多电子都从这儿出发。
漏极就像是电子要去的目的地，是个充满吸引力的地方。
而栅极呀，那可就是这个小王国里最有权力的指挥中心啦。
那这个指挥中心是怎么指挥电子的呢？这就得说到MOSFET管的构造啦。
在源极和漏极之间，有一个通道，但是这个通道可不是随随便便就能让电子通过的。
这个时候，栅极就开始发挥它的神奇作用了。
栅极和通道之间有一层很薄的氧化物绝缘层，就像一道透明的墙。
当我们给栅极加上一定的电压的时候，就像是在这个指挥中心发出了一个特殊的信号。
这个信号会在这个透明墙的另一边产生一种神奇的电场。
这个电场就像是一个无形的大手，把通道里的电子或者空穴（这就看是N型还是P型的MOSFET管啦）给吸引或者排斥。
比如说对于N型MOSFET管，当栅极电压足够大的时候，这个电场就会把通道里的电子都吸引过来，就像是打开了一道电子的大门，电子们就可以欢快地从源极流向漏极啦，这时候MOSFET管就导通了，就像一条畅通无阻的电子高速公路。
如果栅极没有电压，那这个通道就像是被关上了大门，电子们就只能在源极附近干着急，没法跑到漏极去，这时候MOSFET管就是截止的状态。
MOSFET管的这种工作方式特别灵活。
它就像一个超级听话的小助手，可以根据我们给栅极的电压信号来随时决定是让电流通过还是把电流截断。
半导体器件物理II必背公式+考点摘要
半二复习笔记1.1MOS结构1.费米势：禁带中心能级(EFi）与费米能级(EF)之差的电势表示2.表面势:半导体表面电势与体内电势之差,体内EFi和表面EFi之差的电势表示3.金半功函数差4.P沟道阈值电压注意faifn是个负值1。
3 MOS原理1.MOSFET非饱和区IV公式2。
跨导定义：VDS一定时，漏电流ID随VGS变化率，反映了VGS 对ID 的控制能力3. 提高饱和区跨导途径4.衬底偏置电压VSB>0，其影响5。
背栅定义：衬底能起到栅极的作用.VSB变化，使耗尽层宽度变化,耗尽层电荷变化;若VGS不变，则反型沟道电荷变化，漏电流变化1.4 频率特性1. MOSFET频率限制因素：①沟道载流子的沟道运输时间（通常不是主要的限制因素)②栅电容充放电需要时间2。
截止频率：器件电流增益为1时的频率高频等效模型如下:栅极总电容CG看题目所给条件。
若为理想，CgdT为0,CgsT约等于Cox，即CG=Cox；非理想情况即栅源、栅漏之间有交叠,产生寄生电容:①CgdT的L为交叠部分长度②CgsT的L为L+交叠部分长度(CgsT=Cgs+Cgsp）.3。
提高截止频率途径1。
5 CMOS1。
开关特性2。
闩锁效应过程2.1 非理想效应1。
MOSFET亚阈特性①亚阈值电流：弱反型态：势垒较低→电子有一定几率越过势垒→形成亚阈值电流②关系式:③注：若VDS〉4（kT/e），最后括号部分≈1，IDsub近似与VDS无关④亚阈值摆幅S：漏电流减小一个数量级所需的栅压变化量，S是量化MOS管能否随栅压快速关断的参数。
⑤快速关断：电流降低到Ioff所需VGS变化量小.因此S越小越好⑥亚阈特性的影响：开关特性变差:VGS=0时不能理想关断；静态功耗增加⑦措施：提高关断/待机状态下器件的阈值电压VT（如通过衬底和源之间加反偏压，使VT增加）、减小亚阈值摆幅2。
沟长调制效应（VDS↑⇒ID↑）①机理理想长沟:L`≈L,导电沟道区的等效电阻近似不变，饱和区电流饱和；实际器件(短沟)：L` 〈L ，导电沟道区的等效电阻减小,ID增加,②夹断区长度③修正后的漏源电流④影响因素衬底掺杂浓度N 越小⇒ΔL的绝对值越大⇒沟道长度调制效应越显著；沟道长度L越小⇒ΔL的相对值越大⇒沟道长度调制效应越显著3. 迁移率变化①概念：MOSFET载流子的迁移率理想情况下：近似为常数；实际受沟道内电场的影响，迁移率非常数。
半导体器件物理-MOSFET3
VGS VT
理想MOSFET：ID=0 实际MOSFET：存在亚阈值电流Idsub
亚阈值电流: 定义
√
亚阈值电流
亚阈区，VGS稍小于VT，
表面势：
fp s 2 fp
半导体表面处于弱反型区 弱反型沟道，形成亚阈值电流IDsub
IDsub形成机制？
S是量化MOS管如何随栅压快速关断的参数
亚阈值摆幅S影响因素 S∝(Cox+Cdep+Cit)/Cox； 度（Cit减小）
2018/11/28
Cit:界面陷阱电容
减薄栅氧厚度（Cox增大）、降低衬底掺杂（Cdep减小）、减小表面陷阱密
4.3 MOSFET
开关特性变差：
亚阈值电流:对器件的影响
表面迁移率（记为μeff）与反型层中垂直
eff
Eeff 0 E 0
1 3
μ0和E0为实验曲线的拟合参数 μ0为低场表面迁移率 E0为迁移率退化时的临界电场 Eeff反型层中所有电子受到的平均电场， 与tox关系不明显，取决于氧化层下方 电荷：
2018/11/28
4.3 MOSFET
亚域区的利用：
亚阈值电流的应用
VGS比VT小，存在Idsub,，可认为器件导通
与正常导通相比，ID小，功耗小。
亚域区内栅压变， Idsub变，可实现放大 低压低功耗电路中可以使器件工作在亚阈区。 利用亚阈特性进行微弱信号放大的应用研究正得到越来 越大的重视
2018/11/28
4.3 MOSFET
沟道长度调制效应:机理
饱和区：VDS VDS （ VDS VDS（sat） ） L 有效沟长L （L L）
半导体器件物理_chapter5_MOS场效应晶体管讲解
MOS场效应晶体管是四端器件。
D(Drain)为漏极，相当c； G(Gate)为栅极，相当b； S(Source)为源极，相当e。 B(substrate),衬底极。 通常接地，有时为了控制电流或由
于电路结构的需要，在衬底和源之 间也加一个小偏压(VBS)。 若栅极材料用金属铝，则称“铝栅”器件；
当VG较小时，表面处的能带 只是略微向下弯曲，使表面费 米能级EF更接近本征费米能级 Ei，空穴浓度减少，电子浓度 增加，但与电离受主的空间电 荷相比仍较少，可忽略。
VG继续增大，使表面费米能级 EF与本征费米能级Ei时，表面电 子浓度开始要超过空穴浓度，
表面将从P型转为N型，称为
“弱反型”。发生弱反型时，
2、MIS结构
（1） 表面空间电荷层和反型层 表面空间电荷层和反型层实际上属于半导体表面
的感生电荷。 MIS结构上加电压后产生感生电荷的四种情况。
以P半导体的MIS结构为例。
• 当栅上加负电压，所产生的感生电荷是被吸引到表面的多子 （空穴），在半导体表面形成积累层。
• 当栅上加正电压，电场的作用使多数载流子被排斥而远离表 面，从而在表面形成由电离受主构成的空间电荷区，形成耗 尽层。此时，虽然有少子（电子）被吸引到表面，但数量很 少。这一阶段，电压的增加只是使更多的空穴被排斥走，负 空间电荷区加宽。
• 随着正电压的加大,负电荷区逐渐加宽，同时被吸引到表面 的电子也随着增加。当电压达到某一“阈值”时，吸引到表 面的电子浓度迅速增大，在表面形成一个电子导电层，即反 型层。反型层出现后，再增加电极上的电压，主要是反型层 中的电子增加，由电离受主构成的耗尽层电荷基本不再增加。
（2） 形成反型层的条件
式中QB为强反型时表面区的耗尽层电荷密度，Cox为MIS结构 中一绝缘层为电介质的电容器上的单位面积的电容：
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
4.0 MOS电容
表面MOS电容： 绝缘层是理想的，不存在任何电荷； Si和SiO2界面处不存在界面陷阱电荷； 金半功函数差为0。 系统热平衡态，能带平，表面净电荷为0
2018/11/14 XIDIAN UNIVERSITY
场效应器件物理
西安电子科技大学
XIDIDIAN UNIVERSITY
第四章 MOS场效应晶体管
MOSFET的预备知识
2018/11/14
1
4.0 MOSFET的预备知识
氧化层介电常数 Al或高掺杂的 多晶Si
MOS电容
SiO2 氧化层厚度
n型Si或p型Si
MOS结构具有Q随V变化的电容效应，形成MOS电容
Xd≈0.3μ m，Xd ≈ 4nm，由此得
Q`dep=-5.5×10-8/cm2, Q`inv = -6.5×10-10/cm2 因此表面电荷面密度为：
P型衬底
Q`-=Q`dep+Q`inv≈Q`dep
XIDIAN UNIVERSITY
2018/11/14
4.0 MOS电容
表面反型层电子浓度与表面势的关系
2018/11/14
XIDIAN UNIVERSITY
4.0 MOSFET的预备知识
禁带中心能级
能带图
导带底能级
费米能级
价带顶能级
能带结图： 描述静电偏置下MOS结构的内部状态，分价带、导带、禁带
晶体不同，能带结构不同，能带宽窄，禁带宽度大小不同
金属（价带、导带交叠：EF）、氧化物（Eg大）、半导体（ Eg 小） 半导体掺杂类型不同、浓度不同，EF的相对位置不同
EFS EFi
栅压增加， s 增大，更多的多子被耗尽，Q`dep （=e Naxd）增加
同时P衬体内的电子被吸引到表面，表面反型电子Qinv积累，反型层形成 反型层电荷面密度Q`inv=e nsxinv
栅压↑，反型层电荷数Qinv增加， 反型层电导受栅压调制
2018/11/14 XIDIAN UNIVERSITY
表面S单位面积内的电荷（面电荷密度）Q`=
eN d
2018/11/14
XIDIAN UNIVERSITY
4.0 MOS电容
理想MOS 电容结构特点
绝缘层是理想的，不存在任何电荷，绝对不导电；
半导体足够厚，不管加什么栅电压，在到达接触点之前总有一个 零电场区（硅体区） 绝缘层与半导体界面处不存在界面陷阱电荷； 金属与半导体之间不存在功函数差
4.0 MOS电容
表面反型层电子浓度与表面势的关系
P型衬底
反型层电荷浓度： e（s fp） e（2fp fp） EF EFi ns ni exp n exp Pp 0 N a ni exp i kT kT kT 阈值反型点： 表面势= 2倍费米势，表面处电子浓度=体内空穴浓度 阈值电压：
2018/11/14 XIDIAN UNIVERSITY
4.0 MOSFET的预备知识
平行板电容
平行板电容：
上下金属极板，中间为绝缘材料
单位面积电容： C` ox / d 外加电压V，电容器存储的电荷：Q=CV，氧化层两侧电场E=V/d
MOS结构：具有Q随V变化的电容效应， 形成MOS电容
半导体表面处，耗尽层面电荷密度Q`dep=e Naxd
正栅压↑，增大的电场使更多的多子耗尽， xd↑，能带下弯增加
2018/11/14 XIDIAN UNIVERSITY
4.0 MOS电容
大的正栅压情形
X dT
表面能带图:p型衬底(2)
大的正栅压——反型状态 能带下弯程度↑，表面 EFi 到 EF下，表面具n型。
4.0 MOS电容
小的正栅压情形
表面能带图:p型衬底(2)
(耗尽层)
小的正栅压——多子耗尽状态 且由半导体浓度的限制，形 成一定厚度的负空间电荷区 xd
EFS EFi
电场作用下，表面多子被耗尽，留下带负电的受主离子Na- ，不可动 能带变化： P衬表面正空穴耗尽，浓度下降，能带下弯， s >0 xd：空间电荷区（耗尽层、势垒区）的宽度
2018/11/14 XIDIAN UNIVERSITY
4.0 MOS电容
负栅压情形
表面能带图:p型衬底(1)
EFS EV
负栅压——多子积累状态
电场作用下，体内多子顺电场方向被吸引到S表面积累 能带变化：空穴在表面堆积，能带上弯， <0
s
2018/11/14
XIDIAN UNIVERSITY
2018/11/14 XIDIAN UNIVERSITY
4.0 MOSFET的预备知识
表面势和费米势
禁带中心能级
费米能级
P型衬底
费米势：半导体体内费米能级 与禁带中心能级之差的电势表示， fp，fn
表面势 ：半导体表面电势与体内电势之差，
s
能级的高低代表了电子势能的不同，能级越高，电子势能越高
阈值反型点后，VG增加：
表面处可动电子电荷浓度在ns =PP0基础上指数迅速大量增加：
E EFi ns ni exp F kT
e（s fp） n exp i kT
XIDIAN UNIVERSITY 2018/11/14
使半导体表面达到阈值反型点时的栅电压
4.0 MOS电容
浓度： ns =PP0；
空间电荷区厚度:表面反型情形
阈值反型点表面电荷特点：
厚度： 反型层厚度Xinv<<耗尽层厚度Xd 反型层电荷Q`inv= ens Xinv << Q`dep = eNa Xd 例如：若Na=1016/cm3，栅氧厚度为30nm， 计算可得：Φfp=0.348V，
如果表面能带有弯曲，说明表面和体内比：电子势能不同，即电势不同，
采用单边突变结的耗尽层近似，耗尽层厚度：
2018/11/14
XIDIAN UNIVERSITY
4.0 MOS电容
S
表面电荷面电荷密度
d N
一块材料，假如有均匀分布的电荷，浓度为N，表面积为S，厚度为d 材料总电荷为Q=
eN S d