直接数字合成器
直接数字频率合成器原理
直接数字频率合成器原理直接数字频率合成器（Direct Digital Frequency Synthesizer，简称DDFS）是一种用于产生高精度、稳定的频率信号的电子设备。
它通过数字电路实现频率的直接合成，可以产生任意频率的信号，并且具有快速调谐、高精度以及低相位噪声等优点。
本文将介绍DDFS的工作原理及其在实际应用中的重要性。
一、工作原理DDFS的核心组成部分是相位累加器（Phase Accumulator）、频率控制字（Frequency Control Word）和查表器（Look-up Table）。
相位累加器通过不断累加频率控制字的值，从而产生一个随时间线性增加的相位值。
查表器中存储了正弦波的采样值，通过查表器可以根据相位值得到对应的正弦波样本。
最后，通过数模转换器将数字信号转换为模拟信号输出。
具体来说，DDFS的工作原理如下：1. 频率控制字：频率控制字是一个二进制数，用于控制相位累加器的累加速度。
频率控制字的大小决定了相位累加器每个时钟周期累加的值，从而决定了输出信号的频率。
2. 相位累加器：相位累加器是一个寄存器，用于存储当前的相位值。
相位累加器的值会在每个时钟周期根据频率控制字的大小进行累加。
相位累加器的位数决定了相位的分辨率，位数越多，相位分辨率越高，输出信号的频率分辨率也越高。
3. 查表器：查表器中存储了一个周期内的正弦波样本值（或余弦波样本值），通过查表器可以根据相位累加器的值得到对应的正弦波样本值。
4. 数模转换器：数模转换器将数字信号转换为模拟信号输出。
通常使用的是高速数模转换器，能够将数字信号以高速率转换为模拟信号输出。
二、应用领域DDFS在许多领域中都有广泛的应用，其中包括通信、雷达、测量、音频处理等。
1. 通信领域：在通信系统中，DDFS被广泛应用于频率合成器、频率调制器和频率解调器等模块中。
通过DDFS可以快速、精确地合成所需的信号频率，实现高速数据传输和频谱分析等功能。
DDS（DirectDigitalSynthesizer）直接数字式频率合成器
DDS（DirectDigitalSynthesizer）直接数字式频率合成器1. 什么叫DDS直接数字式频率器DDS（Direct Digital Synthesizer），实际上是⼀种分频器：通过编程频率控制字来分频系统（SYSM CLOCK）以产⽣所需要的频率。
DDS 有两个突出的特点，⼀⽅⾯，DDS⼯作在数字域，⼀旦更新频率控制字，输出的频率就相应改变，其跳频速率⾼；另⼀⽅⾯，由于频率控制字的宽度宽（48bit 或者更⾼），频率分辨率⾼。
2. DDS⼯作原理图1 是DDS 的内部结构图，它主要分成3 部分：相位累加器，相位幅度转换，（）。
图 1，DDS的结构（1）相位累加器⼀个正弦波，虽然它的幅度不是线性的，但是它的相位却是线性增加的。
DDS 正是利⽤了这⼀特点来产⽣正弦信号。
如图 2，根据DDS 的频率控制字的位数N，把360° 平均分成了2的N次等份。
图2，相位累加器原理假设系统时钟为Fc，输出频率为Fout。
每次转动⼀个⾓度360°/2N，则可以产⽣⼀个频率为Fc/2N的正弦波的相位递增量。
那么只要选择恰当的频率控制字M，使得 Fout / Fc= M / 2N,就可以得到所需要的输出频率Fout，Fout = Fc*M / 2N。
（2）相位幅度转换通过相位累加器，我们已经得到了合成Fout 频率所对应的相位信息，然后相位幅度转换器把0°~360°的相位转换成相应相位的幅度值。
⽐如当DDS 选择为2V p-p 的输出时，45°对应的幅度值为0.707V，这个数值以⼆进制的形式被送⼊DAC。
这个相位到幅度的转换是通过查表完成的。
（3）DAC输出代表幅度的⼆进制数字信号被送⼊DAC 中，并转换成为模拟信号输出。
注意DAC 的位数并不影响输出频率的分辨率。
输出频率的分辨率是由频率控制字的位数决定的。
直接数字式频率合成技术（DDS）是⼀种先进的全数字频率合成技术，它具有多种数字式调制能⼒（如相位调制、频率调制、幅度调制以及I/Q正交调制等），在通信、导航、雷达、电⼦战等领域获得了⼴泛的应⽤。
直接数字频率合成器(DDS PLL).
频率为
f out
fc M N 2
0 M 2N 1
频率控制字与输出信号频率和参考时钟频率之间的关系为：
M ( f out 2 N ) f c
其中N是相位累加器的字长。频率控制字与输出信号频率成正比。由取样定理，所产生 的信号频率不能超过时钟频率的一半，在实际运用中，为了保证信号的输出质量，输出 频率不要高于时钟频率的33%,以避免混叠或谐波落入有用输出频带内。 在图中，相位累加器输出位并不全部加到查询表，而要截断。相位截断减小了查询表长 度，但并不影响频率分辨率，对最终输出仅增加一个很小的相位噪声。DAC分辨率一器的分辨率，DDS的最小分辨率为
f min
fc 2N
这个增量也就是最低的合成频率。最高的合成频率受奈奎斯特抽样定理的限制，所 以有
f 0 max
fc 2
与PLL不同,DDS的输出频率可以瞬时地改变,即可以实现跳频，这是DDS的一个突 出优点，用于扫频测量和数字通讯中，十分方便。
续混频 分频,获得很小的频率步进,电路复杂,不易集成
– 直接数字合成法------DDS
VCO--用电压(流)控制振荡频率
改变C
改变R
改变L
改变电流
频率综合技术概述
• 开环VCO的频率稳定度和频率精度较低 • PLL使输出频率的稳定度和精度,接近参考 振荡源(通常用晶振)
PLL框图如下:
PLL的构成
DDS
这种技术的实现依赖于高速数字电路的产生，目前， 其工作速度主要受D/A变换器的限制。利用正弦信号的 相位与时间呈线性关系的特性，通过查表的方式得到信 号的瞬时幅值，从而实现频率合成。 DDS具有超宽的相对宽带，超高的捷变速率，超细 的分辨率以及相位的连续性，可编程全数字化，以及可 方便实现各种调制等优越性能。 但存在杂散大的缺点，限于数字电路的工作速度, DDS的频率上限目前还只能达到数百兆,限制了在某些 领域的应用。
基于CORDIC算法的直接数字频率合成器实现方法
（） １ ，
在 实际 的 Ｄ Ｆ Ｄ Ｓ实 现 器件 中 ， 了达 到足 够 小 的频 为 率 分辨 率及 高 的频 率 纯 度 ， 常将 相 位 累加 器 的位 通 数 Ｎ 取得较大（ ： 例 Ｎ＝３ ） 并 需 要 一 个 相 当 大 的 ２， Ｒ ＯＭ（ ： ） 储 正 弦 函 数值 ， 样 大 的 ＲＯＭ 是 例 ２ 存 这 不 可能 在 Ｆ ＧＡ 中 实 现 的 。我 们 的 目的是 通 过 高 Ｐ 速度、 高精度 的实时计 算 ， 来替 代 大 容量 的 Ｒ ＯＭ 存 储， 在存 储 相 当 少 的 常 系 数 。我们 采取 的算法 即坐标 旋 转数 字式 计算 机 （ｏ ｒｉａｅｒ ｔｔ ｎｄｇｔｌ ｏ ｃ ｏｄｎ ｔ ｏ ａｉ ｉｉ ｍ— ｏ ａｃ ｐ ｔｒ ＯＲ Ｃ） 法 。 ｕ ｅ ，Ｃ ＤＩ 算
每 次迭代 的角度 步进 值 是 已知 的 ， 算法 中可 以将 在 它 作 为常量 存储 起来 ， 依据 迭 代 次 数 与 数据 精 度 要 求， 确定 存储 区的大小 。 代 表旋 转方 向 ， 时 针矢 逆 量 旋转 为 ＋１ 顺 时针矢 量 旋 转 为 一１ ２ 式 与 （ ） ， 。（ ） ３ 式 中相差一 个校 正 系数 。
１
Ｌ ］Ｌ ］ ］Ｇ［ ｃ ［： ［一一 ［ ． ］ Ｊ １儿 Ｊ Ｊ ３ ２ ２ 一 Ｌ … ，一 抖 ： ３
ｚ 抖１一 一 ａ ｃａ （ ） ＝ ｓ ｎ ｚ ） （ ） ｒｔ ｎ ２ ， ｇ （ ， ４
ＪＵ 一 ｔ Ｊ ｌ Ｊ ｉ一 Ｎ ｋ Ｏ ｎ ｏｒｅ ｅ， ｋ△ ｍ ’ Ｊ ｆｌ
Ｌ］ － （ 『 一『 ｓ ） 一ｓ （）ｒ］ Ｘ ｃ ｏ ｉ￣］ｘ一 ｎｏ
３Ｊ Ｌｉ（） 一ｃｓｏＪ ｙ ， ｓ ｎ ｏｑ） Ｊ Ｌ
毕业设计(论文)-基于DDS芯片AD9951的信号发生器
基于DDS芯片AD9951的精密信号发生器设计摘要直接数字频率合成（Direct Digital Frequency Synthesis简称DDS）是近年来迅速发展起来的一种新的频率合成方法。
而AD9951是美国模拟器件公司（ADI）最新推出的高集成度DDS芯片。
本设计采用该芯片，以AT89S52单片机为控制，采用AT24C02来存储重要的系统数据，由1602点阵式字符型液晶显示模块作为显示器，并加上一个小键盘构成了精密信号发生器。
要求其输出频率范围为0～160MHz、最小步进为10Hz或者1Hz、输出信号幅度大于0.3Vp-p、杂散小、有掉电数据保持功能。
文中详细介绍了DDS的工作原理以及该信号发生器的软、硬件设计方案，并给出了具体的程序设计。
指标关键词：直接数字频率合成（DDS）、AD9951、AT89S52、信号发生器、频率控制字直接数字频率合成（Direct Digital Frequency Synthesis简称DDS）是近年来迅速发展起来的一种新的频率合成方法，广泛应用于通讯、导航、雷达、遥控遥测、电子对抗以及现代化的仪器仪表工业等领域。
而AD9951是美国模拟器件公司（ADI）最新推出的高品质、高集成度DDS芯片。
本设计采用该DDS芯片作为核心元件，以AT89S52单片机为主控器件、并辅以AT24C02存储重要的系统数据、1602点阵式字符型液晶显示模块作为显示器，构成了一种精密的DDS信号发生器。
文中详细介绍了DDS的工作原理以及该精密信号发生器的软、硬件设计方法，并给出了具体的程序设计方案。
设计出的信号发生器，输出频率范围为0～160MHz、最小步进为10Hz或者1Hz、输出信号幅度大于0.3Vp-p、杂散小。
关键词：直接数字频率合成（DDS）、AD9951、AT89S52、信号发生器、频率控制字该芯片能以早期DDS 1/10的功耗提供速度高达400 MHz 的内部时钟，而合成频率高达160 MHz。
7.2__DDS(直接数字式频率合成器)电路
7.2.1 基于AD9834的50MHz DDS电路
AD9834是一个将相位累加器、正弦只读存储器（SIN ROM） 和一个10位D/A转换器集成在一个CMOS芯片上的、一个完 全集成的DDS（Direct Digital Synthesis）芯片，频率精确性 能被控制在0.25billion（十亿分之一），时钟频率为50MHz， 具有低抖动的时钟输出和正弦波输出/三角波输出，窄带 SFDR>72dB。控制字采用串行装载方式，通过串行接口装 载控制字到寄存器，可以实现相位和频率调制。 AD9834为用户提供了多种输出波形。利用SIN ROM将产生 一个正弦曲线输出。SIN ROM可以被旁路，可以直接从DAC 输出线性向上斜坡电压或者向下斜坡电压。另外，如果需要 时钟输出，可以将DAC 数据的MSB位作为时钟输出，或者利 用芯片上的比较器。
数字部分电源电压由在芯片上的一个稳压器提供，当 DVDD输入电压超过2.7V时，稳压器使芯片内部数字部 分电源电压下降到2.5V。 模拟和数字部分电源是独立的，并且可以由不同的电 源驱动，例如，在AVDD输入电压等于5V时，DVDD输 入电压可以等于3V。AD9834电源电压为2.3～5.5V， 在3V电源电压时仅消耗功率20mW。AD9834有一个低 功耗模式控制引脚端（SLEEP），可以利用外部控制器 控制芯片的低功耗模式。AD9834采用TSSOP20封装。
⑤ 稳压器（Regulator） 对于芯片内部的模拟电路和数字电路，AD9834提供独立的 电源。AVDD提供了模拟电路部分所需要的电源，而DVDD则 提供了数字电路部分所需要的电源。这两个电源的取值范围 均为2.3～5.5V，而且每个都是独立的，例如，模拟电路部 分能够工作在5V电压下，而同时数字电路部分工作在3V，或 者是其他值。 AD9834内部的数字电路部分通常工作在2.5V。在芯片上的 稳压器将在DVDD输入的电源电压降至2.5V。AD9834的数字 接口（串行端口）工作电压也来自DVDD。这些数字信号在 AD9834内进行调整，使它们与2.5V一致。 当AD9834的DVDD引脚的电源电压等于或小于2.7V时，引脚 端CAP/2.5V和DVDD将同时被约束，从而将芯片上的稳压器 旁路。
ad9910原理
ad9910原理AD9910原理1. 简介AD9910是一款高性能的直接数字频率合成器（DDS），由ADI （Analog Devices Inc.）公司生产。
它能够快速生成高精度的频率和相位可调的信号，广泛应用于无线通信、雷达、医疗设备等领域。
2. DDS基本原理直接数字频率合成器（DDS）采用数字信号处理技术，通过数字控制相位累加器（Phase Accumulator）和频率控制字（Frequency Tuning Word）实现频率和相位调制。
•数字控制相位累加器：相位累加器是DDS的核心组件，它根据频率控制字决定每个时钟周期的相位增量，并将累加的相位值送入相位表（Phase Lookup Table）。
•频率控制字：频率控制字决定了每个时钟周期的相位增量的大小，它与目标输出频率相关。
3. AD9910内部结构AD9910集成了多个模块，包括相位累加器、数字与模拟转换器（DAC）、时钟发生器等。
相位累加器相位累加器以一个内部时钟（由时钟发生器提供）为基准，使用频率控制字确定相位增量大小，并生成一个相位累加序列。
数字与模拟转换器（DAC）相位累加序列经过数字与模拟转换器（DAC）转换为模拟信号，然后通过滤波器进行滤波，得到连续的输出信号。
时钟发生器AD9910内部集成了一个高性能的时钟发生器，可以根据需要生成高稳定性和低噪声的时钟信号，以提供给相位累加器和DAC使用。
4. 工作原理AD9910工作原理如下：1.用户通过SPI接口向AD9910写入频率控制字，确定所需输出频率。
2.AD9910的相位累加器根据频率控制字决定每个时钟周期的相位增量，并自动生成相位累加序列。
3.相位累加序列经过DAC转换为模拟信号，并通过滤波器得到连续的输出信号。
4.输出信号被放大、调制等处理后，用于对应应用领域。
5. 特点与应用AD9910具有以下特点：•高精度：采用32位相位累加器和14位DAC，能够实现很高的频率和相位分辨率。
基于DDS技术的信号发生器的设计与实现_毕业设计(论文)
毕业设计设计题目：基于DDS技术的信号发生器的设计与实现基于DDS技术的信号发生器的设计与实现摘要DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
与传统的频率合成器相比，DDS具有低成本、低功耗、高分辨率和快速转换时间等优点，广泛使用在电信与电子仪器领域，是实现设备全数字化的一个关键技术。
本设计采用单片机为核心处理器，利用键盘输入信号的参数，控制DDS的AD9850模块产生信号，信号的参数在LCD1602上显示，完成正弦信号和方波信号的输出，用示波器输出验证。
DDS是一种全数字化的频率合成器，由相位累加器、波形ROM、D/A转换器和低通滤波器构成。
时钟频率给定后，输出信号的频率取决于频率控制字，频率分辨率取决于累加器位数，相位分辨率取决于ROM的地址线位数，幅度量化噪声取决于ROM的数据位字长和D/A转换器位数。
与传统的频率合成方法相比，DDS合成信号具有频率切换时间短、频率分辨率高、相位变化连续等诸多优点。
使用单片机灵活的控制能力与AD9850的高性能、高集成度相结合，可以克服传统DDS设计中的不足，从而设计开发出性能优良的信号发生器系统。
关键词：单片机直接数字频率合成AD9850 DDSDesign and Implementation of the SignalGenerator Based on DDS TechnologyAbstractDDS is Direct Digital frequency Synthesizer (Direct Digital Synthesizer) English abbreviations. Compared with the traditional frequency synthesizer, with low cost, DDS low power consumption, high resolution and fast converting speed time and so on, widely used in telecommunications and electronic instruments field, is to realize equipment full digital a key technology.This design uses the single chip processor as the core, using a keyboard input signal parameters, control of DDS AD9850 module produce signals, the signal parameters in LCD1602 show that the complete sine signal and square wave signal output, the output with an oscilloscope validation.DDS is A full digital frequency synthesizer, by phase accumulators, waveform ROM, D/A converter and low pass filter composition. The clock frequency after A given, the output depends on the frequency of the signal frequency control word, the frequency resolution depends on accumulators digits, phase resolution depends on the ROM address line digits, amplitude quantization noise depends on the ROM data A word length and D/A converter digits. And the frequency of the traditional method than the synthesis, DDS synthesis signal has a frequency switching frequency of short time, high resolution and continuous phase changes, and many other advantages. Using single chip microcomputer control of the flexible ability and high performance, high level of integration of the AD9850 combination, can overcome the disadvantage of the traditional DDS design, to design the developed good performance of signal generator system.Key word:MCU; direct digital frequency synthesis;AD9850;DDS目录1 引言 (1)2DDS概要 (2)2.1DDS介绍 (2)2.1.1 DDS结构 (2)2.1.2典型的DDS函数发生器 (3)2.2DDS数学原理 (5)3 总体设计方案 (8)3.1系统设计原理 (8)3.2总体设计框图 (8)4 系统硬件模块的组成 (9)4.1单片机控制模块 (9)4.1.1 STC89C52主要性能 (9)4.1.2 STC89C52功能特性描述 (9)4.1.3 时钟电路 (11)4.1.4复位电路 (11)4.2AD9850模块 (12)4.2.1 AD9850简介 (12)4.2.2 AD9850的控制字与控制时序 (14)4.2.3单片机与AD9850的接口 (15)4.3滤波电路设计 (15)4.4键盘控制模块 (16)4.5LCD显示模块 (16)4.5.1液晶显示器显示原理 (16)4.5.2 1602LCD引脚与时序 (17)4.6A/D转换模块 (20)5 软件设计与调试 (21)5.1程序流程图 (21)5.2软件调试 (22)5.2.1 keil编程工具介绍 (22)5.2.2 STC-ISP下载工具介绍 (23)6 硬件电路制作 (24)6.1原理图的绘制 (24)6.2电路实现的基本步骤 (24)6.3硬件测试波形图 (25)7 结论 (27)谢辞 .............................................................................................. 错误！未定义书签。
DDS原理
第一讲：DDS原理；第二讲：为什么能控制频率、波形、幅值；第三讲：为什么达不到预定的标准；第四讲：工程中的各个部分；第一讲DDS的原理DDS(Direct Digital Frequency Synthesizer)直接数字频率合成器,也可叫DDFS。
•DDS是从相位的概念直接合成所需波形的一种频率合成技术。
•不仅可以产生不同频率的正弦波,而且可以控制波形的初始相位。
DDS原理框图主要构成：内部：相位累加器，正弦查找表外围：DAC，LPF(低通滤波器)工作过程1、将存于ROM中的数字波形，经DAC，形成模拟量波形。
2、改变寻址的步长来改变输出信号的频率。
步长即为对数字波形查表的相位增量。
由累加器对相位增量进行累加,累加器的值作为查表地址。
3、DAC输出的阶梯形波形,经低通滤波，成为模拟波形。
频率控制在程序中，采样时钟是50M，N相位累加器的位宽是32，M频率控制字的位宽是16位；可以控制的最大的频率就是65535*50000000/4294967296=762Hz；相位控制波形存储正弦信号相位与幅度的对应关系可以将正弦波波形看作一个矢量沿相位圆转动，相位圆对应正弦波一个周期的波形。
波形中的每个采样点对应相位圆上的一个相位点。
相位累加器的值作为ROM的地址，读取ROM的相位幅度，实现相位到幅度的转换。
AD转换和滤波分析：DDS优点•频率分辨率高，可达2的N次。
•频率切换速度快，可达us量级。
•频率切换时相位连续。
•可以产生任意波形。
DDS缺点•输出频带范围有限。
•输出杂散大。
第二讲频率的控制在该工程中，有四个文件时用来控制频率的，如下：其中adder_32和reg32用来控制频率的快慢，请记住这样一个原理：波形的产生是通过产生一个ROM的寻址信号对存放波形的ROM进行寻址，然后得到ROM中的数据。
而寻址的快慢就是波形输出的频率，所以通过控制对ROM的寻址快慢就可以控制频率了。
这里控制频率的实现是通过一个32位的加法器和一个32位的寄存器进行寻址的；32位加法器的加数分别来自控制频率信号set_f和reg32模块反馈回来32为数，其实set_f就是32位加法器的一个步进值，同时也是ROM寻址的步进尺度。
EDA课程设计直接数字频率合成器(DDS)
,a click to unlimited possibilities
汇报人：
目录
01 添 加 目 录 项 标 题
02 D D S 的 原 理
03 D D S 的 硬 件 实 现
04 D D S 的 应 用
05 D D S 的 软 件 仿 真 与实现
06 D D S 的 优 化 与 改 进
医疗领域：用于 医疗设备的信号 处理和传输
军事领域：用于 雷达、通信、电 子对抗等设备的 信号处理
工业领域：用于 工业自动化设备 的信号处理和控 制
Part Five
DDS的软件仿真与 实现
软件仿真工具介绍
MATL AB：强大的数学计算和图形处理 能力，适合进行信号处理和仿真
Simulink：MATL AB的扩展工具，可以 进行系统级仿真，支持DDS模块
DDS的动态范围扩展
动态范围扩展原理：通过调整DDS的输出电压和频率，实现动态范围的 扩展 动态范围扩展方法：采用数字信号处理技术，如滤波、放大、压缩等
动态范围扩展效果：提高DDS的输出信号质量，降低噪声和失真
动态范围扩展应用：在通信、雷达、电子对抗等领域具有广泛应用
THANKS
汇报人：
DDS的频率分辨率优化
频率分辨率定义：衡 量DDS性能的重要参 数，表示输出信号的 频率精度和稳定度。
优化方法1：采用高 精度的参考时钟源， 提高时钟频率，减小 DDS的相位截断误差。
优化方法2：增加相 位累加器的位数，扩 大频率调制的范围， 提高频率分辨率。
优化方法3：采用数 字滤波技术，对DDS 输出信号进行滤波处 理，减小杂散分量， 提高频率分辨率。
实际应用：通过对DDS的相位噪声 进行降低，可以提高信号的纯度， 减小干扰和失真，从而提高通信、 雷达、电子对抗等系统的性能。
实现直接数字频率合成器的种技术方案
实现直接数字频率合成器的种技术方案数字频率合成器是指一种非常重要的电子技术设备，其可以将高精度的数字信号转化为高质量的模拟信号，并通过模拟电路将这些信号输出，使得它们可以被人类感知。
实现直接数字频率合成器的技术方案有很多，本文将会详细介绍其中几种方案。
首先，最基本的方案是采用数字锁相环（，简称PLL）来实现直接数字频率合成器。
PLL技术已经被广泛应用于数字电路中，不仅可以实现同步，还可以通过比较、过滤和放大的方式将输入信号与参照信号进行比较，从而实现频率合成。
在此方法中，数字信号由一个ARB（任意波形发生器）产生，然后通过一个分频器进行分频，得到一个低频数字信号。
然后，这个低频数字信号以作为输入信号，通过两个锁相环（一个主锁相环，一个辅助锁相环）进行比较和过滤，最终输出高质量的数字信号。
这种方案非常简单，低成本、功耗低，适用于低频合成，但缺点是精度较低。
第二种方案是数字信号处理器（DSP）。
为了实现更高精度和更高的频率合成，可以采用DSP来实现。
首先，数字信号由一个ARB产生，并通过高速ADC进行采样。
然后，DSP通过数字滤波器等技术将这些数字信号进行处理，最终输出精度高、频率高的数字信号。
这种方案的优点是可以实现高精度、高频率的数字信号合成，但缺点是复杂度高、功耗大。
第三种方案是FPGA（现场可编程门阵列）。
FPGA相当于一个可编程的芯片，在硬件上实现数字信号处理和频率合成这两个功能。
这种方案的优点是高度灵活、可修改、功耗低，可实现多路复用，缺点是工程量大、难度较高。
总的来说，实现直接数字频率合成器的技术方案有很多，具体的方案应根据具体的应用场景和需要来确定。
如果需要实现低成本、低功耗的低频率合成，则可以采用PLL技术的方案。
如果需要实现高精度、高频率的数字信号合成，则可以采用DSP的方案。
如果需要更高的灵活性和可修改性，则可以采用FPGA的方案。
基于FPGA的直接数字频率合成器的优化设计
ｓｍｍｅｒＲＯＭ ｐｉ ｚｔ ｎｄｓｇ ，ａｄｉ ｈ ｅｅ ｐ ｎ ｆｏｔ ｒ Ｑｕｒ ｓ Ｉｉ ｌ ｉ ｙ ｔ ｙ ｏ ｔ ａｉ ｅｉｎ ｎ ｎｔｅｄｖｌ ｍｅｔ ｆ ｅ ａｔ Ｉ ｍｕａ ｏ ｍｉ ｏ ｏ ｏ ｓ ｗａ ｕ ｓ ｔ ｎ，ｖｒ ｅ ｈｅｃ ｔ ｃ ｃｓ ｆ ｅｉｎｏ ｔ ｚｔ ｎＮｏ ｏ ｌ ｍｐｏ ｅ ｔｅ ｐｒｔ ｎｓｅｄｏ ｅ ｆｄｔ ｏｔ ｔ ｓｏ ｄ ｓ ｐ ｍｉａｏ ． ｔ ｎｙｉ ｒｖ ｓｈ ｅａｏ ｅ ｆ ｉ ｉ ｅｕ ｇ ｉ ｉ ｏ ｉ ｐ
６ １ ３１， Ｃｈｉ １ ７ ｎａ； ２ Ｓ ｃ ａ ｎ ｖ ｒ ｉｙ ｏ ｃ ｅ ｃ ｎｄ Ｅｎｇ ｎｅ ｒｎｇ， ｃ Ｈｅ ｅ ｏｆａ ｏｍ ａ ｉ ｎｄ ｌ ｃ ｒ ｎｉ ． ｉ ｈｕ ｎ Ｕ ｉ ｅ ｓｔ ｆＳ ｉ ｎ ｅ ａ ｉ ｅｉ ｏ ｇ ｕｔ ｔｏｎ ａ ｅｅ ｔｏ ｃ
输 出序 列 的高Ｍ 位去 寻址相 位／ 幅值 查找表 ， 随 着 科 技 的 飞 速 发展 ，对 信 号 发 生 器 得到 一 系列 离 散 的幅 度编 码 （ 位 ）。该 幅 Ｙ 的 要 求越 来越 高 ，传 统 分 立 式 模 拟 电路 来 码经 数模转 换后 得到 模拟 的阶梯 电压 ，再 经 难 满 足 … 。直 接 数 字 频 率合 成 法 （ ｉ ｅ ｔ 低通 滤波器 平滑 后 ，就可 得到所 需 要 的波 形 Ｄ ｒ ｃ Ｄ ｇ ｔ ｌ ｒ ｑ ｅｃ ｙｔ ｅ ｉ简称 ＤＦ 或 信号 。 ｉ ｉａ Ｆ ｅｕ ｎｙ Ｓ ｎｈ ｓ ｓ ＤＳ ＤＳ Ｄ ）具 有频 率稳 定度 高 、分 辨率 高 、切 换 ＤＳ Ｄ 的输 出信 号频 率ｆｕ ＝ ｆ ｉ／ ｏ ｔＫ・ ｃ ｋ２， 时 间短 、相位变 化 连续 、易 于实现 各种 数字 频 率分 辨 率为 △ｆｕ ＝ ０ ｔ ｉ／ ｏ ｔ ｆ ｕ ｍ ｎ ２，实 际最 调制 、集 成度 高等特 点 ，能很 好 的满足 各种
基于FPGA的直接数字频率合成器设计
一
直接 数 字 频 率 合 成 （Ｄ ｉ ｒ ｅ ｃ ｔ Ｄ ｉ ｇ ｉ ｔ ａ ｌ Ｆ ｒ ｅ ｑ ｕ ｅ ｎ ｃ ｙ Ｓ ｙ ｎ ｔ ｈ ｅ ｓ ｉ ｚ ｅ ｒ） 是 从 相 位 的概 念 直 接 合 成 所 需 波 形 的 种技 术 ， 简称 Ｄ Ｄ Ｆ Ｓ ， 它不 仅 可 以产 生 不 同频 率 的 正 弦波 ， 而 且 可 以 控 制 波 形 的初 始 相 位 （ 王允 文，
１ ９ ９ ６） 。
收稿 日期 ： ２ ０ １ ３ ． １ ０ － ２ ８； 修回 日期： ２ ０ １ ３ — １ １ － ０ ５ 基金项 目： 贵州省质量技术监督局项 目（ Ｚ Ｋ ０ ０ ２ ） 。 作者简介 ： 胡鹏飞 （ １ ９ ８ ５ 一 ） 硕士。主要研究方 向 ： 嵌入式技术 。
频 率合 成器 也 叫信 号 源 或 振 荡 器 ， 是 指 产生 所 需 参数 的 电测 试 信 号 的 仪 器 。按 信 号 波形 可 分 为
需要功率或大或小 、 频率或高或低 的振荡器 。
２ 数 字频 率 合成 原 理
１ ． １ 直 接数 字频 率合成 基本 原理
正弦信号、 函数信号、 脉 冲信号和 随机信 号发生器 四大类 。信 号 发 生 器 在 电 路 实 验 和 实 验 和 设 备 检 测中具有广泛 的用途 ， 例如在通信 、 广播 、 电视系统 中， 都需要高频（ 射频） 发射 ， 把音频（ 低频 ） 、 视频信 号或者脉冲信号运载出去 ， 就需要能够产生高频的
贵 州 科 学３ ２ （ １ ） ： ４ ７ － ５ ０ ， ２ ０ １ ４
Ｇｕ ＆ ｈ ｏ ｕ Ｓ ｃ ｉ ｅ ｎ ｃ ｅ
dds vivado 相位控制字
dds vivado 相位控制字DDS是指直接数字合成器（Direct Digital Synthesizer），它是一种用于生成高精度时钟信号或频率可编程信号的电路。
在DDS中，相位控制字（Phase Control Word）是一项关键参数，它用于控制输出信号相位的变化。
相位控制字是DDS中的一个重要概念，它决定了输出信号的相位变化规律。
相位控制字通常是一个固定长度的二进制数，长度取决于DDS的位宽。
通过改变相位控制字的值，可以实现输出信号相位的调整，从而实现频率的调节。
在Vivado中，相位控制字的设置是通过对DDS核进行配置来实现的。
首先，需要确定所需的输出频率，然后根据输出频率计算出相位控制字的值。
相位控制字的计算方法与DDS的工作原理密切相关，一般包括以下几个步骤：1. 确定参考时钟频率：DDS通常需要一个参考时钟信号来驱动其内部计数器，这个参考时钟信号的频率决定了DDS的输出频率范围。
在Vivado中，可以通过设置时钟源的参数来指定参考时钟频率。
2. 计算相位增量：相位增量是相位控制字的基本单位，它表示相邻两个时钟周期之间的相位变化量。
相位增量的计算方法通常是将输出频率除以参考时钟频率，并乘以2^N（N为相位控制字的位宽）。
3. 设置相位控制字：根据相位增量的计算结果，可以确定相位控制字的值。
在Vivado中，可以通过对DDS核的配置寄存器进行设置，将计算得到的相位控制字值写入寄存器中。
通过以上步骤，就可以在Vivado中完成对相位控制字的设置。
DDS核会根据相位控制字的值，生成相应的时钟信号或频率可编程信号。
这些信号可以用于各种应用，例如通信系统中的频率合成器、测试设备中的时钟源等。
总结一下，相位控制字在DDS中起着至关重要的作用，它决定了输出信号的相位变化规律。
在Vivado中，通过对DDS核进行配置，可以设置相位控制字的值，从而实现对输出信号相位的控制。
相位控制字的计算方法需要根据DDS的工作原理和参数来确定，一般包括确定参考时钟频率、计算相位增量和设置相位控制字等步骤。
直接数字频率合成知识点汇总(原理_组成_优缺点_实现)
直接数字频率合成知识点汇总（原理_组成_优缺点_实现）直接数字频率合概述DDS同DSP（数字信号处理）一样，也是一项关键的数字化技术。
DDS是直接数字式频率合成器（Direct Digital Synthesizer）的英文缩写。
DDS 是从相位概念出发直接合成所需要波形的一种新的频率合成技术。
直接数字频率合成是一种新的频率合成技术和信号产生的方法，具有超高速的频率转换时间、极高的频率分辨率分辨率和较低的相位噪声，在频率改变与调频时，DDS能够保持相位的连续，因此很容易实现频率、相位和幅度调制。
此外，DDS技术大部分是基于数字电路技术的，具有可编程控制的突出优点。
因此，这种信号产生技术得到了越来越广泛的应用，很多厂家已经生产出了DDS专用芯片，这种器件成为当今电子系统及设各中频率源的首选器件。
直接数字频率合成原理工作过程为：1、将存于数表中的数字波形，经数模转换器D/A，形成模拟量波形。
2、两种方法可以改变输出信号的频率：（1）改变查表寻址的时钟CLOCK的频率，可以改变输出波形的频率。
（2）、改变寻址的步长来改变输出信号的频率.DDS即采用此法。
步长即为对数字波形查表的相位增量。
由累加器对相位增量进行累加，累加器的值作为查表地址。
3、D/A输出的阶梯形波形，经低通（带通）滤波，成为质量符合需要的模拟波形。
直接数字频率合成系统的构成直接数字频率合成主要由标准参考频率源、相位累加器、波形存储器、数/模转换器、低通平滑滤波器等构成。
其中，参考频率源一般是一个高稳定度的晶体振荡器，其输出信号用于DDS中各部件同步工作。
DDS的实质是对相位进行可控等间隔的采样。
直接数字频率合成优缺点优点：（1）输出频率相对带宽较宽输出频率带宽为50%fs（理论值）。
但考虑到低通滤波器的特性和设计难度以及对输出信号杂散的抑制，实际的输出频率带宽仍能达到40%fs。
（2）频率转换时间短DDS是一个开环系统，无任何反馈环节，这种结构使得DDS的频率转换时间极短。
基于FPGA的直接数字频率合成器的设计和实现
能够提 供 高达 ２０ ５ ＭＨｚ的 双 向 ＩＯ 功 能 ， 全 支 持 ／ 完
３ ＭＨｚ ６ ＭＨｚ的 Ｐ Ｉ 部 总线 标 准 。 ３ 和 ６ Ｃ 局 快速 连 续式 延 时 可 预测 具
的 快 速 通 道 互 连 （ ａ ｔＴ ａｋ ； 提 供 实 现 快 速 加 法 Ｆ ｓ ｒ ｃ ） 能 器 、 数 器 、 法器 和 比较 器 等 算术 功 能 的专 用 进位 链 计 乘 和 实 现 高速 多 扇入 逻辑 功 能 的专 用级 连链 。
西安交通大孥电子物理与器件 国家重点实验 室 （ 西安 ７０４） １０９
周俊峰 陈 涛
【 摘 要 】 介 绍 了 利 用 Ａｌ ｒ ｔ ａ的 Ｆ ＧＡ 器 件 （ Ｅ Ｐ Ｋ５ ） ｅ Ｐ ＡＣ Ｘ Ｅ １ ０ 实现 直 接 数 字 频 率 合 成 器 的 工作 原 理 、 计 思路 、 路 结 构 和 改进优 化 方 法 。 设 电
路 设计 者 提供 了多 种 选 择 。然 而 在 某 些 场 合 ， ＤＳ芯 Ｄ
片 在 控 制 方 式 、 频 速 率 等方 面 与 系 统 的 要 求 差 距 很 置 大 ， 时 如 果用 高 性 能 的 Ｆ ＧＡ 器 件来 设 计 符 合 自己 这 Ｐ 需要 的 ＤＤ Ｓ电路 就 是一 个 很 好 的解 决 方法 。 ＡＣ Ｘ １ 器 件 是 Ａｌ ｒ Ｅ Ｋ ｔ ａ公 司 着 眼 于 通 信 、 频 ｅ 音
路 、 Ａ 转换 器 和低 通 滤波 器 （ Ｐ 。 Ｄ／ Ｌ Ｆ）
处理 及 类 似场 合 的应用 而 推 出 的芯 片 系列 ， 的来 看 ， 总
它将 会 逐 步 取 代 Ｆ Ｅ ０ 系 列 ， 为 首选 的 中规 模 Ｌ Ｘ １Ｋ 成 器件 产 品 。ＡＣ Ｘ １ 器 件具 有 以下优 点 ： Ｅ Ｋ
直接数字合成技术(DDS)原理
M fo = N fc 2
实际应用中一般取1≤M≤(N-2) 实际应用中一般取1≤M≤(N1≤M≤(N
截断误差：一般舍去N的低位，只取N的高A 如高16 16位 截断误差：一般舍去N的低位，只取N的高A位（如高16位） 作为存储器地址，使得相位的低位被截断（即相位截尾）。 作为存储器地址，使得相位的低位被截断（即相位截尾）。 当相位值变化小于1/2 波形幅值并不会发生变化， 当相位值变化小于1/2A时，波形幅值并不会发生变化，但输 出频率的分辨率并不会降低， 出频率的分辨率并不会降低，由于地址截断而引起的幅值误 称为截断误差。 差，称为截断误差。
第5页
8.４ 8.４.2 DDS频率合成信号源 频率合成信号源
1 单片集成化的DDS信号源 单片集成化的DDS DDS信号源
300MHzDDS 参 考 时 钟 4×～20× × × 参考时钟 倍乘 FSK/BPSK/HOLD 数据输入 频 率 累 加 器 相 位 累 加 器 + 相位偏移 及调制 相 位 转 换 器 滤波 器 滤波 器 12位 位 AM调制 调制 M/
fo =
1 f = c NT c N
第1页
电子测量原理
DDS的实现原理如下图所示 DDS的实现原理如下图所示
fc 地址计数器 （÷N） ） 正弦波ROM 正弦波 存储器 DDS组成原理 组成原理 D/A LPF fo
输出信号频率fo 取决于两个因数： 参考时钟频率； 输出信号频率 : 取决于两个因数：⑴参考时钟频率；⑵ ROM中存储的正弦波 中存储的正弦波； ROM中存储的正弦波； 如果地址计数器以步进M M>=1)进行累加，则可在f 如果地址计数器以步进M（M>=1)进行累加，则可在fc和ROM 地址计数器以步进 进行累加 数据不变的情况下改变输出频率 此时f 输出频率， 数据不变的情况下改变输出频率，此时 o为：
ad9852的原理及应用
AD9852的原理及应用1. 简介AD9852是一款由Analog Devices公司生产的数字频率合成器（DDS），它可以按照用户定义的频率和相位生成高精度的频率输出。
该芯片集成了多种功能，为广泛的应用提供了便利。
2. 原理AD9852采用直接数字频率合成（Direct Digital Synthesis，DDS）技术，主要由相位累加器、数字到模拟转换器（Digital-to-Analog Converter，DAC）和输出滤波器三部分组成。
2.1 相位累加器相位累加器是AD9852的核心部分，它可以按照用户定义的频率和相位信息生成相应的数字相位。
2.2 数字到模拟转换器（DAC）数字到模拟转换器将相位累加器输出的数字相位转换为模拟信号。
AD9852采用高速12位DAC以实现高精度的模拟输出。
2.3 输出滤波器输出滤波器用于对DAC输出的模拟信号进行滤波和放大，以获得稳定的、低噪声的输出信号。
3. 应用AD9852因其高稳定性和精度，广泛用于科学研究、通信设备和测试仪器等领域。
以下是该芯片的几个常见应用：3.1 信号发生器AD9852可以生成稳定的频率信号，广泛用于无线通信和射频测试仪器的信号发生器模块。
3.2 频率调制AD9852可以直接生成多种频率调制信号，如频率调制（FM）和相位调制（PM），可用于通信系统中的频率调制实验和测试。
3.3 频谱分析AD9852生成的频率可调信号可以用于频谱分析仪的校准和测试。
将AD9852与频谱分析仪相连，在不同频率下进行扫描，以验证频谱分析仪的准确性。
3.4 医疗设备AD9852广泛应用于医疗设备中，如超声波系统和磁共振成像（MRI）设备中。
它可以生成用于医学影像和治疗的高频信号。
3.5 科学实验AD9852可用于科学实验中的频率控制和调试。
例如，在物理、化学和生物学等领域中的一些实验中，需要高精度和稳定的频率信号。
4. 总结AD9852是一款功能强大的数字频率合成器，通过直接数字频率合成技术，可提供高精度的频率输出。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
第二章DDS的基本理论DDs的基本结构包括:相位累加器、正弦查询表ROM、数模转换器DAC及低通滤波器等。
本章从介绍DDS的工作原理和基本结构出发，分析了它的主要特点及其频谱分布规律。
DDS有两个主要的缺点:一个是输出频率低，另一个是输出频谱中杂散比较多。
输出频谱低主要受DDS工作频率的限制，但随着微电子技术的发展这个缺陷会渐渐地得到弥补。
而DDS输出谱中的杂散是DDS所固有的，是由十DDS的工作方式决定的。
因此了解DDS的杂散分布及幅度大小对DDS的系统设计有很重要的意义，所以本章着重讨论DDS的杂散问题。
2.1 DDS技术的工作原理和主要特点正弦输出DDS的原理框图如下图2.1所示，下面分别加以详细介绍【5】。
相位累加器PA (Phase Accumulator)在K位频率控制字FCW(Frequency Control Word)的控制下，以参考时钟频率关为采样频率，产生待合成信号的数字线性相位序列，将相位累加器的高n位作为地址码通过正弦查询表ROM变换，产生m 位对应信号波形的数字序列，再由数模转换器DAC将其转化为阶梯模拟电压波形，最后由具有内插作用的低通滤波器LPF将其平滑为连续的正弦波形作为输出，这就是DDS的基本工作原理。
当DDS中的相位累加器计数大十2N时，累加器自动溢出其最高位，而累加器输出后面的N比特数字将保留在相位寄存器中，即相当于做2N的模余运算。
可以看出:该相位累加器平均每2N /K个时钟周期溢出一次我们知道，ƒ=ω/2π=Δθ/(2π,Δt)，其中Δθ为一个采样周期Δt之间的相位增量，Δt=1/ƒc，Δθ=K×2π/2N。
所以，K和时钟频率ƒc共同决定着DDS输出信号的频率ƒ0，他们之间的关系满足：ƒ0=K2׃c（2-1）DDS的最小频率分辨率满足：Δƒmin =12׃C（2-2）由此可见，DDS相当十一个小数分频器。
最小频率分辨率是指K的最低为“1" 其余位均为“0”时DDS的输出频率。
实际运用中所计算出的K很难为整数，因此不可避免地将会存在频率误差，经过分析可知，如将计算出来的x的小数部分舍去的算法，那么最终输出信号的频率误差与最小频率分辨率的关系始终满足:Δƒ≤Δƒmin ;如果将小数部分四舍五入，则有:Δƒ≤0.5Δƒmin。
由上可知，DDS技术可以理解为数字信号处理中信号综合的硬件实现问题，即给定信号幅度、频率、相位参数，产生所需要的信号波形。
从系统的角度可以认为是给定输入时钟和频率控制字K，输出一一对应的正弦信号。
由十DDS采用了不同于传统频率合成方法的全数字结构，所以DDS技术具备了直接模拟频率合成和间接频率合成方法所不具备的许多特点【6】1、频率分辨率极高。
由K=1可得分辨率Δƒ=ƒC，因为K一般取得很大(32,482N位)，使得分辨率极高(微Hz级)。
.2、频率捷变很快。
频率控制字K的传输时间及以低通滤波器为主的器件响应时间很短，使得高速DDS系统的频率切换时间可达ns级。
3、输出相对带宽很宽，DDS输出频率范围可达:0-40%ƒC4、变频相位连续。
频率控制字的改变实质是改变相位增长率，而相位本身保持不变，使得系统有良好的相参性。
5、易于控制、集成和实现功能扩展。
改变ROM中存储的数据，可以实现任意波形输出;若在PA前添加频率寄存器，可以方便实现Chirp功能和LFM信号的产生;由于可以方便地对输出信号的幅度、频率、相位进行控制，故可实现任意调制功能。
可以预计，随着DDS芯片性价比的提高，其生命力将越来越强大。
6、杂散抑制差。
DDS全数字结构带来了许多优点，但正是由于这种结构以及寻址ROM时采用的相位截断、DAC位数有限等决定了DDS的杂散抑制较差。
较7、输出带宽较窄。
受器件速度(特别是DAC)的限制，使得工作时钟频率ƒc 低，DDS不能直接运用十微波频段，这也是DDS的主要缺点之一。
2.2 DDS的结构【7】DDS的基本结构包括相位累加器、正弦查询表ROM、数模转换器(DAC)以及低通滤波器等，如图2-1所示，其中相位累加器和正弦查询表ROM合称为数控振荡器NCO。
下面将予以介绍。
2_2_1相位累加器相位累加器是DDS最基本的组成部分，用十实现相位的累加并存储其累加结果。
若当前相位累加器的值为Σn经过一个时钟周期后变为ΣN+1，则满足:Σn+1=Σn+K (2-3)由公式(2-1)可见，Σn为一等差数列，不难得出:Σn=n×K+Σ0 (2-4)其中Σ0为相位累加器的初始相位值。
相位累加器的基本结构如图2.2所示，它由一个N-bits加法器和一个N-bits 寄存器构成，寄存器通常采用N个D触发器来构成。
相位累加器的基本结构如图2.2所示，它由一个N位加法器和一个N位寄存器构成，寄存器通常采用N位D触发器来构成。
在此基础上，有人提出了改进的相位累加器结构，如图2.3所示，该结构降低了输出频谱对相位累加器初始状态值的依赖程度，可降低杂散幅度约4dB 。
图2.3改进的相位累加器结构2.2.2正弦查询表ROMDDS查询表ROM所存储的数据是每一个相位所对应的二进制数字正弦幅值，在每一个时钟周期内，相位累加器输出序列的高n位对其进行寻址，最后输出为该相位对应的二进制正弦幅值序列。
可以看出，ROM的存储量为2n X m比特。
其中n为相位累加器的输出的高位数(用十寻址的位数)，m为ROM的输出位数。
若n=16, m=8，可以算出ROM 的容量为524288比特。
在一块DDS芯片上集成这么大的ROM会使成本提高，功耗增大，且可靠性下降，所以就有了许多的压缩ROM容量的方法。
而且，容量压缩了还可以使用更大的n和m值，进而使DDS的杂散性能提高。
由十正弦函数具有对称性，所以可以用0-π/2内的幅度值来表示0-2 }内的幅度值，最高两位地址码用来表示象限。
下面介绍的是0-}/2的ROM压缩存储技术。
(1)基于信号对称的方法利用二角函数的对称性，可以只用0到π/2的波形经过变换表示0到2π的波形:其中用相位的最高位决定输出波形的符号，次高位控制对ROM表的寻址，对相位和幅度进行适当的翻转就可以得到完整的波形。
这样使得ROM减小到原来的1/4, 而相位幅值精度没有受到影响。
(2)二角近似法【8、9】二角近似法是由Sunderland提出的，它的主要思想是把一个很大ROM表分成两个较小的ROM表，利用了二角函数的近似，从而压缩ROM的容量。
其结构如图2.4所示:其中A, B, C是相位累加器输出的用十寻址的高几位，并且分别是相位累加器的最高位、中间位和低几位。
上面所述的几种方法之中，基十信号对称方法的压缩比例最小，所需要的ROM 大小最大，复杂程度最低;二角近似法的压缩比例较大，所需要的ROM大小较大，复杂程度低;基于泰勒级数的线性插值法的压缩比例和所需要的ROM大小与二角近似法差不多，但是其复杂程度比二角近似法高。
线性插值法的压缩比例和所需要的ROM大小最少，但是它的复杂度也是最高的。
除此之外，ROM的压缩存储结构及算法还有很多种:例如Nicholas结构、CORDIC算法、双二角近似等等，就不一一介绍了。
2.2.3数模转换器DAC数模转换器DAC的作用是将数字量形式的波形幅值转换成所要求合成频率的模拟量形式信号，低通滤波器用十衰减和滤除不需要的取样分量以便输出频谱纯净的正弦波信号。
实际上DAC输出信号的电压并不真正能连续可变，而是以其绝对分辨率为单位的，所以其输出实际上是阶梯模拟信号。
DAC有电压和电流输出两种，美国ADI公司DDS芯片I匀都集成有DAC，称为Complete-DDS即完全DDS o这种结构简化了DDS的系统设计。
2.2.4低通滤波器滤波器是用于改变信号中各个频率分量的相对大小，或者抑制，甚至全部滤除某些频率分量。
选择性滤波是让一个或一组频率范围内的信号无失真地通过，而衰减或完全抑制其余频率范围的信号，实现这种功能的系统称为选择性滤波器。
低通滤波器是在低通带之内除了有t。
的延迟之外，将无失真的通过所有频率分量而低通带之外的所有频率(即高十口。
的频率分量)都被完全抑制。
这里，ωc 被称为截止频率。
常用的滤波器有巴特沃夫滤波器((Buterworth)、切比雪夫滤波器(Chebyshev拜I I椭圆函数滤波器(C auer)。
如l冬}2.6所示。
其中图(a)是巴特沃夫响应曲线，它的通带最平坦，但是过渡带较宽，适用十对通带要求较高，而需祛除的频率离通带较远的情况。
图(b)是切比雪夫响应曲线，通带内有纹波现象，其过渡带介于二者之间。
图(c)是椭圆滤波器的响应曲线，可以看出其过渡带最窄，通带内有纹波，而且阻带内出现了寄生通带，它适用于需滤除频率离通带较近的情况，同时要考虑阻带内幅度较大的信号不要落在寄生通带内。
如果系统对过渡带的要求不是很苛刻，而阻带内需除信号的位置很难预测的情况下，最好采用切比雪夫型滤波器。
图2.6二种滤波器的频率响应曲线2.3 PIC单片机技术单片机是整个系统的控制中心，采用的是Microchip公司的PIC16F876A芯片，先将PIC16F876简单介绍。
PIC系列单片机是美国Microchip公司生产的产品。
它以独特的硬件系统和指令系统的设计，逐渐被广大工程设计人员采用。
Microchip公司是一家集开发、研制和生产为一体的专业单片机芯片制造商，其产品综合应用系统设计的思路，具有很强的技术特色。
产品采用全新的流水线结构、单字节指令体系、嵌入Flash 以及10位A/D转换器，使之具有卓越的性能，代表着单片机发展新的潮流。
PIC 系列单片机具有高、中、低3个档次，可以满足不同用户的开发的需要，适合在各个领域中的应用。
PIC单片机的特点是PIC系列单片机具有如下特点【10】:1.哈佛总线结构PIC系列单片机在普林斯顿体系结构和哈佛体系结构的基础上采用独特的哈佛总线结构，彻底将芯片内部的数据总线与指令中线分离，为采用不同的字节宽度及有效扩展指令的字长奠定了技术基础o PIC系列单片机哈佛总线结构为实现指令提取和执行的“流水作业”提供了保证，即在执行一条指令的同时又l办同处理下一条指令的提取操作。
两总线的分离，也为PIC单片机实现全部指令的单字节化合单周期化创造条件，从而大大提高了CPU执行指令的速度和工作效率。
2. RISC技术传统的CISC < Complex Instruction Set Computer复杂指令集计算机)结构有很大的弊端，即随着计算机技术的不断发展而引入新的复杂指令集，为了支持这些新增的指令功能，计算机的体系结构越来越复杂。
1979年，美国伯克利分校提出了RISC技术<Reduced Instruction Set Computer-精简指令集i}一算机技术)的概念。