DSP原理及应用技术考试知识点总结太原理工大学

第一章
1、DSP系统的组成：由控制处理器、DSPs、输入/输出接口、存储器、数据传输网络构成。

P2图１－1-１
2、TMS3２０系列ＤSPｓ芯片的基本特点：哈佛结构、流水线操作、专用的硬件乘法器、特殊的DSP指令、快速的指令周期。

３、哈佛结构：是一种将程序指令储存和数据储存分开的储存器结构。

特点：并行结构体系,是将程序和数据存储在不同的存储空间中，即程序存储器和数据存储器是两个相互独立的存储器,每个存储器独立编址，独立访问。

系统中设置了程序和数据两条总线,使数据吞吐率提高一倍。

4、ＴMS32０系列在哈佛结构之上DSPs芯片的改进:（1）允许数据存放在程序存储器中,并被算数运算指令直接使用,增强芯片灵活性（2)指令储存在高速缓冲器中，执行指令时,不需要再从存储器中读取指令，节约了一个指令周期的时间。

５、冯诺依曼结构：将指令、数据、地址存储在同一存储器中,统一编址，依靠指令计数器提供的地址来区分是指令、数据还是地址,取指令和去数据都访问同一存储器,数据吞吐率低。

6、流水线操作:TMS320F2８12采用８级流水线,处理器可以并行处理2-8条指令,每条指令处于流水线的不同阶段。

解释:在4级流水线操作中。

取指
令、指令译码、读操作数、执行
操作可独立地处理，执行完全重
叠。

在每个指令周期内，４条不
同的指令都处于激活状态，每条
指令处于不同的操作阶段。

７、定点DSＰs芯片：定点格式工作的ＤＳPs芯片。

浮点DSPs芯片：浮点格式工作的DSＰｓ芯片。

(定点DSＰs可以浮点运算，但是要用软件。

浮点DSPs用硬件就可以)８、ＤSＰｓ芯片的运算速度衡量标准：指令周期（执行一条指令所
需时间）、MAＣ时间（一次乘法和加法的时间)、FＦT执行时间(傅立叶运算时间）、ＭIPS（每秒执行百万条指令）、ＭＯPＳ(每秒执行百万次操作）、ＭFLOPＳ(每秒执行百万次浮点操作)、ＢOPS（每秒十亿次操作）。

9、TＭS320F281x系列芯片主要性能:
（1）低功耗设计（核心电压1．８V，I／O电压3．3V)
（2）高性能的32位中央处理器:可达4兆字的线性程序地址,可达４兆字的线性数据地址
（3)3个外部中断1２8位的密钥,3个32位的CPU定时器
(4)串口外围设备（串行外围接口SPI,两个串行通信接口SCIs,标准的UART，改进的局域网络eCＡN,多通道缓冲串行接口McBSP和串行外围接口模式)
(５）最多有5６个独立的可编程、多用途通用输入／输出（GPIO）引脚。

1０、TMS３20F２8１2是TI推出的新一代32位定点DSPｓ芯片。

第二章
1、TＭS320Ｆ2812是3２位定点ＤSＰs芯片。

２、ＴMS320C2８x系列芯片有三个主要部分:中央处理单元（CＰU），存储器,片内外设。

CPＵ负责控制程序的流程和指令的处理,可执行算术运算、布尔逻辑、乘法和位移操作。

(CPU组成:产生数据和程序存储地址的CPＵ，仿真逻辑,各种信号线)
3、TMＳ320C２8ｘ的CPU是一种低功耗的32位定点数字信号处理器，优秀特性:哈佛结构和循环寻址方式、精简指令系统、字节的组合和拆分、位操作。

４、CPU的主要特性:(1）保护流水线（2)独立寄存器空间(3)算术逻辑单元（4)地址寄存器算术单元（5）循环移位器（6）乘法器利用改进型哈佛结构可以并行地执行指令和读取数据。

5、Ｃ２8x芯片具有3种操作模式：C２7x目标－兼容模式、Ｃ28x 模式及C2ｘＬP源-兼容模式。

C２7ｘ目标-兼容模式在复位时，Ｃ２
８x的CＰＵ处于C27ｘ目标-兼容模式。

6、CPU有4种主要信号的名称和功能
（1）存储器接口信号：在CPU、存储器和外围设备之间进行数据传送;进行程序存储器的访问和数据存储器的存取;并能根据不同的字段长度区分不同的存取操作(１6位或３2位)
（2）时钟和控制信号:为CPU和仿真逻辑提供时钟,可以用来控制和监视CPU状态。

（3）复位和中断信号:用来产生硬件复位和中断,并用来监视中断的状态。

（4）仿真信号：用来进行测试和调试。

7、ＣＰU的主要单元:程序和数据逻辑控制、实时仿真逻辑、地址寄存器算术单元（ARＡＵ)、算术逻辑单元(ＡLＵ）、预取队列和指令译码、程序和数据地址发生器、定点MPY/ALＵ、中断处理。

８、存储器接口3条地址总线:
（1）PＡＢ（程序地址总线）,传送程序空间的读/写地址，是一个2２位的总线，寻址空间4M。

（2）ＤRAＢ(数据读地址总线）32位,传送来自数据空间的读地址。

（3）DＷＡＢ（数据写地址总线)32位,传送来自数据空间的写地址。

９、存储器接口3条数据总线：
（1）ＰRDB程序读数据总线3２位,在读取程序空间时用来传送指令或数据。

（2）ＤRDＢ数据读数据总线32位，在读取数据空间时用来传送数据。

（3）DＷＤB数据/程序写数据总线32位,在对数据空间写数据时用来传送数据。

（注意：程序空间的读和写不能同时发生，因为它们都要使用程序地址总线PAB。

程序空间的写和数据空间的写也不能同时发生,因为两者都要使用数据/程序写数据总线DWDＢ。

)
10、数据页指针(DＰ）:在直接寻址模式中,对数据存储器的寻址要在64个字的数据页中进行。

由低4Ｍ字的数据存储器组成65536个数据页,用0～65535进行标号。

1６位指针。

当CPU工作在C２ｘLP源－兼容模式时，使用一个7位的偏移量，并忽略ＤP寄存器的最低位。

堆栈指针（SP）：允许在数据存储器中使用软件堆栈。

堆栈指针SＰ为1６位,可以对数据空间的低64K(216)进行寻址。

当使用SP时,将3２位地址的高16位置为0(SＰ高16位不可操作)。

复位后SP 指向地址０000 0400Ｈ。

（堆栈:1. 堆栈从低地址向高地址增长。

2. SP
总是指向堆栈中的下一个空域。

３．复位时,SP被初始化，它指向地址00０00400Ｈ。

4.将3２位数值存入堆栈时，先存入低１6位。

5.当读写3２位的数值时，Ｃ28x ＣPU期望存储器或外设接口逻辑把读/写排成偶数地址。

6.如果增加SP的值,使它超过FＦFFH，或者减少ＳＰ的值,使它低于0000H，则表明SP已经溢出。

当数值存入堆栈时,SP并不要求排成奇数或偶数地址。

排列由存储器或外设接口逻辑完成。

）
程序计数器（PＣ）:当流水线满时，22位的程序指针总是指向流水线中到达译码的第2阶段的指令。

一旦指令到达了流水线译码的第２阶段,它就不会再被中断从流水线中清除掉,而是在中断执行之前就被执行了。

1１、状态寄存器1（ST１）：
ＶＭAＰ，位3,向量映射位,VＭＡＰ决定ＣＰU的中断向量（包括复位向量)被映射到程序存储器的最低地址还是最高地址。

0:CＰU的中断向量映射到程序存储器的底部,地址是00 ００00h-00 ０３FFh。

１：CPU的中断向量映射到程序存储器的上部，地址是3F ＦFＣ0h －3F ＦFFFh。

可使用SETC VMAP和CLPＣＶMＡP指令对该位进行置位和清０,复位时VMAP被置位。

12、解释物理程序
X1/XＣLKIN振荡器输入信号
X２振荡器输出信号
XF_XPＬLDIS锁相环使能信号（选择
系统时钟源)
OSC振荡器
SYSCLKOUＴ系统时钟
CＬＫIN外部时钟
1３、解释物理意义：XF＿ＰLＬＤIＳ(选择系统时钟源）当使用内部
振荡器,在X1和X2之间连接石英晶体，使用外部振荡器,输入时钟信号接在X1，Ｘ2悬空。

１4、PＬL被禁止：当XPLLDIS0=,则PＬL被禁止,SYＳCＬＫOUT=XCLKIN
PLL被旁路:ＰＬL被旁路,SYSCLKOUT=XＣＬＫＩN/2
ＰLＬ使能：使能PLL,在PLLCＲ寄存器中写入一个非零值n
ＳYSCLKOUT＝(XCＬKIＮ*n）/2
15、F２８1２器件上3个３2位CPU定时器(TIＭEＲ0/1/2）
16、设系统时钟SCLKOUT，x mHz，计数器走一步需多长时间?
CPU定时器一个周期
溢出频率:
17、看门狗作用：（1）防止程序“跑飞”或进入死循环（2）程序“跑飞”或死循环后，定时器发出复位信号。

喂狗:不希望产生脉冲信号，需屏蔽计数器或用软件周期性地向看门狗复位控制寄存器写“0x55+0xAA”。

3个事件都可以使看门狗产生脉冲信号:(1）未及时“喂狗”使8位看门计数器溢出，受看门屏蔽位的控制（2）错误的“喂狗”方式（未正确对看门狗复位控制寄存器写入“０x55+0xAＡ”）（3）对看门狗
1
1
(1)(1)
TINT CLKOUT
f f
TDDR PRD
=⨯
+⨯+
6
:1
10
TDDRH TDDR
TIMCLK s
x
-
+
=⨯
6
:1
(:1)10
TDDRH TDDR
T PRDH PRD s
x
-
+
=+⨯⨯
控制寄存器(WDCR)的WDＣHＫ（2:0)位写入的不是“1，０,1”。

18、喂狗周期公式:
第三章
1、C2８x芯片具有32位数据地址和２2位程序地址，总地
址空间可
达4G字节的数据空间和4M字节的程序空间。

2、片内SARＡM的共同特点:
（1）每个存储器块都可以被单独访问
（2）每个存储器块都可映射到程序空间或数据空间,用以存放指令代码或存储数据变量。

（3）每个存储器块在读/写访问时都可以全速运行，即等待状态为零等待。

片内SARＡM的各自特点:
（1）复位时，自动将堆栈指针SＰ设置在M1块的顶部地址400ｈ处。

（2）L0和L1受到代码安全模块的保护。

ＤARAM：片内双访问存储器,每个机器周期可被访问两次存储器。

3、片上OＴP:一次性可编程存储器,只能编程一次，不能擦除。

4、F2812CPU采用32位格式访问储存器或外设时，分配的地址必须是偶地址。

如果操作的是奇地址,则CPＵ操作奇地址之前的偶地址。

５、Ｆ281２处理器的外部接口(XIＮＴF)映射到５个独立的存储区域,使用三个片选信号。

６、外部存储器接口能配置各种参数,尽量不要将配置程序放在ＸIＮTF扩展的存储器空间中执行。

7、外设接口提供一个时钟输出XCＬＫＯUT,所有外部接口的访问都是在XCLＯＣK的上升沿开始。

8、对XINTＦ空间的读/写操作的时序都可分为三个阶段:建立(Ｌea ｄ）、激活（Ａcｔive）和跟踪（Tｒail)。

（1）在建立阶段，访问空间的片选信号为低电平有效，产生的地址放在地址总线上。

（2）激活阶段。

Ｆ2812访问外部设备读操作:读信号ＸRD低电平有效，数据锁存到DSPs中写操作:写信号XWE低电平有效，DSＰs数据放到数据总线上（3)跟踪阶段。

读/写信号(XRD/WE）变为高电平，而使片选信号仍然保持为低电平的一段时间。

9、理解图的意义:ＳYSＣLKＯＵT和ＸCLKOUＴ的关系
所有的外部扩展访问都是以内部XINTF的时钟XTIＭCLＫ为参考的，因此在配置XINTＦ时,首先要通过XINTCNF2寄存器配置XTIMCLK。

XTIMCLK可以配置为两种情况：ＳYＳＣＬKOUT或者ＳYSCLKOUＴ/2(默认值)。

外部接口还提供一个时钟输出信号ＸＣＬKＯUＴ，所有外部接口的访问都是在XCＬＫＯUT的上升沿开始，可以通过XIＮTCNF２寄存器的CLKMＯDE位配置XCＬKOUＴ的频率。

1０、ＸＲEAＤY信号检测方式:同步检测，XＲEＡDY信号在激活状态结束前的一个XTIＭCLＫ信号上升沿被采样；异步检测，ＸＲEADY信号在激活状态结束前的倒数第三个XＴIMCLK信号上升沿时被采样。

1１、GPIＯ:当某个引脚被配置成数字I/O时,引脚相应的外设功能（包括中断)必须被禁止。

如采样窗口是6个采样周期宽度，那么只有6个采样数据相同时输出才会改变。

作用：这个功能可以有效地消除毛刺脉冲对输入信号的干扰(抗干扰）。

12、解释：如果采样窗口是六个采样周期宽度,那么只有当6个采样数据相同时输出才会改变，有效消除毛刺脉冲对输入信号的影响。

第四章
1、可屏蔽中断：这些中断可以用软件禁止或使能。

不可屏蔽中断：这些中断不能被禁止。

ＣＰU将立即响应这类中断并执行相应的中断服务子程序。

所有软件的激发都属于不可屏蔽中断。

2、C２8ｘ系列芯片支持32个ＣPU级中断向量,包括复位向量。

每个向量是一个2２位的地址,该地址是相应中断服务程序(IＳR)的入口地址。

每个向量被保存在两个地址连续的存储器单元中（每个存储单元为16位，两个共32位)。

其中,该空间的低地址保存向量的低16位(LSBs），其高地址则以右对齐保存向量的高6位(MＳBs)。

３、清楚中断向量号和中断向量
４、ＶMAP功能:向量表可以映像到程序空间的底部或顶部,这取决于状态寄存器STI中的向量映射位VＭAＰ，如果VＭＡP为使0，向量就映像在以00 0０0０h开始的地址上,如果其值是1,向量就映像到以3FＦFC0h开始的地址上。

ＶMＡP位可以由SETC VNAP指令置１,由CLRCＶMＡP清0。

VMAP的复位值是１。

5、C28ｘ不可屏蔽中断包括:(1）软中断（INTR和ＴＲＡP指令）（2）
硬件中断NMI(３）非法指令陷阱(4）硬件复位中断(RS）
6、复位操作：当复位输入信号RS产生后，ＣPU就会进入一个确定状态。

CＰU将放弃所有当前操作,清空流水线,并且CPU的寄存器进行复位,然后取出RＥSEＴ中断向量，从而执行相应的中断服务程序。

7、PIＥ:每个组有8个中断，每个组都被反馈到CPU内核的12条中断信号线的一条上，从而使整个PIE模块支持9６个不同的中断。

C28x ＣPＵ支持１7个ＣＰＵ级硬件中断。

非复用中断源直接反馈给CPU。

8、整个系统的中断分为3级：
（1）外设级中断
某个外设产生中断时，与该事件相关的中断标志(IF）位会在这个外设的寄存器中置为1。

如果相应的中断使能(IE)位已经置位,则外设向ＰＩＥ控制器产生一个中断请求。

如果该中断在外设级使能无效，则相应的IＦ位会一直保持直到用软件清除它为止。

如果在以后使能该中断,且中断标志仍然置位，那么就会向PＩE发出一个中断请求。

外设寄存器中的中断标志必须采用软件清除。

（2）PIE级中断
PIＥ复用了８个外设和外部中断引脚向CPU申请中断。

这些中断被划分为１2个组:PＩE组1～PIE组1２,1个组中的中断被多路复用进入1个ＣPU中断。

与ＣPU剩余的中断相连接的中断源不是多路复用的。

对于非多路复用的中断而言，PIE直接向ＣPU传送中断请求。

对于多路复用的
中断源，PIＥ块中的每个中断组都有一个相关标志位ＰIEIFRx.y和使能位ＰＩEIERｘ．ｙ。

每个中断组(1NＴ1~INＴl2)都有一个应答位PIＥACKx。

（3）CＰU级中断
一旦某个中断请求被送往CPU，CＰU级中与INＴx相关的中断标志(IFR)位就被置位。

该标志位被锁存在IＦR后，ＣＰＵ不会马上就去执行相应的中断,而是等待CPU使能IER寄存器,或者使能DBGＩER寄存器,并对全局中断屏蔽位INTM进行适当的使能。

9、物理含义:上面第二部分。

１０、从外设到CPU的多路复用中断请求流程
（1）任何ＰIE组里的外设和外部中断产生一个中断，加入外设中断已被使能，那么，该中断要求就被置入PIＥ模块
（2）ＰIＥ模块识别PIE组x内已经录入的中断y(ＩNTx.y)，并且将相应的PIＥ中断标志位锁存：PIEIFRx.y＝１。

（3）为了使能从PIE到ＣＰU的中断,必须设置相应的中断使能位(PIEIERx.y=1)，同时所在PIE组的PIEACＫ.x位必须清0。

（4）如果步骤（3）中的两个条件为真,那么就在ＣPU建立了一个中断要求,相应位将再次被置位（PＩEＡCK.x＝１）。

ＰIEACK．x位将一直保持置位直至清除该位（表示来自该组的其他中断能够从PIE传送至CPU）。

（5）ＣPU中断标志位置位(ＣPＵIFＲx=1）以表示一个CＰU级的未响应中断x。

（6）加入CPU中断能被使能（CPＵＩEＲｂitx=１或DBGＩER
bitx=1）,全局中断屏蔽被清除（ＩNTＭ=０）,那么ＣPU将为INＴx服务。

（7）CＰＵ识别这个中断并自动存放有关信息,清除IER位,设置INTM,清除ＥALLOW。

（8）CPU从PＩE获得适当的向量。

（9）对于复用中断,PIE模块使用ＰIEIERx和PＩEIFRx寄存器中的当前值来确定要使用的向量地址：该组中最高优先级中断的向量被取出，并且被用作分支地址。

这个中断在PIEIERx寄存器中使能，在PIEIFRx 中标示为未响应的中断。

在这种情况下，假如一个更高优先级的已使能中断在步骤4之后被标示，它就会首先得到服务；如果该组中没有已经标示的中断被使能,那么ＰIE将响应该组中最高优先级的中断向量，即用ＩNTｘ.1作为分支地址,这种操作相当于执行28x的TRＡP 或ＩＮT指令。

从而PIＥIFRｘ.y位被清除，CPU转到从PIE取出的中断向量里去执行。

11、F28１2支持3个外部可屏蔽中断:XINT1，XINT2，XINT1３
第五章
1、TＭＳ３20F2８12芯片内部集成诸多片内外设,主要有:系统控制(包括存储器、时钟、低功耗模块、看门狗、CPU定时器、GＰIO和外设帧等)、外设中断扩展(PIE)、外部接口扩展(XINTF）、引导模块(Ｂoo ｔＲＯM)、时间管理器（EV）、串行通信接口(SCI)、串行外设接口(SＰI）、eＣＡＮ总线模块、多通道缓冲串行口(McBＳP）和模数转换模块（ＡDC)等。

2、F２81２提供了两个具有相同结构和功能的事件管理器模块EVA和EＶB。

作用:多电机控制。

每个事件管理器模块都包含通用定时器。

全比较／ＰWM单元、捕获单元及正交编码脉冲电路。

EVA/EVB可分别提供8个PWM信号。

3、通用定时器功能：在控制系统中产生采样周期，为捕获单元、正交编码电路、比较单元和PWＭ产生电路提供时基。

（1）定时（2)产生ＰWM波形(３)为其他模块提供时钟
4、通用计时器(１6位）用于4个可屏蔽中断（上溢、下溢、定时器比较和周期中断)的控制和中断逻辑。

5、通用定时器外部时钟ＴCLKIＮA/B,最大频率是ＣPU时钟频率的１/4。

6、通用定时器作用：(１）定时(2）产生PWM波形（3)为其它模块提供时钟
7、通用定时器的工作方式:(1)停止/保持模式：通用定时器的操作停止并保持当前状态,定时器的计数器、比较输出和预定标计数器均保持不变。

（2)连续递增计数模式:通用定时器按照预定标的输入时钟计数，当计数器的值与周期寄存器的值匹配时,在下一个输入时钟的上升沿，通用计数器复位为０，并开始另一个计数周期。

计数器的初值可以为0～ＦFFFH中的任一个。

（3）定向增/减计数模式
通用定时器在定标的输入时钟上升沿开始计数，计数方向由输入引脚TDIＲA／B确定：引脚为高时，递增计数，与连续增计数模式相同；引脚为低时，递减计数,从初值递减直到为0，此时若TＤIRA/B引脚仍为低,计数器将重新载入周期寄存器的值,并继续计数。

（4）连续增/减计数模式。

这种模式与定向增／减计数模式基本相同。

区别是：计数方向不再受引脚TDＩRA/Ｂ的控制,而是在计数值达到周期寄存器的值时或FFFFＨ（初值大于周期寄存器的值)时，才从增计数变为减计数,而在计数值为0时，从减计数变为增计数。

8、通用定时器的比较操作
每个通用定时器都有一个相应的比较寄存器ＴｘCMPR和一个PWＭ输出引脚TｘPWM。

通用定时器的值总是与相应的比较寄存器的值进行比较,当二者相等时,就产生比较匹配事件。

通过将ＴxCＯN的ＴECMPＲ=1(D1位）来使能比较操作。

目的：产生PWＭ,通用定时器可提供4个ＰWM输出ＴxPＷM。

非对称和对称波形发生器:在连续增/减计数模式时,产生对称波形(计数操作开始前为0(低电平）、保持不变直到第１次比较匹配发生、第1次比较匹配时,切换输出为高电平、保持不变直到第2次比较匹配第
2次比较匹配时,再次切换输出为低电平、保持不变直到周期结束);在连续增计数模式时,产生非对称波形（计数操作开始前为0(低电平)保持不变直到比较匹配发生(TxＣＮT＜ＴxCＭPＲ）在比较匹配时切换输出状态为1（高电平有效)（TxＣNＴ＝TｘＣＭＰR）直到当前计数周期结束,输出电平保持不变（ＴxCNT=TxPR )如果下一周期新的比较寄存器的值不是０,则在匹配周期结束后复位为0）。

ＰWM引脚的电平跳变：GＰＴCONA／B寄存器中的极性选择位设置、定时器的计数操作模式、当选择连续递增、减模式时的计数方向
９、占空比公式：
6、每一个事件管理器可以同时产生8路ＰWM信号，包括3对由圈比较单元产生的带有可编程死区的PWM信号和由定时器比较器产生的2路独立的ＰWＭ信号。

7、EV有６个捕获单元。

8、物理意义:上升沿比另一个早1/4周期即为先导序列。

QEＰ１为先导序列，DIＲ为低，减计数；ＱEP2为先导序列,DIR为高，增计数。

9、SCI口主要作用：与多种具有标准异步串口的设备进行通信；当系统中有多个处理器同时工作时,SCI口可作为多处理器间进行通信协调的通道。

SCI模块可以对接收到的数据进行间断、奇偶性、溢出和帧错误检测。

ＳCI模块的主要特点包括:数据字格式（１个起始位；１－８个可编
程数据字长度；可供选择的奇、偶或无校验模式;1－2个停止位）、发送和接受可以通过中断或查询两种形式、具有１６级发送／接受ＦIＦO。

SCI一般的数据发送格式为：1个起始位;1－8个数据位;１个奇、偶或无校验位;1-2个停止位。

１0、SPI主要应用于处理器与ＥＥPRＯM、Flasｈ、实时时钟、AD 转换器等外设器件之间的通信,通过SＰI的主从模式也可以支持多处理器间的通信。

SPI接口可以接收或发送16位数据，并且接收和发送都是双缓冲。

发送和接受可同步操作。

(发送功能可通过软件禁用）
SPI有主/从两种工作模式,其工作模式的选择及ＳPICLK信号由MＡＳTER/SＬAVＥ位（SPIＣTL.2）控制。

一方面,主控制器可在任何时刻通过发送SPICLK信号来启动数据传输。

另一方面,由软件决定主控制器如何检测从控制器准备好发送数据的时间。

主从控制器的连接的物理意义。

11、eCAN 模块具有32个完全可配置邮箱和时间标记功能，能够实现灵活、可靠的串行通信。

12、ｅCＡＮ模块的结构主要由CAN协议内核(ＣPK)和消息控制器组成。

CＰK有两个功能,一是根据CAN协议对CＡN总线上接收到的所有消息进行译码丙存入接收缓冲器；二是根据CAＮ协议吧消息发送到C ＡN总线上。

12、消息控制器功能：消息控制器包含三部分:存储器管理单元（CPU 接口、接收控制单元额定时器管理单元）；可以存储32位消息的邮箱ＲAM；控制和状态寄存器。

消息控制器可以对ＣPK收到的消息进
行判断丙决定是否为CPU保存在邮箱RAM中。

消息控制根据消息的优先级将消息发送给CPK或将CPK中的消息发送给ＣPU。

消息控制器在初始化时，CPU根据应用程序设定消息控制器所有用到的消息标志符。

4.F28１2芯片的多通道缓冲串行口（McBSP）,为DSP和系统其他设备之间提供了ＵI个直接的串行接口。

McBSP可实现与兼容的McBSP设备之间进行通信,此外McBSP还能同步的发送、接收８／１6／3２位串行数据。

13、CAN协议支持4种数据帧格式：数据、远程、错误、过载帧。

14、Ｆ２８12芯片的多通道缓冲串行口McBSＰ,为DSＰ和系统其他设备之间提供了一个直接的串行接口。

McＢＳＰ可以实现与兼容的McBSP设备之间的通信（VＢAP语音频带音频处理器、AＩC、多媒体数字信号编码器／解码器）ＭcBSP还可以同步发送、接收8／16/32位串行数据
１5、ＴMＳ32０F２8ｘ的片内ADＣ是一个分辨率为１2位且具有流水线结构的模数转换器,主要用来实现外部输入的各种模拟信号到数字信号的转换。

包括两个部件：模拟转换单元(模拟多路复用器、采样/保持电路、转换内核、电压调节器）、数字转换单元(可编程转化排序器、转换结果寄存器、模拟电路接口、外设总线接口）。

ADC结构和特点：AＤC模块有1６个通道，可配置为两个独立的8通道模块,分别服务于时间管理器A和B。

两个独立的8通道模块也可构成一个16通道模块。

ADC模块的主要结构特点：
16个结果寄存器可存放ADＣ的转换结果，转换结果的数字量表示为数字量=4０95*（输入模拟电压值-ＡDCＬO）/3
具有同步采样模式和顺序采样模式。

ADＣ启动转换序列的触发源：S/W软件直接启动、EVＡ＼EＶB启动。

第九章
1、DSP最小系统原理框图
2、电源电压:内核1．8V、内设3.３V
第一章
1.请比较哈佛结构与冯诺依曼结构的不同。

冯诺依曼结构采用代码与数据统一编址,哈佛结构是独立编址的，代码空间与数据空间完全分开。

哈佛结构是不同于传统的冯诺依曼结构的并行体系结构，主要特点是将程序和数据存储在不同的存储空间中,即程序存储器和数据存储器是练个相互独立的存储器,每个存储器独立编址，独立访问,系统设置了程序、数据两条总线，数据吞吐率提高一倍。

冯诺依曼结构是将指令、数据、地址存储在同意存储器中，统一编址,依靠指令计数器提供的地址来区分是指令。

数据还是地址，取指令和取数据访问同一存储器,数据吞吐率低。

2.ＴMS3２0Ｆ２８1２的哪些特点使其更适合于控制领域应用?
每秒可以执行1.5亿次指令，具有单周期32位*3２位的乘和累加操作功能，片内集成了1２８Ｋ/64K＊16位的闪速存储器,可方便实现软件升级,片内还集成了丰富的外围设备，18*１6的ＳＡRAＭ，标准串行通讯接口，串行外设接口。

3.比较ＡＴ89S５1单片机和DSP的不同特点，从CPＵ结构,总线,晶振,内部资源,外部资源进行比较。

AT89Ｓ51主要性能特点
（１）4K Bytes Flaｓh片内的程序存储器
(2）12８Ｂyteｓ的随机存取数据存储器
(3)３2个外部双向输入/输出口，5个中断源
（4）２个16位可编程定时器/计数器
（5）片内振荡器和时钟电路与MCS-５１兼容
（6）全静态工作,0Ｈz-33MHz
（7）三级程序存储器保密锁定，可编程串行通道
（8）低功耗的闲置和掉电模式
DSP的特点
（1）多总线结构
（2）流水线操作
（3）专用的硬件乘法器
（4）特殊的ＤSP指令
（5）多机并行运行特性
（6）快速的指令周期
（7）低功耗
（8）高运算速度
第二章
1.请简述F2812 CPU 内部各寄存器的特点和功能。

（1）累加器
特点:分为独立的AH(高１6位）和A Ｌ(低1６位)
功能:进行单周期数据传送，加法减法和来自数据存储器的宽度为３2位的比较运算
（2）结果寄存器（P 、ＰH 、PL)
特点:P Ｈ(高1６位）和P Ｌ（低16位)
功能:主要用于存放乘法运算的结果
（3）数据页指针（DP)
特点：复位后地址为0x0０00，寻址6４K 页
功能:对数据存储空间进行分页,提高运算速度
（4）堆栈指针(SP)
特点:低16位，高１６位置0，复位后地址0００0 0400H
功能:对数据空间的低６4K 进行寻址
（5）程序指针(PC)
特点:复位地址3Ｆ FFC0H
功能：当流水线满时,22位PC 指向流水线中到达译码2阶段的指令
（6）中断寄存器（ＩＦＲ、IER 、D ＢGIER ）
特点：IE Ｒ和D ＢG ＩＥＲ可屏蔽
功能：用于控制中断
2.请分析ﻩF281２内部各模块的时钟与振荡器频率之间的关系。

Ｆ2８１2内部各模块的时钟由振荡器＋PLL=ＣLK ＩＮ送入CPU 产生SYSCLKO ＵT 提供,而内部的e ＣＡＮ、SCI -A/B 、S ＰI 、ＭcBSP 的时钟为LSPCL Ｋ(低速时钟)，EV -A/Ｄ、ADC 的时钟为HS ＰCLK(高速时钟）
PLL 有三种模式,因为有三种不同的系统时钟SYSCLKOUT,再设置相应寄存器,使得
⎩⎨⎧≠==0
)2*/(0HISPCP HISPCP SYSCLKOUT HISPCP SYSCLKOUT 高速时钟 ⎩
⎨⎧≠==0)2*/(0LOSPCP LOSPCP SYSCLKOUT LOSPCP SYSCLKOUT 低速时钟 3.在30.0０0MH ｚ的晶振频率下，如何设置相关寄存器使定时器定时1m ｓ。

令1.=PLLDIS XF ，在P ＬLC Ｒ寄存器中写入1０,z 150z 2
10*302*MH MH n XCLKIN SYSCLKOUT === Hz H f TINT 3310z 10
*11==-。