译码器和数据选择器
触发器 数据选择器和译码器实验报告3
触发器数据选择器和译码器实验报告3
实验三使用了触发器、数据选择器和译码器，即用关系表来定义触发节点，并设计分配数据不同选择器及译码器来进行数据传输处理。
触发机是非常重要的组成部分，它可以动态地触发数据传递--当触发器接收到触发信号时，就会向相关的数据选择器发出控制信号，以激活后续的数据处理流程。
数据选择器的作用是根据触发信号和关系表转换出下一个活动的触发层，决定存储器输出的字并决定译码器要处理的数据。
最后一部分是译码器，它根据数据选择器识别出的触发字，并将其转换为需要的操作命令和参数，例如设定计算机寄存器状态或者启动某种操作的中央处理器程序。
实验中又涉及到两个概念：触发字和控制信号，触发字是一例多样的，它作为指令数据的引导，决定下一步所要执行的数据处理过程；控制信号则是指在执行不同操作时下发的，让其他操作件，如二极管，电磁线圈，及对应存储设备，如某类存储器，执行相应功能，以支持其他处理过程，控制完成最终任务。
通过本次实验，我们收获了知识充实的体会。
我们深刻了解了触发器、数据选择器和译码器的功能及分工，以及它们在数据传输处理中的重要性，同时也了解了控制信号和触发字的概念和用途。
实验三组合逻辑电路应用——译码器、数据选择器
实验三组合逻辑电路应用——译码器、数据选择器
译码器和数据选择器是现代数字电子学中常用的两种组合逻辑电路。
它们可以将输入
的二进制信号转换为对应的输出信号，并且在数字电路中具有广泛的应用。
一、译码器
译码器是一种将输入的二进制信号转换成对应输出信号的数字电路。
译码器的作用是
将输入的地址码转换成溢出电路所能识别的控制信号，通常用来将不同的地址码映射到不
同的设备或功能上。
比如在存储器系统中，根据不同地址码，从RAM或者ROM中取出相应
的数据或指令。
除此之外，译码器还可以用于数据压缩、解码、解密等领域。
在一些数字电路中，译
码器还可以充当多路复用器、选择器等电路的功能。
译码器的分类按照其输入和输出的码制不同，可以分为译码器、BCD译码器、灰码译
码器等。
其中，最常见的是2-4译码器、3-8译码器、4-16译码器等。
二、数据选择器
数据选择器是一种多路选择器，根据控制信号选择输入端中的一个数据输出到输出端。
选择器的控制信号通常由一个二进制码输入到它的控制端，二进制码的大小由选择器的通
道数决定。
数据选择器广泛用于控制、多媒体处理、信号处理等方面。
数据选择器与译码器相比，最主要的区别在于其输出可以不仅限于数字信号。
数据选
择器可以处理模拟信号、复合信号等多种形式的信号，因为它可以作用于信号的幅度、相位、频率等方面。
数据选择器按照输入和输出的端口取数的不同，可以分为单路选择器和多路选择器。
常见的有2-1选择器、4-1选择器、8-1选择器、16-1选择器等。
实验二 译码器和数据选择器
实验二 译码器和数据选择器一、实验目的1．熟悉集成译码器和数据选择器。
2．了解集成译码器和数据选择器的应用。
二、实验仪器及材料1．器件74LS1383-8线译码器1片74ls20 四输入端双与非门 1片74LS1518选1数据选择器1片三、预习要求1．预习74138的功能，根据要求画出相应的电路图。
2．预习74151的功能，根据要求画出相应的电路图。
四、实验内容1．译码器74138功能测试及应用（1）74138是一个三位二进制译码器，，S 0−S 2为使能端，A 0−A 2为3个输入端， Y 0−Y 7为8个输出端。
将74LS138的S 0−S 2，A 0−A 2-接开关，Y 0−Y 7接灯。
按表2－1输入电平分别置位，填写输出状态表2－1。
图2－1 74138逻辑符号表2－1使能端 输入 输出G 1 G 2B ̅̅̅̅̅ G 2A ̅̅̅̅̅ C B A Y 0 Y 1 Y 2 Y 3 Y 4 Y 5 Y 6 Y 7 1 0 0 0 0 0 0 0 1 0 1 0 0 1 1 1 0 011（2）用74ls138译码器实现三变量表决器Y=AB+AC+BC。
画出电路图，并列出真值表。
在实验箱上接线并验证设计2．数据选择74151的功能测试及应用（1）74LS151是8选1的数据选择器，测试其功能并填写功能表2－2。
74LS151图2－2 74151逻辑符号五、实验报告1．完成74138和74151的功能表，验证组合逻辑电路的设计正确性。
2．总结译码器和数据选择的使用体会。
实验十六__译码器及数据选择器
实验十六__译码器及数据选择器
译码器是一种数字电子器件，它将输入的数字信号转换为一组相关的输出信号，通常用于从数字信号控制各种设备。
译码器通常用于数字系统中，例如计算机、通信设备和数字电路中。
译码器的主要功能是将二进制代码转换为具有特定功能的输出信号。
译码器的功能通常与编码器相反，编码器将输入的信息转换为二进制代码。
译码器的输入信号通常为二进制代码，输出信号为与输入信号相对应的控制信号或数据信号。
数据选择器是另一种与译码器紧密相关的数字电路。
它具有多个输入和一个输出，它根据控制信号从输入中选择一个输出。
数据选择器在数字电路中的应用非常广泛，例如在多路复用器和时序电路中，常常使用数据选择器。
在数字电路中，常常需要将输入信号转换为特定的控制信号或数据信号，以控制整个系统的运作。
这时，译码器及数据选择器就发挥了重要的作用。
例如，在计算机的微处理器中，译码器将指令代码转换为控制信号，用于控制CPU的内部工作。
数据选择器则用于选择CPU中的寄存器或缓存，用于操作数据通路。
另外，在通信设备中，译码器用于将数字信号转换为模拟信号，用于音频和视频的传输和接收。
数据选择器用于多路复用器和解码器中，用于选择传输路径和解码所需的数据。
译码器及数据选择器的实现方法有很多种，常见的有硬件实现和软件实现。
硬件实现是指使用数字逻辑门和触发器等硬件器件来实现译码器和数据选择器电路。
软件实现是指使用高级编程语言编写的程序来实现译码器和数据选择器的功能。
总之，译码器及数据选择器是数字电路中非常重要的电子器件，它们在数字电路、计算机、通信设备和各种数字系统中发挥着重要作用。
总结译码器和数据选择的使用体会
总结译码器和数据选择的使用体会
译码器和数据选择是数字电路设计中常用的元器件。
在我的学习和实践中，我对它们
的使用有了一些体会。
首先，对于译码器的使用，需要明确它的作用。
译码器可以将输入的数字信号转换为
对应的输出信号。
在实际的电路设计中，我们可以使用译码器来减少逻辑门的使用，从而
降低电路的成本和复杂度。
例如，在设计一个计数器时，我们可以使用译码器将二进制计
数器的输出转换为七段数码管的控制信号，这样可以实现数字的显示，同时电路的成本和
复杂度都会降低。
其次，数据选择器也是数字电路设计中常用的元器件。
它可以根据控制信号从多个输
入信号中选择一个输出信号。
数据选择器的使用可以帮助我们简化电路结构，减少逻辑门
的使用，提高电路的可读性和可维护性。
例如，在设计一个多路选择器时，我们可以使用
数据选择器来对控制信号进行译码，并从多个输入信号中选择一个输出信号。
需要注意的是，在使用译码器和数据选择器时，我们要仔细考虑控制信号的设计和输
入信号的排列方式。
如果控制信号设计不当，容易出现选错信号的情况。
而如果输入信号
排列不合理，可能会导致电路结构复杂，难以维护。
此外，在实际的电路设计中，我们还需要考虑译码器和数据选择器的延迟时间和功耗。
如果延迟时间过长，可能会导致电路运行速度变慢；而功耗过高，则会浪费电能，造成电
路故障和损害。
实验五 译码器和数据选择器的使用
实验五：译码器和数据选择器的使用1．实验目的1) 熟悉数据分配器和译码器的工作原理与逻辑功能。
2) 掌握数据分配器和译码器的使用2．理论准备1) 具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
按用途来分，译码器大体上有以下3类：（1）变量译码器；（2）码制变换译码器；（3）显示译码器。
2) 数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。
它在选择控制信号的作用下，能从多个输入数据中选择某一个数据作为输出。
常见的数据选择器有以下5种：（4）4位2通道选1数据选择器；（5）4通道选1数据选择器；（6）无“使能”端双4通道选1数据选择器；（7）具有“使能”端的互补输出地单8选1数据选择器。
3．实验内容1) 3线-8线译码器(74138)的功能测试2) 用3-8译码器设计一位全减器3) 用双4选1数据选择器(74153)设计一位全减器提示说明：①用译码器设计组合逻辑电路设计原理；②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；③双4选1数据选择器：在控制信号的作用下，从多通道数据输入端中选择某一通道的数据输出Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)].S。
4．设计过程1）用3-8译码器设计一位全减器。
（1）分析设计要求，列出真值表。
如表一。
表一3-8译码器设计一位全减器真值表（2）根据真值表，写出逻辑函数表达式。
Y0’=(C’B’A’)’ Y4’=(CB’A’)’Y1’=(C’B’A)’ Y5’=(CB’A)’Y2’=(C’BA’)’ Y6’=(CBA’)’Y3’=(C’BA)’Y7’=(CBA)’表二3-8译码器设计一位全减器逻辑抽象真值表（4）根据真值表得到逻辑表达式。
r=a’b’c+a’bc’+ab’c’+abcs=a’b’c+a’bc’+a’bc+abc（5）根据38线译码器的逻辑表达式和4式所得结果进行分析，最后确定实现电路。
数据选择器和译码器实验报告
竭诚为您提供优质文档/双击可除数据选择器和译码器实验报告篇一：实验二译码器与数据选择器的功能测试及应用(实验报告)实验2译码器与数据选择器的功能测试及应用一.实验目的与要求（5分）1.掌握中规模集成译码器与数据选择器的逻辑功能和使用方法；2.学习用集成译码器与数据选择器构成组合逻辑电路的方法。
三、实验原理与内容（20分）1.译码器（1）译码与译码器的概念译码是编码的反过程，是将给定的二进制代码翻译成编码时赋予的原意，实现译码功能的电路称为译码器。
（2）译码器分类译码器分为通用译码器（包括二进制、二─十进制译码器）与显示译码器（包括TTL共阴显示译码器、TTL共阳显示译码器等）两大类。
（3）利用译码器实现组合逻辑函数二进制、二─十进制译码器的输出端的逻辑式是以输入变量最小项(取反)的形式，故这种译码器也叫最小项译码器，利用最小项译码器可以实现简单的组合逻辑电路。
2.数据选择器（1)数据选择器概念与功能数据选择器可以实现从多路数据传输中选择任何一路信号输出，选择的控制由地址码决定。
数据选择器可以完成很多的逻辑功能，例如函数发生器、并串转换器、波形产生器等。
（2）用数据选择器实现组合逻辑函数选择器输出为标准与或式，含地址变量的全部最小项。
例如四选一数据选择器输出如下：Y=A1A0D3+A1A0D2+A1A0D1+A1A0D0而任何组合逻辑函数都可以表示成为以上的表示形式，故可用数据选择器实现。
四．实验步骤与记录（30分）1.译码器74Ls139功能测试测试译码器74Ls139中任意一组2-4线译码器的功能，其中译码器的输入端s、A1、A0接拨码开关输出口，输出Y0~Y3接发光管。
改变拨码开关开关的状态，观察输出，写出Y0~Y3的输出。
实验电路图如下：（请同学们完善，要求用铅笔做图)2.用译码器实现逻辑函数F=Abc+Abc。
用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
实验电路图如下：（请同学们完善，要求用铅笔做图)3.用8选1数据选择器74Ls151实现函数F=Abc+Abc+Abc+Abc，用拨码开关开关输入信号A、b、c，发光二极管观察输出F。
译码器和数据选择器实验总结
译码器和数据选择器实验总结译码器和数据选择器实验总结本实验主要内容为熟悉译码器和数据选择器的原理和操作，大致内容如下：一、简介译码器是一种将二进制输入信号转换成更加易读的输出信号的电路，其中包括多路译码器、十位译码器、编码器等。
数据选择器通常出现在计算机系统中，该器件的作用是将多种输入信号转换成一种指定的输出信号。
二、原理1.译码器原理译码器是一种将二进制、十六进制等格式的数字信号转换成常见的按键输入信号信号的电路，它由一组控制端、一组输出端以及一个多位的数据输入端所组成。
当某一组特定的输入条件出现时，译码器会将这组特定输入条件转换成一组不同的输出信号，而其他的输入条件则不会产生任何的输出信号。
2.数据选择器原理数据选择器是一种将输入信号的取值从多种多样的可能范围内取出其中的一种，然后将输出信号的取值传送到输出端的一种电路，它具有输入、输出和控制三端。
在数据选择器的运行过程中，当控制端取得特定的值时，数据选择器会从多个输入端中提取出对应的输入值输出到输出端，而当控制端取得不同的值时，数据选择器会从多个输入端中提取出不同的输入值输出到输出端。
三、实验1.译码器实验本实验采用74LS138作为译码器，实验目的是通过对其输入端和输出端的测试，得出译码器的功能特性和工作原理。
经过实验，发现，译码器将输入信号x、y、z的二进制信号转换成由8个输出信号(A、B、C、D、E、F、G、H)组成的更加易读的信号，当某一组特定的输入信号出现时，该特定的输入条件转换成一组不同的输出信号，而其他的输入条件则不会产生任何的输出信号。
2.数据选择器实验本实验采用CD4567作为数据选择器，实验目的是通过使用数据选择器，观察输入信号和输出信号，实现指定的信号的转换。
经过实验，发现，当控制端取得特定的值时，数据选择器会从多个输入端中提取出对应的输入值输出到输出端，而当控制端取得不同的值时，数据选择器会从多个输入端中提取出不同的输入值输出到输出端，这样的控制能够实现输入信号和输出信号之间的转换。
实验3-译码器和数据选择器
a f e d g b c
…… …… …… ……
数字显示译码器的接线
发光二极管可以单独封装， 发光二极管可以单独封装，也可以组合 封装为LED数码管。 LED数码管 封装为LED数码管。
25 50 100 200 0 K K K K
0 0
0 0 1 0 1 0 0 1 1
注意事项
①
；
思考题
① ②
选用74139和7400等芯片连接成全加器； 和 等芯片连接成全加器； 选用 等芯片连接成全加器 选用74153和7400等芯片连接成全加器； 等芯片连接成全加器； 选用 和 等芯片连接成全加器
实验操作
3、数据选择器的测试及应用
将双四选一数据选择器74153 74153中的一路输人和输出分 （ 1 ） 将双四选一数据选择器 74153 中的一路输人和输出分 别接电平开关和电平显示发光二极管， 别接电平开关和电平显示发光二极管 ， 按表输人电平分别 置位，填输出状态表： 置位，填输出状态表：
实验原理
g f ab
a
f
e
g
b
c
d 发光二极管按驱动方式又分为共阳极和 共阴极接法。 共阴极接法。 ed c 共阳极接法 共阴极接法 输 输 V a b c d e f g 入 入 +5 高 低 有 有 效 效 a b c d e f
g
数据选择器
实验原理
在数字系统传输过程中，有时要从一组输入数据中， 在数字系统传输过程中，有时要从一组输入数据中，选择出 某一个数据，完成这种功能的逻辑电路称作数据选择器（ 某一个数据，完成这种功能的逻辑电路称作数据选择器（或 称为多路选择开关）。数据选择器是一个多输入， ）。数据选择器是一个多输入 称为多路选择开关）。数据选择器是一个多输入，单输出的 组合逻辑电路。 组合逻辑电路。
实验3编码器译码器和数据选择器应用
CA
5 4 3
~EL ~BI ~LT
BCD/7SEG
7 DA
OA 13
1 DB
OB 12
2 DC
OC 11
6 DD
OD 10
OE 9
OF 15
OG 14
4511BD_5V
AB CDEFG
输
入
EL BI LT D C B A
输出
×× 0 ×××× × 0 1 ×××× 0110000 0110001 0110011 0110101 0110111 0111001 1 1 1 ×××× 0111010 0111111
8 消隐
0 1 3 5 7 9 9 消隐 消隐
3.4 74LS153逻辑功能测试
电平 01 1C0 1C1 1C2 1C3 2C1 2C0 2C3 2C2
输入 BA 00 01 10 11
输出 Y1 Y2
3.5 一位二进制全加器电路设计
要求：使用74LS138和74LS20集成芯片
Si Ai BiCi1 • Ai Bi Ci1 • Ai Bi Ci1 • Ai BiCi1 Y1 •Y2 •Y4 •Y7
2、实验设备及器件
数字万用表 数字电路实验箱 集成电路 74LS138 74LS148 74LS153 74LS20 CD4511
3线-8线译码器 优先编码器 双4选1数据选择器 4输入2与非门 4线－七段译码器/驱动器
3、实验内容
3.1
74LS148逻辑功能测试
输入
输出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
~1G ~2G
1Y 7 2Y 9
7400N
译码器和数据选择器
实验四 译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n 个输入变量，则有2n 个不同的组合状态，就有2n 个输出端供其使用。
而每一个输出所代表的函数对应于n 个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚罗列。
其中 A 2 、A 1 、A 0为地址输入端，0Y ～7Y 为译码输出端，S 1、2S 、3S 为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚罗列表4－1为74LS138功能表当S 1＝1，2S ＋3S ＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S 1＝0，2S ＋3S ＝X 时，或者 S 1＝X，2S ＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1输 入输 出S 1 2S +3S A 2A 1 A 0 0Y1Y2Y3Y 4Y5Y6Y 7Y1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 0 0 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 1 1 1 1 1 0 1 0 0 1 1 1 1 0 1 1 1 1 0 1 0 1 1 1 1 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 1 1 0 1 1 1 1 1 1 1 1 1 1 0 0 × × × × 1 1 1 1 1 1 1 1 × 1×××11111111二进制译码器实际上也是负脉冲输出的脉冲分配器。
《数字逻辑设计》第7章 数据选择器及译码器
P1
P2
P9
P3
P8
Gnd P4
P7 P6
P5
扩展
W=(P8•P9)’ Y=(P2•P3•P6•P7)’
X=(P4•P5•P6•P7)’ Z=(P1•P3•P5•P7•P9)’
X
Y
Z
&
&
&
&
1. 二进制编码器——例：4线-2线编码器
Example
4:2编码器
计算机配有四个外部设备：声卡(A0),硬盘驱动器 (A1),鼠标(A2),网卡(A3)，B0、B1为编码输出。
g
CD
AB 00 01 11 10 00 1 1 0 0 01 0 0 1 0 11 × × × × 10 0 0 × ×
g=A+CD+BC+BC
编码器（Encoders）
编码器——
♦ 特点：多输入、多输出的组合逻辑电路 ♦ 功能：将二进制码按照一定规律编排，使其具有特定含义
（如：8421BCD码用1000 代表数字8），与译码器互逆。
0 1 0 0 0 1 1 001 1 4
0 1 0 1 1 0 1 101 1 5
0 1 1 0 1 0 1 111 1 6
0 1 1 1 1 1 1 000 0 7
1 0 0 0 1 1 1 111 1 8
1 0 0 1 1 1 1 101 1 9
七段数码管
f g COM a b
a
f
b
g
e
c
d
e d COM c
A1
A0
典型应用——实现常规逻辑函数
A
D0
D1
D2
实验五 译码器和数据选择器的使用
实验五：译码器和数据选择器的使用1．实验目的1) 熟悉数据分配器和译码器的工作原理与逻辑功能。
2) 掌握数据分配器和译码器的使用2．理论准备1) 具有译码功能的逻辑电路称为译码器。
译码即编码的逆过程，将具有特定意义的二进制码进行辨别，并转换成控制信号。
按用途来分，译码器大体上有以下3类：（1）变量译码器；（2）码制变换译码器；（3）显示译码器。
2) 数据选择器又称多路开关，它是以“与或非”门或以“与或”门为主体的组合电路。
它在选择控制信号的作用下，能从多个输入数据中选择某一个数据作为输出。
常见的数据选择器有以下5种：（4）4位2通道选1数据选择器；（5）4通道选1数据选择器；（6）无“使能”端双4通道选1数据选择器；（7）具有“使能”端的互补输出地单8选1数据选择器。
3．实验内容1) 3线-8线译码器(74138)的功能测试2) 用3-8译码器设计一位全减器3) 用双4选1数据选择器(74153)设计一位全减器提示说明：①用译码器设计组合逻辑电路设计原理；②利用译码器产生输入变量的所有最小项，再利用输出端附加门实现最小项之和；③双4选1数据选择器：在控制信号的作用下，从多通道数据输入端中选择某一通道的数据输出Y=[D0(A1’A0’)+D1(A1’A0)+D2(A1A0’)+D3(A1A0)].S。
4．设计过程1）用3-8译码器设计一位全减器。
（1）分析设计要求，列出真值表。
如表一。
输入输出G1 G2A+G2B C B A Y0YY1 Y2 Y3 Y4 Y5 Y60 x x x x 1 1 1 1 1 1 1 1 x 1 x x x 1 1 1 1 1 1 1 1 1 0 0 0 0 0 1 1 1 1 1 1 11 0 0 0 1 1 0 1 1 1 1 1 11 0 0 1 0 1 1 0 1 1 1 1 11 0 0 1 1 1 1 1 0 1 1 1 11 0 1 0 0 1 1 1 1 0 1 1 11 0 1 0 1 1 1 1 1 1 0 1 11 0 1 1 0 1 1 1 1 1 1 0 11 0 1 1 1 1 1 1 1 1 1 1 0表一3-8译码器设计一位全减器真值表（2）根据真值表，写出逻辑函数表达式。
《数字电路》译码器和数据选择器实验
《数字电路》译码器和数据选择器实验一、实验目的1、熟悉集成译码器。
2、了解集成译码器应用。
二、实验原理译码器是将给定代码译成相应状态的电路。
双2-4线集成变量译码器74LS139如图10-1所示。
每个2-4线译码器有两个输入端（A、B）和四个输出端（Y、Y 1、Y2、Y3）。
两个输入端可以输入四种数码，即00、01、10、11，对应的四种输出状态是0111、1011、1101、1110。
G为使能端，当G=0时，译码器能正常工作，当G=1时，不能工作，输出端全部为高电平（即“1”）。
数据选择器有多个输入，一个输出。
其功能类似单刀多掷开关，故又称多路开关（MUX）。
在控制端的作用下可从多路并行数据中选择一路送输出端。
双4选1数据选择器74LS153如图10-2所示。
以其中的一个数据选择器为例，C 0、C1、C2、C3为输入端，可同时输入四种不同的数据（信号），Y为被选中的数据的输出端，G为使能端（低电平时工作），A、B为选择控制端。
设四个输入端的输入信号分别为C0、C1、C2、C3则其功能如表10-1所示。
表10-1 74LS153功能表三、实验仪器及材料1、双踪示波器2、器件74LS139 双2—4线译码器 1片74LS153 双4选1数据器 1片74LS00 二输入端四与非门 1片四、实验预习要求1、复习有关译码器和数据选择器的原理。
2、根据实验任务，画出所需的实验线路及记录表格。
五、实验内容及步骤1、译码器功能测试将74LS139译码器按图10-1，接线，按表10-2输入电平分别置位，填写输出状态表图10-1 74LS139译码器表10-22、译码器转换将双2—4线译码器转换为3—8线译码器。
（1）画出转换电路图。
（2）在实验仪上接线并验证设计是否正确。
（3）设计并填写该3—8线译码器功能表，画出输入、输出波形。
3、数据选择器的测试及应用将双4选1数据选择器74LS153参照图10-2接线，测试其功能并填写功能表。
译码器和数据选择器实验报告
译码器和数据选择器实验报告实验目的：1.了解译码器和数据选择器的原理和功能2.掌握译码器和数据选择器的使用方法3.探究译码器和数据选择器在数字电路中的应用实验仪器和材料：1.实验板2.译码器芯片（74LS138）3.数据选择器芯片（74LS151）4.电源线5.逻辑开关6.连接线实验原理：译码器是数字电路中的一种组合逻辑电路，用于将输入的代码转换为对应的输出信号。
它根据输入代码的不同，从多个输出端口中选择一个端口输出高电平信号。
数据选择器是一种多路选择器，根据输入的数据选择信号选择其中一个输入端口的数据进行输出。
数据选择器的功能是根据数据选择信号选择其中一个输入端口的数据，输出到输出端口。
实验步骤：1.将译码器芯片（74LS138）插入到实验板的芯片插座上。
2.连接三个逻辑开关到译码器芯片的输入端（A0、A1和A2）上，分别作为输入代码。
3.设计一个逻辑电路，将译码器芯片的八个输出端口（Y0至Y7）连接到八个发光二极管上，并通过跳线帽连接到正电源。
4.打开实验板的电源开关。
5.依次操作逻辑开关，观察发光二极管的亮灭情况，并记录每个二极管对应的输入代码。
6.将数据选择器芯片（74LS151）插入到实验板的芯片插座上。
7.连接三个逻辑开关到数据选择器芯片的输入端（S0、S1和S2）上，作为数据选择信号。
8.连接四个逻辑开关到数据选择器芯片的输入端（A0、A1、A2和A3）上，作为输入数据。
9.设计一个逻辑电路，将数据选择器芯片的四个输出端口（Y0至Y3）连接到四个发光二极管上，并通过跳线帽连接到正电源。
10.重复步骤5，观察发光二极管的亮灭情况，并记录每个二极管对应的数据选择信号和输入数据。
实验结果：译码器的输出结果与输入代码一一对应，示例如下：-输入代码000，输出Y0高电平，其余输出端口为低电平。
-输入代码001，输出Y1高电平，其余输出端口为低电平。
-...-输入代码111，输出Y7高电平，其余输出端口为低电平。
数据选择器和译码器实验总结
数据选择器和译码器实验总结
数据选择器和译码器实验是一项重要实验，它主要涉及到数字电路的设计与实现。
在这个实验中，我们了解了数据选择器和译码器的基本概念，学会了通过这两个器件来操作二进制数据。
本次实验中，我们学习了如何使用逻辑门来实现数据选择器和译码器。
在数据选择器的设计中，根据需要选取输入的某一路数据输出，这可以通过设计一个实现了特定布尔表达式的电路来实现；而在译码器的设计中，通过输入二进制编码数据，实现输出特定的控制信号。
在实验过程中，我们还学习了如何使用集成电路进行设计与实现，并且了解了它们的功能和使用方法。
同时，在实验操作中，我们根据实验手册中的步骤来进行操作，因此需要具备良好的耐心和细心，防止因操作不当而导致实验失败。
通过实验，我们不仅提高了对数字电路的理论知识的理解，也加深了对数字电路的实际应用的理解，提高了我们的动手实践能力和解决问题的能力。
此外，我们还应该注意数据选择器和译码器的灵活性，以便在具体设计中根据需求进行适当的修改，以达到更好的效果。
总之，本次实验是一个非常实用的实验，它对于我们深入了解数字电路的原理和应用，提高我们的综合素质有着重要的作用。
数电实验实验报告四译码器和数据选择器
实 验 报 告一、实验目的1、熟悉集成译码器、数据选择器逻辑功能和应用。
2、了解中规模数字集成电路的性能和使用方法。
二、实验基本原理组合逻辑电路的逻辑功能 三、实验设备及器件74LS139、74LS153、电阻若干、LED 灯若干 四、操作方法和实验步骤1、74LS139（双2-4线译码器）功能测试图4-1 74LS139引脚图图4-1中，G 端为使能端，低电平有效；A0A1地址选择端；Y0~Y3是输出端（低电平有效）将G 、A1、A0端接逻辑电平开关，改变电平输入，观察74LS139译码输出的状态并填入表4-1中。
使能端 地址选择端 输出端 G ’ A1 A0 Y0 Y1 Y2 Y3 0 0 0 0 1 1 1 0 0 1 1 1 0 1 0 1 0 1 0 1 1 0 1 1 1 1 1 0 1**1111实验课程名称 数字电子技术实验 实验项目名称 译码器和数据选择器专业、班级 电子信息类四班实验日期 2020-06-01姓名、学号 同 组 人 教师签名成 绩实验报告包含以下7项内容：一、实验目的 二、实验基本原理三、主要仪器及设备 四、操作方法和实验步骤五、实验原始数据记录 六、数据处理过程及结果、结论 七、问题和讨论A 2Y04B 3Y15Y26E 1Y37U2:A74LS139（注：G' 表示低电平有效，Y0' 表示输出低电平有效）A2Y04B3Y15Y26E1Y37U2:A74LS13911AB1ED1LED-GREEND2LED-GREEND3LED-GREEND4LED-GREENR2220R3220R4220R5220Y 输出低电平有效，Y端为低电平时，LED灯亮图4-1 74LS139译码器功能测试图（注：电阻的元件名称：res ，通过修改res属性来修改电阻值）2、译码器转换。
将74LS139（双2-4线译码器）转换为3-8线译码器（1）画出转换电路图。
实验三译码器、数据选择器及其应用
实验三译码器、数据选择器及其应⽤实验三译码器、数据选择器及其应⽤⼀、实验⽬的1．熟练掌握集成译码器、数据选择器的⼯作原理、逻辑功能及扩展应⽤。
2．⼀般了解利⽤译码器、数据选择器可以实现某些逻辑函数和其它⽤途。
⼆、实验⽤元器件1.双2－4译码器74LS139×12.3线-8线译码器74LS138×13.双4选1数据选择器74LS153×14.8选1数据选择器74LS151×15.2输⼊四与⾮门74LS00×16.4输⼊⼆与⾮门74LS20×1三、实验内容1、测试74LS139的逻辑功能图1 74LS139集成电路引脚图如图1所⽰，74LS139内有两个2- 4译码器，表1是译码器的真值表。
E为使能端，低电平有效，它既可控制电路的⼯作状态，也可⽤于实现扩展功能。
E=0时，2-4译码器⼯作；E=1时，输出信号全部为⾼电平，输出状态与输⼊编码⽆关。
B、A是选择信号，可视为译码器的地址码，B为⾼位，A为低位，两位地址码有四种组合状态，每种组合状态对应⼀路输出Y0~Y3。
表1 2-4译码器真值表（注：×为任意态）实验步骤： 1）接线按图1的引脚接线,测试单个2- 4译码器的功能（只接74LS139芯⽚中的⼀个译码器），1B 、1A 、1E 输⼊端接逻辑电平信号，1Y 0、1Y 1 、1Y 2 、1Y 3输出端接指⽰灯。
２）测试当E=1时，看四个输出信号的逻辑电平是否全“1”。
当E=0时，2- 4译码器进⼊正常⼯作状态，给1B 、1A 选择信号端加不同组合逻辑电平，观察输出端1Y 0、1Y 1 、1Y 2 、1Y 3所接指⽰灯的变化，红灯亮表⽰“1”电平，绿灯亮表⽰“0”电平，看是否符合真值表2所⽰其功能。
表2 2- 4译码器逻辑功能表3）利⽤74LS139译码器实现“同或”门电路图2 ⽤74LS139译码器实现“同或”逻辑门电路接线图表3 ⽤74LS139译码器实现“同或”逻辑门电路真值表将实验结果填⼊表中，验证其逻辑关系。
multisim优先编码器,译码器,数据选择器实验报告心得
multisim优先编码器,译码器,数据选择器实验报告心得优先编码器，译码器和数据选择器是集成电路的三个基本单元。
这些都与其相关的逻辑门有着紧密的联系。
一旦有了错误发生就会使整个程序失败，我们来看看这几种单元的工作原理吧！所谓的优先编码器，就是用一定方式对输入信号进行编码。
因为它是比较常见的开关电路，而且容易实现。
如果接通电源，电压将流经线圈 l1、 l2、 l3、线性地改变电阻 r1 和 r2 上的电压。
当线圈 l2 接通时， v 加至 r2， r1 上电压下降；当线圈 l3接通时，v 加至 r1， r2 上电压升高；反之亦然。
同样道理，当接通电源后，反向的输出信号也将被改变，只要能找到一个可以控制电压的开关。
当接触开关 k 时，即打开电源，此时电压 v2 加于 r3，随着 R3的增大， V 减小。
再断开开关 K 时， v 又恢复到初始值。
根据以上分析得知，在某一给定瞬间，若令 v=0，则电压 v2 为零，但不论输入信号怎么变化，均不影响电路的稳态工作。
所以称这类电路为“优先”编码器。
数据选择器是在微处理器运算过程中，按照一定的条件选取数据并把它送往指定部位的一种控制电路。
在许多场合需要把计算机的某一特定部分或全部数据选择出来，传送给其他部分或装置。
这就是数据选择器的功能。
通常数据选择器有许多引脚，每一个引脚的功能是固定的。
有些数据选择器还带有计数器、译码器等附加功能。
数据选择器按结构形式可分为直接选择型和间接选择型两类。
前者由选择开关直接选择信息；后者由选择开关选择一组或几组二进制代码。
间接选择型又可分为只读存储器和可读写存储器。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验四译码器及其应用一、实验目的1.掌握中规模集成译码器的逻辑功能和使用方法2.熟悉数码管的使用二、实验原理译码器是一个多输入、多输出的组合逻辑电路。
它的作用是把给定的代码进行“翻译”，变成相应的状态，使输出通道中相应的一路有信号输出。
译码器可分为通用译码器和显示译码器两类。
前者又分为变量译码器和代码变换译码器。
1.变量译码器（又称二进制译码器），用以表示输入变量的状态，如2线－4线、3线－8线和4线－16线译码器。
若有n个输入变量，则有2n个不同的组合状态，就有2n个输出端供其使用。
而每一个输出所代表的函数对应于n个输入变量的最小项。
以3线－8线译码器74LS138为例进行分析，图4－1(a)、(b)分别为其逻辑图及引脚排列。
其中 A2、A1、A0为地址输入端，0Y～7Y为译码输出端，S1、2S、3S为使能端。
(a) (b)图4－1 3－8线译码器74LS138逻辑图及引脚排列表4－1为74LS138功能表当S1＝1，2S＋3S＝0时，器件使能，地址码所指定的输出端有信号（为0）输出，其它所有输出端均无信号（全为1）输出。
当S1＝0，2S＋3S＝X时，或 S1＝X，2S＋3S＝1时，译码器被禁止，所有输出同时为1。
表4－1二进制译码器实际上也是负脉冲输出的脉冲分配器。
若利用使能端中的一个输入端输入数据信息，器件就成为一个数据分配器(又称多路分配器)，如图4－2所示。
若在S 1输入端输入数据信息，2S ＝3S ＝0，地址码所对应的输出是S 1数据信息的反码；若从2S 端输入数据信息，令S1＝1、3S ＝0，地址码所对应的输出就是2S 端数据信息的原码。
若数据信息是时钟脉冲，则数据分配器便成为时钟脉冲分配器。
根据输入地址的不同组合译出唯一地址，故可用作地址译码器。
接成多路分配器，可将一个信号源的数据信息传输到不同的地点。
二进制译码器还能方便地实现逻辑函数，如图4－3所示，实现的逻辑函数是 Z ＝C B A C B A C B A ++＋ABC图4－2 作数据分配器 图4－3 实现逻辑函数利用使能端能方便地将两个 3/8译码器组合成一个4/16译码器，如图4－4所示。
图4－4 用两片74LS138组合成4/16译码器2.数码显示译码器a.七段发光二极管(LED)数码管LED数码管是目前最常用的数字显示器，图4－5(a)、(b)为共阴管和共阳管的电路，(c)为两种不同出线形式的引出脚功能图。
一个LED数码管可用来显示一位0～9十进制数和一个小数点。
小型数码管（0.5寸和0.36寸）每段发光二极管的正向压降，随显示光（通常为红、绿、黄、橙色）的颜色不同略有差别，通常约为2～2.5V，每个发光二极管的点亮电流在5～10mA。
LED数码管要显示BCD码所表示的十进制数字就需要有一个专门的译码器，该译码器不但要完成译码功能，还要有相当的驱动能力。
(a) 共阴连接（“1”电平驱动） (b) 共阳连接（“0”电平驱动）(c) 符号及引脚功能图 4－5 LED数码管b.BCD码七段译码驱动器此类译码器型号有74LS47（共阳），74LS48（共阴），CC4511（共阴）等，本实验系采用CC4511 BCD码锁存／七段译码／驱动器。
驱动共阴极LED数码管。
图4－6为CC4511引脚排列图4－6 CC4511引脚排列其中A、B、C、D—BCD码输入端a、b、c、d、e、f、g—译码输出端，输出“1”有效，用来驱动共阴极LED数码管。
LT—测试输入端，LT＝“0”时，译码输出全为“1”BI—消隐输入端，BI＝“0”时，译码输出全为“0”LE —锁定端，LE＝“1”时译码器处于锁定（保持）状态，译码输出保持在LE＝0时的数值，LE＝0为正常译码。
表4－2为CC4511功能表。
CC4511内接有上拉电阻，故只需在输出端与数码管笔段之间串入限流电阻即可工作。
译码器还有拒伪码功能，当输入码超过1001时，输出全为“0”，数码管熄灭。
表4－2在本数字电路实验装置上已完成了译码器CC4511和数码管BS202之间的连接。
实验时，只要接通+5V电源和将十进制数的BCD码接至译码器的相应输入端A、B、C、D即可显示0～9的数字。
四位数码管可接受四组BCD码输入。
CC4511与LED数码管的连接如图4－7所示。
图4－7 CC4511驱动一位LED数码管三、实验设备与器件1.＋5V直流电源2.双踪示波器3.连续脉冲源4.逻辑电平开关5.逻辑电平显示器6.拨码开关组7、译码显示器8.74LS138×2 CC4511四、实验内容1.数据拨码开关的使用。
将实验装置上的四组拨码开关的输出A i、B i、C i、D i分别接至4组显示译码／驱动器CC4511的对应输入口，LE、BI、LT接至三个逻辑开关的输出插口，接上+5V显示器的电源，然后按功能表6－2输入的要求揿动四个数码的增减键（“＋”与“－”键）和操作与LE、BI、LT对应的三个逻辑开关，观测拨码盘上的四位数与LED数码管显示的对应数字是否一致，及译码显示是否正常。
2.74LS138译码器逻辑功能测试将译码器使能端S1、2S、3S及地址端A2、A1、A0分别接至逻辑电平开关输出口，八个Y⋅⋅⋅依次连接在逻辑电平显示器的八个输入口上，拨动逻辑电平开关，按表4－输出端07Y1逐项测试74LS138的逻辑功能。
3. 3/8线译码器组合成一个4线—16线译码器，并进行实验。
五、实验预习要求1.复习有关译码器和分配器的原理。
2.根据实验任务，画出所需的实验线路及记录表格。
六、实验报告1.画出实验线路，把观察到的波形画在坐标纸上，并标上对应的地址码。
2.对实验结果进行分析、讨论。
实验五数据选择器及其应用一、实验目的1.掌握中规模集成数据选择器的逻辑功能及使用方法2.学习用数据选择器构成组合逻辑电路的方法二、实验原理数据选择器又叫“多路开关”。
数据选择器在地址码（或叫选择控制）电位的控制下，从几个数据输入中选择一个并将其送到一个公共的输出端。
数据选择器的功能类似一个多掷开关，如图5－1所示，图中有四路数据D0～D3，通过选择控制信号 A1、A0（地址码）从四路数据中选中某一路数据送至输出端Q。
数据选择器为目前逻辑设计中应用十分广泛的逻辑部件，它有2选1、4选1、8选1、16选1等类别。
数据选择器的电路结构一般由与或门阵列组成，也有用传输门开关和门电路混合而成的。
1.八选一数据选择器74LS15174LS151为互补输出的8选1数据选择器，引脚排列如图5－2，功能如表5－1。
选择控制端（地址端）为A2～A0，按二进制译码，从8个输入数据D0～D7中，选择一个需要的数据送到输出端Q，S为使能端，低电平有效。
图5－1 4选1数据选择器示意图图 5－ 2 74LS151引脚排列表5－11）使能端S＝1时，不论A2～A0状态如何，均无输出（Q＝0，Q＝1），多路开关被禁止。
2） 使能端S ＝0时，多路开关正常工作，根据地址码A 2、A 1、A 0的状态选择D 0～D 7中某一个通道的数据输送到输出端Q 。
如：A 2A 1A 0＝000，则选择D 0数据到输出端，即Q ＝D 0。
如：A 2A 1A 0＝001，则选择D 1数据到输出端,即Q ＝D 1，其余类推。
2.双四选一数据选择器 74LS153所谓双4选1数据选择器就是在一块集成芯片上有两个4选1数据选择器。
引脚排列如图5－3，功能如表5－2。
表5－2图5－3 74LS153引脚功能S 1、S 2为两个独立的使能端；A 1、A 0为公用的地址输入端；1D 0～1D 3和2D 0～2D 3分别为两个4选1数据选择器的数据输入端；Q 1、Q 2为两个输出端。
1）当使能端S 1（S 2）＝1时，多路开关被禁止，无输出，Q ＝0。
2）当使能端S 1（S 2）＝0时，多路开关正常工作，根据地址码A 1、A 0的状态，将相应的数据D 0～D 3送到输出端Q 。
如：A 1A 0＝00 则选择D O 数据到输出端，即Q ＝D 0。
A 1A 0＝01 则选择D 1数据到输出端，即Q ＝D 1，其余类推。
数据选择器的用途很多，例如多通道传输，数码比较，并行码变串行码，以及实现逻辑函数等。
3.数据选择器的应用—实现逻辑函数例1：用8选1数据选择器74LS151实现函数采用8选1数据选择器74LS151可实现任意三输入变量的组合逻辑函数。
作出函数F 的功能表，如表5－3所示，将函数F 功能表与8选1数据选择器的功能表相比较，可知（1）将输入变量C 、B 、A 作为8选1数据选择器的地址码A 2、A 1、A 0。
（2）使8选1数据选择器的各数据输入D 0～D 7分别与函数F 的输出值一一相对应。
CB C A B A F ++=表5－3即：A 2A 1A 0＝CBA ， D 0＝D 7＝0D 1＝D 2＝D 3＝D 4＝D 5＝D 6＝1则8选1数据选择器的输出Q 便实现了函数 C B C A B A F ++=接线图如图5－4所示。
图5－4 用8选1数据选择器实现C B C A B A F ++=显然，采用具有n 个地址端的数据选择实现n 变量的逻辑函数时, 应将函数的输入变量加到数据选择器的地址端(A),选择器的数据输入端（D ）按次序以函数F 输出值来赋值。
例2：用8选1数据选择器74LS151实现函数 B A B A F += （1）列出函数F 的功能表如表5-4所示。
（2）将A 、B 加到地址端A1、A 0，而A 2接地，由表5－4可见，将D 1、D 2接“1”及D 0、D 3接地，其余数据输入端D 4～D 7都接地,则8选1数据选择器的输出Q ，便实现了函数A B B A F +=接线图如图5－5所示。
表5－4图5－5 8选1数据选择器实现B A B A F += 的接线图显然，当函数输入变量数小于数据选择器的地址端（A ）时，应将不用的地址端及不用的数据输入端（D ）都接地。
例3：用4选1数据选择器74LS153实现函数ABC C AB C B A BC A F +++=函数F 的功能如表5－5所示 表5－6函数F 有三个输入变量A 、B 、C ，而数据选择器有两个地址端A 1、A 0少于函数输入变量个数，在设计时可任选A 接A 1，B 接A 0。
将函数功能表改画成5－6形式，可见当将输入变量A 、B 、C 中B 接选择器的地址端A 1、A 0，由表5－6不难看出：D 0＝0， D 1＝D 2＝C ， D 3＝1则4选1数据选择器的输出，便实现了函数ABC C AB C B A BC A F +++=接线图如图5－6所示。
图5－6 用4选1数据选择器实现ABCF+A+=+BCCAABBC当函数输入变量大于数据选择器地址端（A）时，可能随着选用函数输入变量作地址的方案不同，而使其设计结果不同，需对几种方案比较，以获得最佳方案。