2.4 GHz射频低噪声放大器分析与设计
2.4GHz射频功率放大器的设计
毕业论文（设计）论文（设计）题目：2.4GHz射频功率放大器的设计目录中文摘要 (1)Abstract (2)第一章绪论 (3)第二章理论基础 (5)2.1 二端口网络 (5)2.2 技术指标 (6)2.2.1 输出功率 (7)2.2.2 功率增益 (8)2.3 匹配网络 (9)2.3.1共轭匹配 (11)2.3.2负载牵引 (11)2.4 传输线理论简介 (12)2.5 ADS软件简介 (12)第三章电路设计 (14)3.1器件选型和功率分配 (14)3.1.1器件选型 (14)3.1.2 功率和增益分配 (14)3.2 单级放大器设计 (15)3.2.1功率级（Power stage）设计 (15)3.2.2驱动级（Driver stage）设计 (23)3.2.3 两级功率放大器系统设计 (26)第四章总结与展望 (29)谢辞 (30)参考文献 (31)附录翻译 (33)中文摘要近年来，RFID技术的应用在全球掀起一场热潮。
2.4G技术标准由于它的广泛应用，更是成为技术和市场领域的宠儿。
RFID最重要的部分是发射机，而射频功率放大器作为发射机的核心部件，它的性能是制约整个RFID系统性能和技术水平的关键因素。
本文介绍了基于ADS用于RFID系统的2.4GHz射频功率放大器的硬件电路设计方法。
整个系统以MOSFET器件为核心功放晶体管，在2.4GHz、工作电压为3.3V 条件下，采用两级功放级联方式，前端驱动级工作于小信号状态，为后端提供高功率增益，后端功率级工作于大信号，提供高功率输出。
级联之后的效果是实现了27dB功率增益和高达近27dBm功率输出。
该系统主要应用于超高频射频识别读写器系统。
本文深入探讨了整体硬件电路的设计方案，详细阐述了电路设计的原理和方法，最后给出了具体的实现过程。
关键词：GaAs FET；RFID；ADS；2.4G无线系统；射频功率放大器AbstractIn recent years, RFID technology has led to a boom in the world. 2.4G technology standard has become a cosset of the technology and market field, just because of its wide range of applications. Transmitter is the most important part of the RFID system. As the core component of a transmitter, the performance of RFPA becomes to the key factor restricting capability and technical level of the whole RFID systemThis paper introduces a method of 2.4GHz RFPA hardware circuit designing used in RFID system based on ADS. The entire system using MOSFET component as the core power transistor contains two-stage cascade amplifiers working in 3.3V supply voltage, 2.4GHz. The driver-level works in small-signal state, providing high power gain for the back-end; power-level works in large-signal state, providing high output-power for the load. The effect after cascade is to achieve a 27dB power gain and a 27dBm output-power.We discuss the blue print of the overall hardware circuit design in this paper, expatiate the principles and methods of circuit design in detail, and finally give a concrete realization of the process.Key words: GaAs FET; RFID; ADS; 2.4G wireless system; RF Power Amplifier第一章绪论随着人类社会进入信息时代，无线通信技术有了飞速的发展，尤其是射频微波通信技术的产生和发展无疑对无线通信技术的发展起到了决定的作用。
2.4GHz低噪声放大器的设计
作者 简介： 杨虹（ １ ９ ６ ６ －） ， 男， 四川蓬溪人， １ ９ ８ ８ 年毕业于 东南大学半导体物理及 器件专业， 获 工学学士学位， １ ９ ９ ５ 年８ 月毕业于电子科技 大学
电子材料与元器件专业， 获工 学学士学位， 现任重庆邮电大学光 电学院副院长， 教授 ， 主要从事微 电子材料 与元器件及微波 ／ 毫米
Ｆ
ＦＬ ０
图 １ 无线通信接收终端 的接收信息基本原理图
圈
‘
圜
—
。
：
自 安 ： 蒙 菇 ： ≤ 。 。 鬻
豳
…
＿
■ｒ
．
…。 一蠹
．
ｌ ＿ Ｉ
囹臣三 墨口 一
圈
２ 嚣 黜瞄
图２ Ａ Ｔ 一 ４ １ ５ １ １ Ｌ ＮＡ原 理 图 收 稿 日期 ： ２ ０ １ ６ －１ １ — ０ １
波集成电路设计 与天线设计工作； 袁 （ １ ９ ９ ０ －） ， 男， 重庆人， 硕 士， 研 究方向： 光 电集成与射频 集成 电路设计。
｛ 姻ｎ
霾 ＿ ［ 一
图７ Ａ ＴＦ ５ ４１ ４ ３ Ｌ ＮＡ原 理 图
固
南
ｔ
在图１ 中， Ｂ Ｐ Ｆ １ 为 带 通滤 波器 ， Ｂ Ｐ Ｆ ２ 为 处理 信 号模 块 。 进 入 接 收 系 统 的信 号 有 两 种 ， 一种是有用信号 ， 一 种 是 外部 带 来 的 噪 声 和 电 路 自身存在的噪声 。 因此 ， 需要对这些微弱信号进行滤波后再放大； 由于微波信号 ， 很容 易被 噪声所掩盖 干扰 ， 这就要求放大器本身 噪 声性能足够好 ， 故低噪声放大器就 应需求而被 广泛研究和使用 。 低 噪放（ Ｌ ＮＡ） 处于接收机前端信号处理的第一级 ， 具有放大信号和降 低噪声 ， 也能 很大 程度上 提高通信系统的灵敏度 ， 对整个通讯 系统 的性 能有非常重要的作用【 ｌ １ 。 接收系统对于低 噪声放大器（ Ｌ Ｎ Ａ） 基本 要 求ｆ ０ １ 是： 噪声 系 数 低 、 足够的功率增益 、 工 作 稳 定性 好 和 较 大 的 动 态范 围。 如果电路中的低噪声放大器 噪声 系数 比较 低 ， 则整个接 收 机系统的噪声 系数也 会比较小 ， 信噪 比就 比较优 良， 灵敏 度得 到提 高［ ３ 】 。 因此研究低 噪声放 大器（ Ｌ ＮＡ） 就很有 必要 。 低噪声放大器（ Ｌ Ｎ Ａ） 是广泛应用于通信、 雷达、 电子对抗及遥控
2.4G放大器电路原理图
2.4G 射频双向功放的设计与实现在两个或多个网络互连时，无线局域网的低功率与高频率限制了其覆盖范围，为了扩大覆盖范围，可以引入蜂窝或者微蜂窝的网络结构或者通过增大发射功率扩大覆盖半径等措施来实现。
前者实现成本较高，而后者则相对较便宜，且容易实现。
现有的产品基本上通信距离都比较小，而且实现双向收发的比较少。
本文主要研究的是距离扩展射频前端的方案与硬件的实现，通过增大发射信号功率、放大接收信号提高灵敏度以及选择增益较大的天线来实现，同时实现了双向收发，最终成果可以直接应用于与IEEE802.11b/g兼容的无线通信系统中。
双向功率放大器的设计双向功率放大器设计指标：工作频率：2400MHz～2483MHz最大输出功率：+30dBm（1W）发射增益：≥27dB接收增益：≥14dB接收端噪声系数：< 3.5dB频率响应：<±1dB输入端最小输入功率门限：<?15dB m具有收发指示功能具有电源极性反接保护功能根据时分双工TDD的工作原理，收发是分开进行的，因此可以得出采用图1的功放整体框图。
功率检波器信号输入端接在RF信号输入通道上的定向耦合器上。
当无线收发器处在发射状态时，功率检波器检测到无线收发器发出的信号，产生开关切换信号控制RF开关打向发射PA通路，LNA电路被断开，双向功率放大器处在发射状态。
当无线收发器处在接收状态时，功率检波器由于定向耦合器的单方向性而基本没有输入信号，这时通过开关切换信号将RF 开关切换到LNA通路，PA通路断开，此时双向功率放大器处在接收状态。
下面介绍重点部位的设计：发射功率放大（PA）电路发射功率放大电路的作用是将无线收发器输入功率放大以达到期望输出功率。
此处选择单片微波集成电路（MMIC）作为功率放大器件，并采用两级级联的方式来同时达到最大输出功率与增益的要求。
前级功率放大芯片选择RFMD公司的RF5189，该芯片主要应用在IEEE802.11b WLAN、2.4GHz ISM频段商用及消费类电子、无线局域网系统、扩频与MMDS 系统等等。
应用于无线传感器网络2. 4 GHz的低噪声放大器设计
应用于无线传感器网络2. 4 GHz的低噪声放大器设计因为工具的局限性,仿真S参数时无法显示Sop t曲线,噪声匹配很难做到最优。
在实际设计过程中,当共源管M1、M2 宽长比以及其偏置电路都已经确定时,可以通过扫描Cex参数,比较最小噪声系数NFmin ,选取其最佳值。
当最小噪声系数NFmin确定后,再通过进一步调节Cex ,尽量满足功率匹配。
在此过程中,必需同时关注噪声系数NF和最小噪声系数NFmin的变幻,最后通过比较,挑选折中的优化结果,确定恰当的Cex和Ls、Lg 值。
1. 3 输出匹配电路输出端通过漏极电感并联、串联电容的结构实现阻抗匹配。
漏极电感的选取对低噪声放大器的性能有较大影响。
电感值的大小挺直影响放大器的增益。
较大感值的电感可以增强LC并联谐振电路的等效阻抗,从而带来更高的电压增益。
但是大电感的自谐振频率较低,而射频电路要求的工作频率却很高。
同时,大电感也会占用更大的芯片面积,引入较大的噪声。
而且,当电感值过大使放大器输出阻抗实部超过50Ω时,必须通过在输出端并联电感或增强源极尾随器等缓冲电路的办法才干将输出阻抗匹配到50Ω。
假如挺直并联电感,则会使输出端直流短路,要解决这个问题,则必需串联一个大电容后再将此电感并入电路,对于整体设计来说,引入了更多的无源元件,一方面大大影响了电路性能,另一方面也占用了更多面积。
而增强一级缓冲电路,则会增强放大器的额外功耗。
对于无线传感器网络节点中的模块,这两种办法都不行行。
因此,详细设计时,需选取恰当的电感,既能保证应有的增益,又可以使输出阻抗实部在50Ω附近。
因为该电路结构具有较高的隔离度,输出端阻抗的调节对输入端影响不大,可以在输出端单独举行匹配。
详细设计过程中,可以首先在输出端只衔接漏极电感Ld ,通过仿真其S22参数,仿真其对应频率2. 43GHz 下的输出阻抗。
然后对比Smith圆图,先并联电容将输出阻抗实部调节到50Ω,再通过串联电容,将输出阻抗虚部调节到0。
S波段低噪声放大器研究与设计的开题报告
S波段低噪声放大器研究与设计的开题报告一、选题背景随着现代通信技术的不断发展，无线通信系统让人们的生活更加方便和舒适，低噪声放大器（low noise amplifier，LNA）作为无线通信系统中的重要组成部分，在无线电收发机中主要用于增加系统的灵敏度和带宽，起到放大信号、提高信噪比等作用。
其中，S波段（2-4 GHz）是一个重要的通信频段，在高速数字通信、雷达和卫星通信等领域中得到了广泛的应用。
因此，本文选取了S波段低噪声放大器的研究与设计作为课题，旨在探究S波段LNA的性能和优化方法，设计出高性能的S波段LNA，为无线通信系统的研究和发展提供理论和实践基础。
二、选题意义1.弥补国内S波段LNA的研究缺乏目前国内在S波段LNA方面的研究比较缺乏，而LNA的性能直接影响整个无线通信系统的性能。
因此，本文的研究将填补国内在S波段LNA方面的空白。
2.提高S波段LNA的灵敏度和带宽在无线通信系统中，提高灵敏度和带宽是关键问题，而LNA作为信号放大器的重要组成部分，其性能优化将能够提高整个通信系统的灵敏度和带宽。
3.推动S波段通信技术的发展S波段通信技术在高速数字通信、雷达和卫星通信等领域中发挥着重要作用，而高性能的S波段LNA将能够促进S波段通信技术的发展，推动无线通信技术的研究和发展。
三、研究内容本文将围绕以下几个方向展开研究：1.对S波段LNA的基本原理进行研究和分析。
2.分析S波段LNA的性能，包括增益、噪声系数、线性度等。
3.对S波段LNA的优化设计进行探究和研究。
4.开展实验，验证所设计的S波段LNA的性能和优良特性。
四、研究方法1.文献调研法：对S波段LNA的基本原理进行深入的文献调研和分析，掌握并研究相关文献的资料，对S波段LNA的性能、设计方法进行全面了解和理解。
2.理论分析法：计算和推导S波段LNA的设计公式和参数，分析LNA的性能和特性，为设计优良的LNA提供理论基础。
3.仿真模拟法：应用模拟器进行电路仿真，检验和改善LNA的性能，并对LNA的参数进行优化调整。
2.4GHz低噪声放大器的设计
2.4GHz低噪声放大器的设计作者：杨虹袁喆来源：《数字技术与应用》2016年第12期摘要：本文用分别用AT-41511 NPN型晶体管和ATF54143 PHEMT晶体管设计了一款低噪声放大器（LNA）。
在AT-41511 NPN型晶体管LNA仿真优化后，稳定系数大于1，噪声系数为2.011，增益大于10 dB，S12关键词：晶体管低噪声放大器传输性能噪声系数中图分类号：TN722.1 文献标识码：A 文章编号：1007-9416（2016）12-0183-03在图1中，BPF1为带通滤波器，BPF2为处理信号模块。
进入接收系统的信号有两种，一种是有用信号，一种是外部带来的噪声和电路自身存在的噪声。
因此，需要对这些微弱信号进行滤波后再放大；由于微波信号，很容易被噪声所掩盖干扰，这就要求放大器本身噪声性能足够好，故低噪声放大器就应需求而被广泛研究和使用。
低噪放（LNA）处于接收机前端信号处理的第一级，具有放大信号和降低噪声，也能很大程度上提高通信系统的灵敏度，对整个通讯系统的性能有非常重要的作用[1]。
接收系统对于低噪声放大器（LNA）基本要求[2]是：噪声系数低、足够的功率增益、工作稳定性好和较大的动态范围。
如果电路中的低噪声放大器噪声系数比较低，则整个接收机系统的噪声系数也会比较小，信噪比就比较优良，灵敏度得到提高[3]。
因此研究低噪声放大器（LNA）就很有必要。
低噪声放大器（LNA）是广泛应用于通信、雷达、电子对抗及遥控遥测系统接收设备的关键部件，在接收机系统中处于前端，主要作用是放大接收到的微弱信号，降低噪声干扰。
因此，低噪声放大器的设计成了诸多接收系统设计的关键。
1 电路设计低噪声放大器（LNA）的电路结构包括晶体管、直流偏置、输入输出匹配三大部分，应此，LNA的设计与一般的线性放大器的设计大致一样，可以按照这几个部分依次进行。
但是，与一般的线性放大器相比，低噪声放大器在需要实现目的和设计方法都有所不同。
2.4GHz E类射频功率放大器的设计
图 ２为理想 Ｅ类功率放大器两端 电压 、电流 的
波形图 。
为 了使 该功率放 大器的效率达 到 １ ０ ０ ％， 该功率放大器 的瞬态响应网络应该满足 以下三 个条件： （ １ ）晶体 管导通 时，晶体管两 端的 电压
必 须 为 零 ，即 晶体 管 的瞬 态 响 应 网 络 应 在 晶体
并且趋 向于零 。当晶体管断开时，晶体管 电压
虽然 有 点 高 ，但 无 电 流 通 过 晶 体 管 ， 从 而 达 到 减 小耗 散 功 率 的 目 的 。Ｅ类 功 率 放 大 器 就 是 按
照 电压 与电流 不重叠出现而设计出来的，使得 在任 意时刻，电压与电流的乘积为零，即耗散 功 率为零 。图 ｌ 为 Ｅ类功率放大器的拓扑结构
键 词 】Ｅ类 功 放 ２ ． ４ Ｇ Ｈ ｚ 伪 差分 饱和输
， 率
提 供 直 流 偏 置 ， 电 容 ｃｌ为 外 加 电容 和 晶 体 管
电疆
Ｃ ａ ）
寄生 电容之 和 ，电感 Ｌ ２和 电容 Ｃ ２构成滤 波 谐振 网络，该 谐振 网络谐 振频率 为 ２ ． ４ Ｇ Ｈｚ 。 Ｒ。 为从晶体管获得最大 功率 的最佳匹配负载 。 Ｅ类射频功率放大器 由单个 晶体 管和负载匹配
流 才 不 会 发 生 重 叠 ，从 而 保证 其 １ ０ ０ ％ 的 效率 。 根 据 以上 三 点 ，可 以列 出微 分 方 程 。通 过 对 微 分 方 程 进 行 解 析 ，可 以得 出 Ｅ类 功 率 放 大 器 负
，
图３ ：反 相 器驱 动 级 电路 图
：
—
，
ｊ 可穿戴系统等 ，Ｅ类射频 功率 放大器的效
图。 该 拓 扑 机 构 由 Ｇｒ ｅ ｂ ｅ ｎ ｎ ｉ ｋ ｏ ｖ在 ２ ０ ０ ２年 提 出 ， 经过 ｌ ０余 年 的 发 展 ，该 放 大 器 以 其 效 率 高 ， 可 设计 性 强等 优 点而 被 广 泛 应 用 。
低功耗2.4GHz 0.18μm CMOS全集成低噪声放大器设计
电路设计分 析采用 Ａ Ｓ仿真软件 ， Ｄ 电源电压 Ｉ 工作 电流 ８ Ａ， Ｖ， ｍ 增益为 １ ． ｄ ， ５ ４ Ｂ 噪声 系数 ｚ ７ Ｂ 线性度指标 Ｉ ３为一０ ６ Ｂ 结论是 Ｃ Ｓ ．ｄ ， Ｉ Ｐ ・ｄ 。 ＭＯ
工艺 在 工艺 和模 型 方 面 的改 进 ， 得 Ｃ 使 ＭＯＳＲＦ电 路 设计 更 为 精 确 ， 集 成 度 更 高 。 可
的低 噪声 放大 器 。
以上 ， 得 利用 Ｃ 使 ＭＯＳ工 艺 实 现 ＧＨｚ 段 的 高 频 频
模 拟 电路成 为可 能 。 此外 ， 无线 接 收机 小 型化 和低 价
格 的发 展趋 势 ， 动 着 收 发机 射频 电路 和基 带 电 路 推
１ 电路 设 计 原 理
基于 Ｃ Ｍ０Ｓ工 艺 的低 噪 声 放 大 器设 计 一 般采 用 经 典 的共源 共栅 级联 结构 ， 过 减小 密勒 效应 ， 通 增
Ｏ 引 言
快速 增 长 的无 线 通 信 市场 ， 对 低 功 耗 和低 价 使
砷 化 镓 有 很 强 的 优 势 ， 是说 ， 就 只有 利用 Ｃ ＭＯＳ工
艺 ， 有 可 能将 射 频 、 才 中频 ， 以及 基 带部 分 的电路 全 部 集成 到一 块 芯 片上 。 由于 接 收机越 来越 多 的使用 在 小 型移 动 设 备 上 ， 因此 低 功 耗 是 一个 未来 的发展
要求。 －
格 的接 收机 芯 片组 的需求 越来 越 大 。以往 的接 收机 大 都 是利用 砷化镓 或 双极 性硅 工 艺实 现 的功率 放 大 器 、 频 器 、 噪 声 放 大 器 等 射 频 电路 与 Ｃ 混 低 ＭＯＳ工 艺 实 现 的中频 和基带 电路 进行 混 合集 成 。 且 ， 并 那些 射 频 电路 主要 由分 离元 件或低 集 成度 的射 频 芯片 构 成 的 。近 年 来 ， 着 特征 尺 寸 的 不 断 减 小 ，． ８ ｍ 随 ０ １
2.45GHz低噪声射频功率放大器的设计
目录1引言 (1)1.1课题研究目的与意义 (1)1.2射频功率放大器概述 (1)1.3射频功率放大器的发展现状 (2)1.4本课题的研究方法及主要工作 (3)2射频功率放大器理论综述 (5)2.1史密斯圆图 (5)2.2S参数 (6)2.3长线的阻抗匹配 (7)2.3.1微波源的共轭匹配 (7)2.3.2负载的匹配 (8)2.3.3匹配方法 (8)2.4微带线简介 (8)2.5偏置电路 .............................................................................. 错误！未定义书签。
3射频功率放大器的基本指标.. (10)3.1工作频带 (10)3.2带宽 (10)3.3噪声系数 (11)3.4增益 (12)3.5稳定性 (12)3.6端口驻波比和反射损耗 (13)4射频功率放大器设计仿真及优化 (15)4.1设计指标及设计流程 (15)4.2选取晶体管并仿真晶体管参数 (15)4.3晶体管S参数扫描 (17)4.4放大器的稳定性分析 (19)4.5设计输入匹配网络 (21)4.5.1匹配原理 (21)4.5.2计算输入阻抗 (23)4.5.3单支节匹配电路 (23)4.6设计并优化输入输出匹配网络 (25)结论 (30)参考文献 ............................................................................................. 错误！未定义书签。
致谢 .. (32)1引言1.1课题研究目的与意义微波和射频工程是一个令人振奋且充满生机的领域，主要由于一方面，现代电子器件取得了最新的发展；另一方面，目前对语音、数据、图像通信能力的需求急剧增长。
在这一通信变革之前，微波技术几乎是国防工业一统天下的领域，而近来对无线寻呼、移动电话、广播视频、有绳和无绳计算机网络等应用的通信系统需求的迅速扩大正在彻底改变工业的格局。
一种低功耗2.4GHz低噪声放大器设计
５９ １
是大 滤 波 电容 ， ， Ｌ 构 成 输 入 匹 配 网络 ， 中 ｃ 其
，
噪声系数如图 ８ 所示 ， ０ ７ Ｂ 达到了较好 为 ．２ｄ ，
的噪声 匹 配 。三 阶 交 调 测 试 如 图 ９所 示 ，Ｉ 为 Ｉ Ｐ
Ｃ 本 文采 用 片 外 实 现 ， 主 要 从 噪 声 指 标 和测 这
也呈感性 。由文献 ［ ］ ６ 可知 Ｉ ［ 与 Ｉ ［ 。］ ｍ Ｚ ］ ｍ Ｚ。 的比 例 系数相 近 ， 部 也就 满 足 了 匹 配 条 件 。对 于 Ｚ。 虚 。 的实部 ， 其大小与 ｃ 呈反 比， 通过改变 Ｍ Ｓ的栅宽 Ｏ 从而改变 ｃ 的值 ， 来调节 Ｒ ［ ］ ｅ Ｚ 的大小。通常情
图 １ 共 源 共栅 Ｌ Ａ 原 理 图 Ｎ
项 目来源 ： 基于传 输线频率选择器 的 Ｃ Ｓ硅基毫米波 压控 振荡 器研 究（ Ｙ ０ ３ １０ ３ ＭＯ Ｋ Ｚ４７０３ ）
收稿 日期 ：０ １ ｏ — ４ ２ １一 ４ ２ 修改 日期 ：０ １ ｏ — ５ ２ １ 一 ５ ２
５８ ｌ
阻抗 ：
ｎ
可 以看出， 增加 ｃ 也是付出了一定的代价 。为
使 Ｒ ［ ｉ ＝ ０Ｑ仍满足 ， ｅ ｚ ］ ５ 必须增大源极 串联电感
＋ ｓ 表＋
Ｚ Ｚ ＝
（ ５ ）
（） ６
当满 足条件 式 （ ）式 （ ） 电路 将 同时 达 到功 ６ 、 ７时 率 匹配 和噪声 匹配 ：
关键 词 ：Ｍ Ｓ低噪声放大器； Ｃ Ｏ； 噪声匹配； 低功耗；
中图分 类号 ：Ｎ Ｔ ４
文献标 识码 ： Ａ
文章 编号 ：０ ５ ９９ （０１ ｏ — ５ ７ ０ １０ — ４０ ２ １ ）５ ０ １ — ４
2.4GHz低噪声放大器
2.4GHz低噪声放大器概述2.4GHz低噪声放大器是一种广泛应用于射频收发系统中的重要组件，其主要功能是放大输入信号并降低噪声功率，以提高系统的灵敏度和性能。
在无线通信、雷达、卫星通信等领域中，低噪声放大器发挥着关键作用。
本文将介绍2.4GHz低噪声放大器的工作原理、设计要点以及常见的应用案例。
工作原理2.4GHz低噪声放大器的工作原理基于通信系统中的信号放大和噪声特性。
在信号传输过程中，原始信号的功率很小，为了保持信号的强度，需要将其放大到一定的幅度。
放大信号时，要尽量避免引入额外的噪声，以免干扰原始信号。
低噪声放大器的关键是降低输入信号的噪声功率，在放大信号的同时尽量减小噪声的增益。
这通常通过选择合适的器件和电路设计来实现。
在2.4GHz频段，常用的器件包括高电子迁移率晶体管（HEMT）、增强型场效应晶体管（eFET）和双极晶体管（BJT）等。
设计要点1. 选择合适的器件在设计2.4GHz低噪声放大器时，需要选择合适的器件来实现高增益和低噪声。
一般来说，HEMT器件在高频率下具有较低的噪声指标，可以被视为较好的选择。
此外，还应考虑器件的线性度、功耗和可靠性等因素。
2. 优化电路布局电路布局对低噪声放大器的性能有重要影响。
合理的布局可以减小电路之间的相互干扰，降低噪声水平。
应尽量缩短信号线和功率线的长度，减小回路面积，同时避免引入额外的杂散电容和电感。
此外，分析和优化传输线、匹配网络和功率供应电路等也是布局设计的重点。
3. 进行合理的匹配网络设计匹配网络在低噪声放大器中起到了很重要的作用。
合理设计匹配网络可以提高信号的传输效率和匹配度，降低反射损耗和噪声功率。
常用的匹配网络包括巴尔孔匹配器、L型匹配器和Pi型匹配器等。
4. 使用合适的供电电源供电电源的稳定性和纹波水平对低噪声放大器的性能有直接影响。
使用合适的供电电源可以降低噪声水平，提高放大器的线性度和稳定性。
应选择低纹波的稳压器或低噪声放大芯片作为供电电源，同时注意供电线和信号线的分离布线。
2.4GHz低噪声放大器
2.4GHz低噪声放大器介绍2.4GHz低噪声放大器是一种广泛应用于通信领域的射频（Radio Frequency，RF）放大器。
其主要功能是放大接收信号，并降低噪声，以提高系统的性能和可靠性。
本文将介绍2.4GHz低噪声放大器的原理、设计和性能评估。
原理2.4GHz低噪声放大器的设计基于微波电子学和射频信号处理的原理。
其主要组成部分包括放大器芯片、功率供应和输入输出匹配电路。
放大器芯片放大器芯片是2.4GHz低噪声放大器的核心部件。
它通常采用双极性晶体管或场效应晶体管作为放大元件。
放大器芯片能够将输入信号放大到足够的功率水平，同时降低噪声。
在设计过程中，需要考虑功耗、线性度和噪声指标等关键参数。
功率供应功率供应是2.4GHz低噪声放大器的能量来源，通常采用直流电源。
为了确保放大器稳定工作，功率供应需要提供稳定的电流和电压。
输入输出匹配电路输入输出匹配电路用于确保信号在放大器与外部电路之间的良好匹配。
匹配电路通常由传输线、阻抗匹配器和耦合器等组成。
设计合适的匹配电路可以提高信号传输效率和降低信号反射损耗。
设计2.4GHz低噪声放大器的设计需要考虑多个因素，包括频率特性、噪声指标、稳定性和线性度等。
频率特性频率特性是指放大器在不同频率下的增益和相位特性。
为了满足系统的要求，设计中需要注意放大器在2.4GHz频段内的增益稳定性和相位延迟。
噪声指标噪声指标是评估放大器性能的重要参数之一。
低噪声放大器需要具备良好的噪声指标，以避免对接收信号造成干扰。
在设计中，需要选择合适的晶体管和优化电路布局，以降低噪声水平。
稳定性稳定性是指放大器在不同工作条件下的性能稳定性。
设计中需要考虑温度、电源变化和负载变化等因素对放大器的影响，并采取相应的措施，如反馈电路和稳定电源。
线性度线性度是指放大器在输入信号较大时输出幅度与输入信号大小之间的关系。
良好的线性度可以确保放大器能够准确放大输入信号，而不会产生失真。
性能评估对2.4GHz低噪声放大器的性能评估主要包括增益、噪声系数、带宽和稳定性等。
2.4_GHz频段射频前端高线性度SiGe低噪声放大器设计
第50 卷第 10 期2023年10 月Vol.50，No.10Oct. 2023湖南大学学报（自然科学版）Journal of Hunan University（Natural Sciences）2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计傅海鹏†，史昕宇（天津大学微电子学院，天津 300072）摘要：为满足高性能射频前端接收部分对高线性度的需求，基于SiGe BiCMOS工艺设计并实现了一款工作在2.4 GHz频段的高线性度低噪声放大器（Low Noise Amplifier，LNA）.该放大器采用Cascode结构在增益与噪声之间取得平衡，在Cascode结构输入和输出间并联反馈电容，实现输入端噪声与增益的同时匹配.设计了一种改进的动态偏置有源电流镜以提升输入1 dB压缩点及输入三阶交调点的线性度指标.为满足应用需求，LNA与射频开关及电源模块集成组成低噪声射频前端接收芯片进行流片加工测试.测试结果表明：在工作频率2.4 ~2.5GHz内，整个接收芯片增益为14.6 ~15.2 dB，S11、S22<-9.8 dB，NF<2.1 dB，2.45 GHz输入1 dB压缩点为-2.7 dBm，输入三阶交调点为+12 dBm.芯片面积为1.23 mm×0.91 mm.该测试结果与仿真结果表现出较好的一致性，所设计的LNA展现出了较好的线性度表现.关键词：低噪声放大器；线性度；射频前端芯片；BiCMOS工艺中图分类号：TN402 文献标志码：ADesign of 2.4 GHz RF Front-end High Linearity SiGe Low Noise AmplifierFU Haipeng†，SHI Xinyu（School of Microelectronics，Tianjin University，Tianjin 300072，China）Abstract：To meet the high linearity requirement of high-performance RF front-end receivers， a high linearity low noise amplifier （LNA）operating at 2.4 GHz based on SiGe BiCMOS technology is proposed. The amplifier adopts the cascade structure to achieve a balance between gain and noise， and the feedback capacitor is connected in parallel between the input and output of the Cascode structure to achieve simultaneous noise and power match. An improved dynamic bias active current mirror is designed to improve the linearity parameters of the input 1 dB compression point and the input-referred third-order intercept point. To meet the requirements in application， LNA is integrated with an RF switch and power module to form an RF receiver front-end chip for processing and testing. The test results show that： within the operating frequency range of 2.4 ~ 2.5 GHz， the gain of the whole receiver chip is 14.6 ~ 15.2 dB. Return loss < -9.8 dB， and NF < 2.1 dB. At 2.45 GHz， the input 1 dB compression point is -2.7 dBm， and the input-referred third-order intercept point is +12 dBm. The chip area is 1.23 mm×0.91 mm. The test results are consistent with the simulation results， and the designed LNA exhibits good linearity performance.∗收稿日期：2023-02-22基金项目：国家自然科学基金资助项目（62074110），National Natural Science Foundation of China（62074110）作者简介：傅海鹏（1985—），男，黑龙江齐齐哈尔人，天津大学副教授† 通信联系人，E-mail：************.cn文章编号：1674-2974（2023）10-0077-07DOI：10.16339/ki.hdxbzkb.2023240湖南大学学报（自然科学版）2023 年Key words：low noise amplifiers；linearity；radio frequency front-end chip；BiCMOS technology低噪声放大器要求在自身不引入较大噪声的同时，将接收到的微弱信号进行线性放大.作为接收机中的第一个放大器，LNA的性能在很大程度上影响整个系统的噪声、线性度、灵敏度等指标.近年来，通信技术的发展和进步让视频会议、网络教学等各种应用场景得以实现，改变了人们的生活方式［1-3］.为了适应不断扩大的接入设备数量，满足不断增长的数据吞吐量及速率需求，无线通信协议标准也在不断发展.其中，无线通信协议中诸如调制阶数的提升及系统灵敏度要求的提高对射频前端接收部分的线性度提出了更高的需求.这为LNA的设计带来了新的挑战，LNA需要具有更高的线性度、更低噪声、更高增益，以及更低的面积成本等［4］.为实现高线性度需求，文献［5］采用多栅晶体管（Multiple Gated Transistor，MGTR）结构，分别将主、从CMOS晶体管偏置在饱和区和亚阈值区，实现对整体跨导二次导数的抵消，从而提升线性度.然而，该方案仅适用于CMOS工艺.文献［6］采用堆叠晶体管的方法设计了一种堆叠三级的cascode低噪声放大器.堆叠使得放大器可以使用更高的电源电压，从而获得更大的信号摆幅范围.功耗的提升也使得线性度得以提升.但这显著牺牲了功耗，不符合低功耗应用的发展趋势.文献［7］通过改进偏置电路提升线性度，但是其在大信号时，经电阻泄漏的射频电流会直接流入偏置电路中，偏置电路与放大器间镇流电阻的压降变化仍会带来低噪声放大器输入1 dB压缩点的前移，恶化放大器线性度.从工艺考虑，虽然CMOS工艺具有成本较低、易于集成等优势，但是噪声和线性度较差［8］.而GaAs等Ⅲ/Ⅴ族工艺与之相反，性能优秀，但价格高昂且不易集成［9］.与上述主流工艺对比，SiGe BiCMOS工艺不仅具有CMOS工艺易于集成的特点，还具有可与GaAs等Ⅲ/Ⅴ族工艺相比拟的性能和价格优势，是一种适合射频LNA设计的具有高性价比的折中选择［10］.针对上述挑战并考虑工艺特点，本文采用SiGe BiCMOS工艺，设计并实现了一款工作在2.4 GHz频段的射频前端LNA.通过并联电容反馈技术在输入端同时实现增益和噪声匹配，并结合SiGe工艺特点，采用改进的动态偏置电路，克服镇流电阻压降影响，对泄漏的射频电流也加以利用，在不提升静态功耗的同时，实现线性度提升.为适应不同强度信号下的工作情况，该LNA可在LNA模式和旁路（Bypass）模式间切换.1 电路设计本文提出的全集成LNA整体框图如图1所示.整体电路由LNA、偏置电路、单刀双掷（Single PoleDouble Throw，SPDT）收发开关及Bypass支路构成.芯片整体通过单刀双掷开关选通发射、接收支路. LNA接收部分在输入信号较小时，通过逻辑控制开关使电路工作在LNA模式，实现低噪声放大功能.在输入信号较大时，电路工作在Bypass模式，对信号进行旁路衰减，供后级电路处理.1.1 开关设计本文使用的单刀双掷开关如图2所示.开关电路结构采用串并联结构，导通时开启串联支路，关闭并联支路，实现导通低插入损耗；关断时关闭串联支路，导通并联支路，实现关断高隔离度.由于发射、接收支路具有不同的功率容量需求，整体电路设计为非对称结构.当LNA_EN为高电平，PA_EN为低电平时，射频开关选通接收支路，M1管关断隔离发射支路，天线ANT端口接收信号经过M2、M3管从RX端输出至LNA主体放大；当LNA_EN为低电平，PA_EN为高电平时，M2、M3关断隔离接收支路，PA发出的大功率信号由TX端口经过M1管从ANT端输出.1.2 LNA及Bypass设计低噪声放大器在稳定的条件下，主要性能指标图1 全集成LNA框图Fig.1 Block diagram of fully integrated LNA78第 10 期傅海鹏等：2.4 GHz 频段射频前端高线性度SiGe 低噪声放大器设计包含噪声系数、增益及线性度，良好的设计需要在三者之间权衡折中，一般噪声系数和增益的优先级较高［11-12］.本文所设计的LNA 放大器部分如图3所示，放大器主体由三极管Q CE 和Q CB 构成器件数较少的共射共基结构，减少晶体管噪声贡献并提高放大器增益.采用高Q 值的金丝键合线电感L S 组成发射极电感反馈结构保持放大器良好的稳定性，并参与输入阻抗实部匹配.考虑三极管在电流密度一定的条件下，其最小噪声系数将独立于晶体管大小.并且，共射共基极放大器的线性度与集电极工作电流I C 正相关.因此，在功耗范围内采用大尺寸、低电流密度的三极管实现噪声与线性度的折中设计.尽管这将导致输入阻抗的实部低于50 Ω，使输入匹配复杂化，但采用额外的并联电容反馈C F 和L 1、C 1构成的L 型匹配网络仍可以实现输入端噪声与增益的同时匹配.具体如图4所示，Z S 为50 Ω射频端口阻抗经过射频开关接收支路后在RX 端口体现的阻抗值.将L 1、C 1构成的L 型匹配网络输入阻抗设计为射频开关输出阻抗Z S 的共轭以实现最佳输入匹配，输出阻抗设计为共射共基放大器的最优信号源阻抗实现噪声匹配.并联反馈电容C F 将由负载电感L D 与电容C 3、C 4、C 5构成的T 型匹配网络共同组成的输出负载阻抗Z L 引入输入端匹配，因此可以通过调整C F 、Z L 来使看向晶体管的输入阻抗Z T 等于最佳噪源阻抗的共轭来实现增益匹配.由于引入的Z L 不在输入端，不会对先前噪声匹配产生明显影响，至此，也就实现了晶体管输入阻抗不为50 Ω时的输入端噪声与增益的同时匹配.且反馈电容C F 的引入使得反馈增强，稳定性提高，可以减小对L S 尺寸的需求，进一步优化噪声.结合图3、图4，可以推导出具体的输入阻抗为：Z IN =1sC 1//(sL 1+Z T )（1）Z T =Z 1s ()Z L +1sC FZ L ωT +s ()Z L +1sC F（2）Z 1=r BB +L S g m C BE +sL S +1sC BE（3）ωT =g m C BE（4）其中，C 1、L 1分别为L 型输入匹配的电容、电感，Z L 为负载电感L D 与电容C 3、C 4、C 5构成的T 型匹配网络共同组成的输出负载阻抗，C F 为并联反馈电容，r BB 为三极管小信号模型中的基极电阻，L S 为发射极反馈电感，g m 为三极管跨导，C BE 为三极管基极与发射极间寄生电容.当接收机接近信号源时，会接收到较大功率的信号，此时需要Bypass 功能对大功率信号进行旁路，避免信号超出接收电路动态范围，保护低噪声放大器不被损坏.当工作在Bypass 模式时，开关S 1、S 2、S 3、图2 单刀双掷开关原理图Fig.2 Schematic of single pole double throw switch图3 低噪声放大器原理图Fig.3 Schematic of the proposed dual-mode low noise amplifier图4 输入匹配原理图Fig.4 Schematic of the input matching network79湖南大学学报（自然科学版）2023 年S4断开，切断LNA通路.开关S5、S6打开，借由S5、S6开关的导通电阻与电阻R2和电容C7所在的支路一同构成T型衰减结构，并可以通过电容C6、C8分别调节Bypass模式下的输入、输出匹配特性，通过电容C7调整带内衰减平坦度，实现Bypass模式的信号衰减功能.1.3 线性度提升偏置电路设计偏置电路为晶体管提供合适的静态工作点.传统的有源偏置电路常采用电流镜结构，如图5所示.晶体管集电极电流I C与基极-发射极之间电压V BE的关系可写为：I C=I S exp(V BE V T)（5）式中：V T为热电压；I S为饱和电流.上式得出，当图5中晶体管Q2与Q3具有相同V BE 时，电流镜左右两边必然流过相同的电流.这就是电流镜的工作原理.假设LNA共射管Q CE叠加射频信号后，式（5）可改写为如式（6）所示，其中V RF为输入射频信号幅度.经过泰勒展开后可得式（7）.I C=I S expéëêêV BE+V RF·sin ()2πft V Tùûúú（6）I C≈I S exp (V BE V T)éëêê54+sin (2πft)-cos ()4πft4ùûúúV RF V T（7）由上式可以得出，射频信号的输入会给集电极电流I C引入额外的直流分量，且随着输入射频信号增大，I C的直流部分将迅速升高.这意味着，随着输入射频信号增大，升高的I C将使得基极电流几乎同步升高，在镇流电阻上产生更大的压降，迫使共射管Q CE直流偏置电压降低，晶体管跨导下降，进而带来放大器增益的下降，使得放大器的1 dB压缩点提前到来，影响LNA线性度表现.因此，为提高LNA的线性度，本文采用如图6所示的动态偏置电路对LNA进行偏置.I Bias采用基准模块产生的恒定电流.将原本的镇流电阻R拆分为电阻R2、R3，则Q CE基极电流增大在R3上产生的额外压降仅会使得Q2各极电位同步抬升，避免了上述传统结构中镇流电阻对LNA线性度的影响.当LNA工作在小信号情况时，该偏置电路为放大器晶体管提供稳定偏置.而当输入射频信号增大，使得LNA共射管Q CE基极电压出现下降时，Q1基极电压将随之降低.同时，泄露的射频电流经C1流入R1，抬升Q1发射极电压，使得Q1集电极电流减小.此时，I Bias中将有更多电流成为Q2的基极电流，并经过Q2的电流放大作用，产生更多电流流入Q CE基极.最终，额外电流的注入将提高Q CE偏置电压，延缓Q CE跨导下降导致的放大器增益下降，实现动态偏置效果，提高LNA线性度.仿真得到在使用上述两种偏置电路时，Q CE晶体管基极-发射极电压V BE随输入功率变化的关系如图7所示.从图7可对比得出，使用传统电流镜偏置的晶体管V BE在输入功率高于-10 dBm后出现快速下降，并在输入功率达到+5 dBm时，已下降约200 mV.而同等条件下，采用动态偏置电路结构进行偏置的晶体管V BE仅下降10 mV.以上结果表明，动态偏置电图5 传统电流镜有源偏置电路原理图Fig.5 Schematic of traditional active bias circuit usingcurrent mirror图6 动态偏置电路原理图Fig.6 Schematic of dynamic bias circuit 80第 10 期傅海鹏等：2.4 GHz 频段射频前端高线性度SiGe 低噪声放大器设计路可以更好地稳定放大器的静态工作点，减弱输入功率升高时，晶体管跨导变化导致的增益下降，改善电路的线性度.2 仿真及测试结果对比分析本节介绍芯片的仿真与测试结果.芯片的显微镜照片如图8所示.芯片面积为1.23 mm×0.91 mm.测试时，芯片的所有pad 均由金丝键合线连接至片外测试板.测试板照片如图9所示.测试板使用4350板材.S 参数的仿真与测试结果对比如图10所示.仿真结果表明，在2.4 ~2.5 GHz 内，LNA 的S 21为15.1~15.5 dB ，S 11<-20 dB ，S 22<-13.8 dB.测试结果表明，在相应频带内，S 21为14.6 ~15.2 dB ，S 11<-18 dB ，S 22<-9.8 dB. S 参数的测试结果与仿真结果一致性较高.噪声系数的仿真与测试结果对比如图11所示.在2.4 ~2.5 GHz 内，仿真噪声系数<1.85 dB ，实测噪声系数在1.9~2.06 dB 内.噪声系数的仿真与实测结果相差接近0.2 dB ，主要为测试板射频走线及接头损耗所致，可以认为仿真与测试结果一致.图12及图13展示了LNA 线性度测试结果.测试结果表明，该LNA 在中心频点2.45 GHz 处输入1 dB图7 电路使用传统电流镜偏置与动态偏置的V BE 随输入功率变化Fig.7 V BE versus input power for circuit using conventionalcurrent mirror bias and dynamic bias图8 芯片显微镜照片Fig.8 Microscope photo of the chip图9 测试板照片Fig.9 Photo of the test board图10 S 参数仿真与测试结果Fig.10 Simulation and test results of S-parameters图11 噪声系数仿真与测试结果Fig.11 Simulation and test results of noise figure81湖南大学学报（自然科学版）2023 年压缩点接近-2.7 dBm ，其输入三阶交调点超过+12 dBm. LNA 实现了较优的线性度表现.表1展示了本设计与近年其他低噪声放大器的性能比较结果.从对比结果可以看出，本文所设计的低噪声放大器各项性能指标较为均衡，增益较高，噪声系数相对较小，且本设计的输入三阶交调点指标较为突出，该低噪声放大器具有较为优秀的线性度水平.3 结 论本文提出了一款基于SiGe 工艺的高线性度低噪声放大器.设计采用电容反馈结构和L 型输入匹配实现放大器增益与噪声的同时匹配优化，并采用改进的动态偏置电路提升LNA 的线性度表现.实测结果表明，在2.4 ~2.5 GHz 的工作频带内，电路增益为14.6 ~15.2 dB ，噪声系数在2.1 dB 以内，输入输出匹配良好，且整体仿真结果与加工实测结果表现出较好的一致性.线性度测试结果表明该LNA 在中心频点2.45 GHz 处输入1 dB 压缩点接近-2.7 dBm ，电路输入三阶交调点达到了+12 dBm ，所设计的低噪声放大器具有较高的线性度.参考文献［1］胡锦，翟媛，郝明丽，等．应用于WLAN 的SiGe 射频功率放大器的设计［J ］．湖南大学学报（自然科学版），2012，39（10）：56-59．HU J ，ZHAI Y ，HAO M L ，et al ．Design of SiGe RF poweramplifier for WLAN ［J ］．Journal of Hunan University （NaturalSciences ），2012，39（10）：56-59．（in Chinese ）［2］LI C J ，WANG X X ，JAIN V ，et al ．2.4/5.5GHz LNA switchdesigns based on high resistive substrate 0.35um SiGe BiCMOS ［C ］//2015 IEEE 11th International Conference on ASIC （ASICON ）． Chengdu ：IEEE ，2016：1-4．［3］刘祖华，刘斌，黄亮，等．应用于WLAN 的低噪声放大器及射频前端的设计［J ］．电子技术应用，2014，40（1）：38-40．LIU Z H ，LIU B ，HUANG L ，et al ．Design of low noise amplifier and RF front-end for WLAN ［J ］．Application of ElectronicTechnique ，2014，40（1）：38-40．（in Chinese ）［4］KANG B ，YU J ，SHIN H ，et al ．Design and analysis of a cascodebipolar low-noise amplifier with capacitive shunt feedback under power-constraint ［J ］．IEEE Transactions on Microwave Theoryand Techniques ，2011，59（6）：1539-1551．［5］KIM T W ，KIM B ，LEE K ．Highly linear receiver front-endadopting MOSFET transconductance linearization by multiple gated transistors ［J ］．IEEE Journal of Solid-State Circuits ，2004，39（1）：223-229．［6］DAVULCU M ，ÇALıŞKAN C ，KALYONCU İ，et al ．An X-bandSiGe BiCMOS triple-cascode LNA with boosted gain and P1dB ［J ］．IEEE Transactions on Circuits and Systems II ：Express Briefs ，2018，65（8）：994-998．［7］LUO Y B ，SHI J A ，MA C Y ，et al ．A high linearity SiGeHBT图12 输入1 dB 压缩点测试结果Fig.12 Test results of input 1 dB compression point图13 输入三阶交调点测试结果Fig.13 Test results of input-referred third-order intercept point表1 低噪声放大器性能总结Tab.1 Summary of the low noise amplifier performance文献文献［13］文献［14］文献［15］本文工艺CMOS SiGe SOISiGe 增益/dB 11.213.51514.6 ~15.2噪声系数/dB3.92.81.82.06输入1 dB 压缩点/dBm――-8.5-2.7输入三阶交调点/dBm3.9-1.53.51282第 10 期傅海鹏等：2.4 GHz频段射频前端高线性度SiGe低噪声放大器设计LNA for GPS receiver［J］．Journal of Semiconductors，2014，35（4）：045001．［8］ZHANG H，SÁNCHEZ-SINENCIO E．Linearization techniques for CMOS low noise amplifiers：a tutorial［J］．IEEE Transactionson Circuits and Systems I：Regular Papers，2011，58（1）：22-36．［9］饶忠君，张志浩，章国豪．2.3～2.7 GHz双模式低噪声射频接收前端全集成芯片的设计［J］．电子技术应用，2021，47（7）：17-20．RAO Z J，ZHANG Z H，ZHANG G H．Design of a 2.3~2.7 GHzdual-mode low-noise RF receiver front end［J］．Application ofElectronic Technique，2021，47（7）：17-20．（in Chinese）［10］井凯．SiGe HBT低噪声放大器的研究［D］．西安：西安电子科技大学，2016．JING K．Research on SiGe HBT low noise amplifier［D］．Xi’an：Xidian University，2016．（in Chinese）［11］NGUYEN T K，KIM C H，IHM G J，et al．CMOS low-noise amplifier design optimization techniques［J］．IEEE Transactionson Microwave Theory and Techniques，2004，52（5）：1433-1442．［12］曾健平，樊明，陈铖颖，等．应用于眼压信号检测的低噪声前置放大器设计［J］．湖南大学学报（自然科学版），2017，44（8）：112-116．ZENG J P，FAN M，CHEN C Y，et al．Design of low-noisepreamplifier for application of intraocular pressure signal-detection［J］．Journal of Hunan University （Natural Sciences），2017，44（8）：112-116．（in Chinese）［13］陈福栈，甘业兵，罗彦彬，等．一种2.4 GHz多模块集成CMOS 射频前端芯片［J］．微电子学与计算机，2020，37（12）：27-32．CHEN F Z，GAN Y B，LUO Y B，et al．A 2.4 GHz multi-moduleCMOS RF front-end chip［J］．Microelectronics & Computer，2020，37（12）：27-32．（in Chinese）［14］刘启，甘业兵，黄武康．一种2.4 GHz SiGe全集成射频前端电路［J］．微电子学与计算机，2020，37（10）：7-12．LIU Q，GAN Y B，HUANG W K．A 2.4 GHz SiGe full integratedRF front-end［J］．Microelectronics & Computer，2020，37（10）：7-12．（in Chinese）［15］PARAT D，SERHAN A，REYNIER P，et al．A linear high-power reconfigurable SOI-CMOS front-end module for WI-FI 6/6Eapplications［C］//2022 IEEE Radio Frequency Integrated CircuitsSymposium （RFIC）． Denver，CO：IEEE，2022：39-42．83。
2.4G射频低噪声放大器毕业设计论文
摘要近年来，以电池作为电源的电子产品得到广泛使用，迫切要求采用低电压的模拟电路来降低功耗，所以低电压、低功耗模拟电路设计技术正成为研究的热点。
本文主要讨论电感负反馈cascode-CMOS-LNA（共源共栅低噪声放大器）的噪声优化技术，同时也分析了噪声和输入同时匹配的SNIM技术。
以噪声参数方程为基础，列出了简单易懂的设计原理。
为了实现低电压、低噪声、高线性度的设计指标，在本文中使用了三种设计技术。
第一，本文以大量的篇幅推导出了一个理想化的噪声结论，并使用Matlab分析了基于功耗限制的噪声系数，取得最优化的晶体管尺寸。
第二，为了实现低电压设计，引用了一个折叠式的共源共栅结构低噪声放大器。
第三，通过线性度的理论分析并结合实验仿真的方法，得出了设计一个高线性度的最后方案。
另外，为了改善射频集成电路的器件参数选择的灵活性，在第四章中使用了一种差分结构。
所设计的电路用CHARTER公司0.25μm CMOS 工艺技术实现，并使用Cadence的spectre RF 工具进行仿真分析。
本文使用的差分电路结构只进行了电路级的仿真，而折叠式的共源共栅电路进行了电路级的仿真、版图设计、版图参数提取、电路版图一致性检查和后模拟，完成了整个低噪声放大器的设计流程。
折叠式低噪声放大器的仿真结果为：噪声系数NF为1.30dB，反射参数S11、S12、S22分别为-21.73dB、-30.62dB、-23.45dB，正向增益S21为14.27dB，1dB 压缩点为-12.8dBm，三阶交调点IIP3 为0.58dBm。
整个电路工作在1V电源下，消耗的电流为8.19mA，总的功耗为8.19mW。
所有仿真的技术指标达到设计要求。
关键字：低噪声放大器；噪声系数；低电压、低功耗；共源共栅；噪声匹配ABSTRACTIn recent years, electronics with battery supply are widely used, which cries for adopting low voltage analog circuits to reduce power consumption, so low voltage, low power analog circuit design techniques are becoming research hotspot. This paper mainly discusses noise figure optimization techniques for inductively degenerated cascode CMOS low-noise amplifiers (LNAs) with on-chip inductors. And it reviews and analyzes simultaneous noise and input matching techniques (SNIM). Based on the noise parameter equations, this paper provides clear understanding of the design principle. In order to achieve low-voltage, low noise, high-linearity of the design specifications, in this paper by three design technology. Firstly, using Matlab tool analyzes noise figure based on power-constrained, and obtain the optimum transistor size. Secondly, design a folded-cascode-type LNA to reduce the power supper. Third, through theoretical analysis of Linear and combine simulation methods, I obtain a final design of a high-linearity. On the other side, in order to improve the radio frequency integrated circuit device parameters of flexibility, this paper presents a difference in the structure in the fourth chapter. The proposed circuit design is realized using csm25RF 0.25μm CMOS technology, simulated with Cadence specter RF.Based on csm25RF 0.25μm CMOS technology, the resulting differential LNA achieves 1.32dB noise figure, -20.65dB S11, -24dB S22, -30.27 S12, 14 dB S21. The LNA's 1-dB compression point is -13.3dBm, and IIP3 is -0.79dBm, with the core circuit consuming 8.1mA from a 1V power supply.Key words：low-noise amplifier (LNA)；noise figure；low voltage low power；cascode；noise matching目录第一章绪论 (1)1.1课题背景 (1)1.2研究现状及存在的问题 (2)1.3本论文主要工作 (3)1.4论文内容安排 (3)第二章射频电路噪声理论和线性度分析 (4)2.1噪声理论 (4)2.1.1 噪声的表示方法 (4)2.1.2 本文研究的器件噪声类型 (5)2.1.2.1 热噪声 (5)2.1.2.2 MOS噪声模型 (6)2.1.3 两端口网络噪声理论 (7)2.1.4 多级及联网络噪声系数计算 (9)2.2MOSFET两端口网络噪声参数的理论分析 (10)2.3降低噪声系数的一般措施 (13)2.4MOS LNA线性度分析 (14)2.4.1 1dB压缩点 (14)2.4.2 三阶输入交调点IIP3 (16)2.4.3 多级及联网络线性度表示方法（起最重要作用的线性级） (17)2.5小结 (18)第三章 CMOS低噪声放大器的设计理论推导 (20)3.1LNA设计指标 (20)3.1.1 噪声系数 (20)3.1.2 增益 (20)3.1.3 线性度 (20)3.1.4 输入输出匹配 (21)3.1.5 输入输出隔离 (21)3.1.6 电路功耗 (21)3.1.7 稳定性 (21)3.2CMOS LNA拓扑结构分析 (21)3.2.1 基本结构及比较 (21)3.2.2 源极去耦与噪声、输入同时匹配(SNIM)的设计 (22)3.2.3 共源共栅电路结构（cascode） (27)3.2.4 功率限制的单端分析—获得最佳化的宽长比 (29)3.3其它改进型电路比较 (31)3.4偏置电路的设计 (33)3.5 CASCODE设计结论 (34)第四章 2.4GHZ LNA电路设计 (35)4.1工艺库的元器件 (35)4.2差分CASCODE电路 (35)4.2.1 差分电路的设计 (35)4.2.2 差分电路的电路极仿真 (37)4.3单端CASCODE电路 (39)4.3.1 单端电路的设计 (39)4.3.2 单端电路的电路级仿真 (43)4.3.3 单端电路的版图设计、提取及后模拟 (45)4.4电路级仿真和后模拟仿真总结 (48)4.5与其它电路的比较 (49)结束语 (51)致谢 (52)参考文献 (53)附录A 二端口网络的噪声理论补充 (54)附录B S参数与反射系数 (56)B.1双端口网络S参数 (56)B.2反射系数与S参数的关系 (57)B.3其它参数与S参数的关系 (58)附录C 电感源极负反馈共源电路噪声推导 (59)附录D MATLAB程序 (63)第一章绪论1.1 课题背景在最近的十多年来，迅猛发展的射频无线通信技术被广泛地应用于当今社会的各个领域中，如：高速语音来，第3代移动通信(3G)、高速无线互联网、Bluetooth以及利用MPEG 标准实现无线视频图像传输的卫星电视服务等技术是日新月异，无线通讯技术得到了飞速发展，预计到2010年，无线通信用户将达到10亿人[1]，并超过有线通信用户。
2-4GHz波段低噪声放大器的仿真设计
2-4GHz波段低噪声放大器的仿真设计赵玉胜【摘要】利用pHEMT工艺设计了一个2-4GHz宽带微波单片低噪声放大器电路。
本设计中采用了具有低噪声、较高关联增益、pHEMT技术设计的ATF-54143晶体管，电路采用二级级联放大的结构形式，利用微带电路实现输入输出和级间匹配．通过ADS软件提供的功能模块和优化环境对电路增益、噪声系数、驻波比、稳定系数等特性进行了研究设计。
最终使得该LNA在2-4GHz波段内增益大于20dB，噪声小于1-2dB，输出电压驻波比小于2，达到了设计指标的要求。
%Based on the LNA with excellent performance from 2 GHz to 4 GHz band purpose, this design uses a low-noise, high associated gain, PHEMT technology designed ATF-54143 transistor, the circuit is presented withtwo cascade structureform, mierostrip circuit is used to complete the input, output and interstage matching, through the functionality modules and optimizing environment provided by ADS software, the circuit gain, noise figure, VSWR, stability factor and other characteristics are studied, ultimately from 2 GHz to 4 GHz band the LNA gain is greater than 20 dB, the noise is less than 1.2 dB, input and output VSWR is less than 2, and all factors meet the design requirements.【期刊名称】《电子设计工程》【年(卷),期】2012(020)023【总页数】3页(P190-192)【关键词】低噪声放大器;负反馈网络;pHEMT;ADS仿真【作者】赵玉胜【作者单位】电子科技大学物理电子学院,四川成都610054【正文语种】中文【中图分类】TN722.3微波低噪声放大器作为现代电子通信系统中重要组成器件，对整个通信接收系统的接收灵敏度和噪声性能起着决定性作用。
2.4G放大器电路原理图(1-1)
2.4G 射频双向功放的设计与实现(1-1)在两个或多个网络互连时，无线局域网的低功率与高频率限制了其覆盖范围，为了扩大覆盖范围，可以引入蜂窝或者微蜂窝的网络结构或者通过增大发射功率扩大覆盖半径等措施来实现。
前者实现成本较高，而后者则相对较便宜，且容易实现。
现有的产品基本上通信距离都比较小，而且实现双向收发的比较少。
本文主要研究的是距离扩展射频前端的方案与硬件的实现，通过增大发射信号功率、放大接收信号提高灵敏度以及选择增益较大的天线来实现，同时实现了双向收发，最终成果可以直接应用于与IEEE802.11b/g兼容的无线通信系统中。
双向功率放大器的设计双向功率放大器设计指标：工作频率：2400MHz～2483MHz最大输出功率：+30dBm（1W）发射增益：≥27dB接收增益：≥14dB接收端噪声系数：< 3.5dB频率响应：<±1dB输入端最小输入功率门限：<?15dB m具有收发指示功能具有电源极性反接保护功能根据时分双工TDD的工作原理，收发是分开进行的，因此可以得出采用图1的功放整体框图。
功率检波器信号输入端接在RF信号输入通道上的定向耦合器上。
当无线收发器处在发射状态时，功率检波器检测到无线收发器发出的信号，产生开关切换信号控制RF开关打向发射PA通路，LNA电路被断开，双向功率放大器处在发射状态。
当无线收发器处在接收状态时，功率检波器由于定向耦合器的单方向性而基本没有输入信号，这时通过开关切换信号将RF 开关切换到LNA通路，PA通路断开，此时双向功率放大器处在接收状态。
下面介绍重点部位的设计：发射功率放大（PA）电路发射功率放大电路的作用是将无线收发器输入功率放大以达到期望输出功率。
此处选择单片微波集成电路（MMIC）作为功率放大器件，并采用两级级联的方式来同时达到最大输出功率与增益的要求。
前级功率放大芯片选择RFMD公司的RF5189，该芯片主要应用在IEEE802.11b WLAN、2.4GHz ISM频段商用及消费类电子、无线局域网系统、扩频与MMDS 系统等等。
2.4GHz可变增益CMOS低噪声放大器设计
现 。测 试 结 果 表 明 ， 高 增 益 为 １． Ｂ， 时 电路 的 噪声 系数 小 于 ３ Ｂ， 益 变 化范 围为 Ｏ １． Ｂ。在 １ ８Ｖ 电 最 １ ５ｄ 此 增 ｄ ～ １５ ｄ ．
压下 ， 电路 工 作 电 流 为 ３ｍＡ。 关 键 词 ： 频 集 成 电 路 ； 噪 声 放 大 器 ； 声 系数 射 低 噪
Ｋｅ ｒ ｓ：ＲＦＩ ；ｌ ｗ ｏ ｓ ｍ ｐ ｉ ｉｒ；ｎｏ ｓ ｉ ｕｒ ｙ ｗｏ ｄ Ｃ ｏ ｎ ｉｅ ａ ｌｆｅ ｉｅ ｆｇ ｅ
ＥＥＡＣＣ ： 】 ２ ２０
在考 虑 了输 入 端 Ｅ Ｄ Ｐ Ｄ 等 寄 生 电 容 的影 Ｓ ／Ａ
引
言
响， 并将 其作 为 匹配 网络 的一 部 分 的情 况下 分 析 了 Ｃ ＭＯ ＮＡ 设 计 中噪 声 系数 ， 益 和线 性 度 的折 ＳＬ 增 衷关 系 ， 给 出优 化方法 。文 中的结构 如下 ： 一节 并 第
Ａｂ ｔａ ｔ ｓｒ ｃ ：Ａ ． ２ ４ＧＨｚｖ ｒａ ｌ ｇ ｉ ａ ｉｂ ｅ ａｎＣＭ ０Ｓ ｌｗ ｏｓ ｍｐ ｉｅ ＩＮＡ ）ｉ ｐ ｅ ｅ ｔｄｉ ｈｓｐ — ｏ ｎ ｉｅａ ｌ ｉｒ（ ｆ ｓ ｒ ｓ ｎ ｅ ｔ ｉ ａ ｎ
ｐｒ ｅ ．Ｔｈｓ ＬＮＡ ｓ ｉ ｐｅ ｎ ｅ ｎ ＨＪ ． ８ ｔ ＣＭ ＯＳ ｐ ｏ ｅ ｓａ ｄ ｔ ｅ ｍｅ ｓ ｒ ｍｅ ｔ ｒｓ ｌ ｉ ｉ ｍ ｌｍｅ ｔｄ ｉ ＫＪ ０ １ ２ ｍ ｒ ｃ ｓ ｎ ｈ ａ ｕ ｅ ｎ ｅ ｕｔ ｓ
１ Ｌ ＮＡ 设 计 的理 论 分 析
在Ｃ ＭＯＳＬ ＮＡ 各 种结 构 中 ， 电感 源 简 并 结 构 （ｎ ｕ ｔ ｅｙｓ ｕｃ ｅ ｅ ｅａｉｎ 具 有 噪声 系数小 、 Ｉｄ ｃｉ ｌ ｏ ｒｅｄ ｇ ｎ ｒｔ ） ｖ ｏ
2_4GHz低噪声放大器_LNA_的设计与仿真
2.2 稳定性分析 稳定性判定要求稳定因子 K＞1 和 B>0。 以下是 为求得较佳 K、B 的 L1 参数扫描原理图和结果。
由仿真结果可以看出， 取一个较折中的参数点 F=2400MHz , L= 1.8nH ，以 满 足 较 好 的 稳 定 性 ，同 时 又 有 较 高 的 增 益 。
2.3 噪声分析 噪声是指电路中不期望出现的扰动和干扰 。 噪声
S21： 当 端 口 II 连 接 匹 配 负 载 Z0 时， 两端口网 络 的 正 向 电 压 传
输系数。
S22：当端口 I 的传输线连接匹配负载 Z0 时，端口 II 的 电 压 反 射 系
数。
S12：两 端 口 网 络 的 反 向 电 压 输 出 系 数 。
73
科技信息
○机械与电子○
SCIENCE & TECHNOLOGY INFORMATION
［责任编辑：王静］
74
【参考文献】 ［1］李 向 前 . 快 速 成 型 中 支 撑 结 构 的 智 能 化 设 计 系 统 :[ 硕 士 学 位 论 文 ]. 西 安 ： 西 安 科 技 大 学 .2005. ［2］程 昌 秀 ，严 泰 来.关 于 优 化 n 条 线 段 求 交 算 法 的 研 究.测 绘 工 程 ，2001.Vol.10 (3):29~31. ［3］尚 晓 峰 ，刘 伟 军 ，王 天 然 . 金 属 直 接 快 速 成 型 中 激 光 扫 描 路 径 算 法 仿 真 技 术 .
● 【参考文献】
［1］刘 长 军 ，黄 卡 玛 ，闫 丽 萍 .射 频 通 信 电 路 设 计 [M]. 北 京 ：科 学 出 版 社 ，2007.12． ［2］王良江,冯全源.1. 8GHz CMOS 有源负载低 噪 声 放 大 器[ J ].电 子 器 件, 2005, 128 (3) : 494—496.
一种新型2.4 GHz RF低噪声放大器的设计
与放大管尺寸 以及 电路功耗 的关系 ， 并给 出了在一
定功耗 条 件 下 ， 路 噪 声 系 数 达 到 最 小 值 的条 件 。 电 但 至今还 没有 文献 给 出如 何 调 整 偏 置 电压 ， 以获 得
对于改进后的电路 ， Ｒ表示输入管的栅极视 用
Ｇ 。仿真表 明， 电流消耗 为 ３ ０ Ｈｚ 在 ０ Ａ的条件 下， 出的低噪声放大器具有更好的噪声 系数与增 提 益， 分别 比传 统 的 电感 源极 衰 减低噪 声放 大器 改善 １９ｄ ． Ｂ与 ５３ｄ ． Ｂ。 关键词 ： 低噪声放大器； 噪声 系数 ； 失配 因子
中图分类号 ： ＴＮ４ １ １ ３ ． 文献标识码 ： Ａ 文章编号 ：０ ４３ ６ （０ ７ ０—４ ７０ １ ０—３ ５ ２ ０ ）３０ １—４
Ｋｅ ｏ ｄ ｙ ｗ ｒ ｓ： Ｌｏ ｎ ｉｅａ ｌ ｉｒ ｗ ｏｓ ｍｐｉ ｅ ；Ｎｏｓ ｉｕ ｅ ｆ ｉｅｆ ｒ ：Ｍ ｉｍａｃ ａ ｔｒ ｇ ｓ ｔｈ ｆｃｏ
ＥＥＡ ＣＣ： １ ２ ２０
Ｉ 引 言
低噪声放大器在现代通讯系统 中扮演着重要 的 角色。迄今为止 ， 有很多文献致力 于低 噪声放大器 的研究［］ １ 。文献 Ｅ － ４ ］ 讨论 了电感 源极衰减 （ ｄ ｃ Ｉ ｉ ｕ— ｎ
放大器 ， 以实现对偏置 电压的调节 。理论分析与 可
仿真表明， 在功耗相 同的条件下 ， 它的噪声系数与增
益都优于传统的低噪声放大器 。
收稿 日期 ：０ ６１ —８ 定 稿 日期 ：０ ７０ —５ ２ ０ —１０ ； ２０ —２０
Ｒ的设计值应大 于信号源 内阻 ， 也就是说 ， 输入 管
人 电阻 ， 即
应用于无线传感器网络2. 4 GHz的低噪声放大器设计
应用于无线传感器网络2. 4 GHz的低噪声放大器设计传感器网络将是信息获取(传感) 、信息传输与信息处理三大子领域技术再一次相互融合的产物。
某些场合的通信不能依赖于任何预先架设的网络设施,而是需要一种能够临时快速自动组织网络的移动通信技术。
因此、传感器网络将逐渐引领人类步入网络即传感器的传感时代。
低噪声放大器LNA ( low noise amp lifier)是射频接收前端的主要组成部分。
由于位于接收前端的第一级,直接与天线相连,所以它的噪声特性将对整个系统起着决定性作用。
同时,天线接收的信号一般很弱,所以低噪声放大器本身必需提供足够的增益放大信号,并把有用的信号完整地传输到下一级。
本文设计的低噪声放大器,工作在2. 4 GHz频段上,采用SM IC 0. 13μm RF CMOS工艺设计。
对于射频系统,尤其是应用于无线传感器网络节点中的模块,功耗是必须首先考虑的问题。
在此基础上放大器需提供足够的增益以及低噪声系数,并且满足一定的带宽、线性度以及稳定度。
但是最小噪声系数与最大增益是不可能同时得到的。
因此,如何在限定功耗的前提下尽可能实现输入输出功率匹配以及提高低噪声放大器的噪声性能成为设计中的最大挑战。
1 低噪声放大器设计 1. 1 电路结构 本文采用的低噪声放大器电路结构如该低噪声放大器主体电路采用共源共栅的差分结构,由于共栅级电路的输入阻抗很小,抑制了共源级的电压增益,从而遏制了密勒效应,提高了反向隔离度,同时使输入阻抗受共源管M1、M2 栅漏间电容以及后级电路影响变小,使放大器稳定性增强。
在该结构中,片内电阻R1、R2 分压产生偏置电压Vbias ,通过Rg1、Rg2。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
本文设计了一个基于ＴＳＭＣ ０．１８ｐ．ｍ ＣＭＯＳ工艺。工作频 率为２．４ ＧＨｚ的射频低噪声放大器，通过优化达到了较好的性 能。电路结构如图ｌ所示，电路采用的是电感源极负反馈的共 源一共栅结构（ｃａ蚰ｅｄｅ结构、．这种结构可以在提供较低的噪声 系数的同时．实现５０ｎ的输入阻抗。
ｒ、图ｌ ＬＮＡ电路结梅
英文刊名： 年，卷(期)： 引用次数：
王宁章， 周长川， WANG NINGZHANG， ZHOU CHANGCHUAN 计算机与电子信息学院,广西大学,530004
微计算机信息 MICROCOMPUTER INFORMATION 2007，23(29) 2次
参考文献(2条) 1.Behzad Razavi.余志平.周润德 射频微电子 2006
流可以，表示一如下＝：ｍｋ％（击）％，老吩２彘
ｖ－是ＭＯＳ管的饱和速度，Ｖ乎Ｖ旷Ｖ疆称为栅过驱电压．、ｋ 为栅源偏置电压，¨为有效迁移率，Ｖ髓为阈值电压。０为迁移
率的衰减系数，０的值可以通过估计得到。利用泰勒展开式，计
ｌＩＰ３：８ＶｓａｔＬｅｆｆＶ。ｄ（１＋盟×１＋—！监Ｌ）２ 算Ｌ－的泰勒系数，可以推出短沟道ＭＯＳ管的ｌＩＰ３的表达式为：
2.段晓峰.陈向东.黎文模 0.5umCMOS工艺参数电流反馈运算放大器[期刊论文]-微计算机信息 2006(11)
相似文献(9条)
1.期刊论文 王宁章.周长川.WANG Ning Zhang.ZHOU Chang Chuan 2.4GHz 0.18μm CMOS低噪声放大器分析与设计
-电子技术应用2007,33(7)
鎏；堕
图４ Ｓ参数和噪声系数的仿真结果图
在设计过程中，充分考虑了电感Ｏ值对噪声的影响，使用 ＩＮＤＱ模型来模拟电感，Ｏ值设为６，中心频率设为２．４ＧＨｚ，电感 的值一般不超过７ｎｉｌ．采用１．５Ｖ电源供电。
上图可以看出，低噪声放大器工作在２．４ＧＨｚ时．噪声系散 （ｎｏｉｓｅ矗鼬蚋为１．７６８ｄＢ，噪声系数较低；正向传输增益ｓ２１大于 ２０ｄＢ，具有较高的增益；ＳＩＩ、￥２２在工作频率２．４ＧＨｚ处达到援 值。说明输入、输出阻抗匹配良好，Ｓ１１等于—２６．ｔ３７ｄＢ，Ｓ２２等 于－４１．３２３ｄＢ，说明回波损耗很小；￥１２为一３４．５３２ｄＢ。说明反向 隔离特性比较理想。
电子设计
文章编号：１００８－０５７０（２００７）１０＿４－ｏ“２—ｎ２
中文核心期刊‘微计算机信息＇（嵌入式与ＳＯＣ）２００７年第２３卷第１０—２期
２．４ Ｇ Ｈｚ射频低噪声放大器分析与设计
Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅｓｉｇｎ ｏｆ ａ ２．４ ＧＨｚ Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｌｏｗ－Ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ
2.学位论文 谢婷婷 0.18μmCMOS工艺5GHz WLAN低噪声放大器和Low-IF下变频器 2003
最近十年,网络与无线通信的迅猛发展极大地推动了社会的信息化进程.一方面,各种信息,包括文字、图片、声音和图像,广泛地通过网络传播到信息 终端,网络的各种业务已渗透到各行各业.另一方面,各种无线通信技术的广泛应用已经使人类摆脱了通信场所的限制,基本实现了随时随地通信的梦想.为 了适应信息爆炸增长对通信领域的更高要求,人们渴望将网络和无线通信的优点合而为一.具体米说,就是人们的智能终端不需要通过不同类型的连接线米 连接,而是直接以无线方式、低成本接入当地的有线网络,实时地共享并交换各种信息资源,无线局域网(WLAN)技术正是在这种背景下产生的.本课题采用 TSMC 0.18μm的CMOS工艺设计并实现用于IEEE 802.11a 5GHz WLAN系统的射频接收机中的低噪声放大器(LNA)和低中频下变频器(Dowr Converter).其中 ,LNA的主要功能是将天线接收到的微弱信号在引入较低的噪声的情况下进行放大.输入端要求实现50欧姆阻抗匹配.Down Converter将LNA输出的信号与本 振信号(LO)混频产生低中频信号,要求噪声低、线性度高并提供适当的增益.本论文第二章介绍接收机的基本结构及其性能参数.第三章介绍了集成电路的 工艺渠道,工艺选择和设计流程.第四章介绍了LNA阻抗匹配的几种结构,在此基础上确定了源极电感反馈式结构.然后对LNA的噪声进行了分析和优化,给出 了电路的仿真结果.论文第五章首先介绍变频器的基本原理和几种不同的电路结构,引入了差分平衡Gilbert式结构,通过对变频器噪声机理的分析,在原有 的结构上增加了电流注入模块.最后给出了电路的仿真结果和芯片照片.第六章介绍芯片的测试,包括在片测试和基片测试,LNA的测试结果表明电路工作在 4.7GHz的增益为15.7dB,噪声为2.5dB,1dB增益压缩点对应的输入功率为-9.6dBm,基本满足指标.变频器的测试工作已在进行中.
ＩＰ３ｌ、ＩＬＰ３２。根据公式回，可以估计出系统的ｌＩＰ３约为２．３４ｄＢｍ。
图３ ＩＩＰ３与的变化关系网
３电路仿真结果及讨论
车设计是基于ＴＳＭＣ的０．１８９ｉｎ工艺．采用ＢＳＩＭ３Ｖ３．２模 型．利用ＡＤＳ２００５Ａ（ＡｄｖａｎｃｅｄＤｅｓｉ印Ｓｙｓｔｅｍ）：进行设计和仿真， 取得了较好的效果。噪声系数和Ｓ参数的仿真结果如下罔所示！
２｝‘ｄ）ｏＬｅｆ ＣｏｓＲｓＱ：ｐ 变大，会使功耗增加、增益降低。需要选择合适的栅宽度，以实
现优异的噪声性能，按照功率约束条件下的设计方法。得到ＭＩ 的最优栅宽度：
ｗｏｐｔ
ｃ叵是单位面积栅氧化层电容，ｋ是有效栅长，这两个参数 由工艺决定。Ｑ。是最佳品质因数。根据ＴＳＭＣ ０．１８１ｘｍ ＣＭＯＳ工 艺参数，通过计算可以得到Ｗ戚，Ｍ２的栅宽度取Ｍ１栅宽度的１，
。＋
· ’：
Ａｂｓｔｒａｃｔ：Ｔｈｅ ａｓｐｅｃｔｓ ｏｆ ｎｏｉｓｅ。ｌｉｎｅａｒｉｔｙ，ｉｍｐｅｄａｎｃｅ ｍａｓｈｉｎｇ，ｔｈｅ ｄｅｓｉｇｎ ｍｅｔｈｏｄｄｏ舒０ｆ ｔｈｅ［ｏｗ－ｎｏｉ∞ａｍｐｌｉｆｉｅｒ ｉｓ ｐｒｅｓｅａａｔｅｄ ｉｎ ｄｅ－
ｔａｉｌ．ｂａｓｅｄ ｔｈｅ ｐｒｉｎｃｉｐｌｅ ｏｆ ｔｈｅ ｌｏｗ－ｎｏｉｓＢ ａｍｐｌｉｆｉｅｒ．Ｔｈｉｓ ｃｉｒｃｕｉｔ ｉｓ ｄｅｓｉｇｎｅｄ ｉｎ ａ ＴＳＭＣ ０．１８ｐａｎ ＣＭＯＳ ｐｒｏｃｅｓｓ ａｎｄ ｓｉｍｕｌａｔｅｄ埘ｔＩＩ
基于低噪声放大器设计原理,从噪声、线性度、阻抗匹配等方面详细讨论了低噪声放大器的设计.电路采用TSMC 0.18μm CMOS工艺进行设计,利用 ADS2005A对电路进行谐波平衡、S参数分析及双音测试,结果表明,其噪声系数为1.795dB,正向增益为17.35dB,IIP3约为-1.43dBm,功耗约8.96mW.
Ｋｅｙ ｗｏｒｄｓ：Ｌｏｗ－ｎｏｉｓｅ Ａｍｐｌｉｆｉｅｒ皿ＮＡ）．Ｌｉｎｅａｒｉｔｙ．Ｍａｔｃｈ
１引言
现代无线通讯设备不断地朝着低成本、便携式的方向发展。
使得基于ＣＭＯＳ工艺的射频集成电路设计成为近年来的研究 热点。射频低噪声放大器旺擅ＬＮＡ）是无线通信系统射频接收机 前端的关键模块．它必须在一定的功耗条件下提供足够的增益． 优异的噪声性能。良好的线性度．足够的增益可以抑制后续级模 块的噪声．优异的噪声性能几乎央定整个接收机的噪声性能． 良好的线性度可以使其在较大的信号动态范围内正常工作。
构级联而成．系统的输人三阶交词点ｌｌＰ３（ｉｎｐｕｔ－ｒｅｆｅｎｅｄ ｔｈｉｒｄ— ｏｒｄｅｒ ｉｍｅｒｃｅｐｔ ｐｏｉｎ０．可以表示为：
丽Ｉ 。砰＋１ 育＋ｋ‘，Ｂ’１／Ｐ口 ３２２… ｝ｔ （５）
其中ＨＦ３Ｉ、ｌＩＰ３：分别表示ＭＩ和Ｍ３的输＾三阶变调点。由 于啦表示Ｍ１的增益，且瑾１大于１，所以系统的线性度主要由 后一级的线性度央定。工作在饱和区的短沟道ＭＯＳ管的捕极电
１０。因为ｃｐ＝１２Ｗ印ｆ‘盯ｃ甜ＣＰ的值一定，根据公式（２），可以得 到ｃ一。已知０．１８ｐ。ｍＣＭＯＳ工艺的截止频率‘可以达到４０ＧＨｚ 以上，根据公式（３）、（４），可以得到ｋ、ｋ的值，由于电感与衬底阃 寄生电容以及栅电阻的影响，ｋ的值要比计算得到的值要小。
２．３线性度分析和Ｍ３宽度的选取
图 １所示Ｃａｓｅｏｄｅ结构ＲＦ ＬＮＡ可以等效为两级非线性结
ｋ、Ｌ的值变小，改善了噪声性能，也易于使用ＣＭＯＳ工艺实现。 输出匹配主要是由ｋ、Ｌ和ｃｄ相匹配完成。ｋ和Ｃ。主要完
成输出匹配，为了调节Ｓ１１、￥２２参数，引人了电感Ｌ。如果Ｌ的值
变大，ＩＳｌｌｌｌ蟹／值变大，而ＩＳ２２ｌ的值变小，反之也成立．可以利用Ｌ
来调节Ｓｌｌ、￥２２参数，使输人、输出阻抗匹配达到理想的效果。
宽度，来提高橱过驱电压、０，增大ＭＯＳ管的线性度。图３给出 了Ｖｄ与Ⅲ１３的关系，可以看出ＩＩＰ３随着、０的变大而变大。
由于系统的线性度主要由Ｍ３决定，为了得到较好的线性度。
Ｍ３管的栅宽度取ＭＩ管的一半。通过测量ｖ。，根据工艺参效计算 得到ｅ，我们可以估计出ｌＩＰ３的值。测量Ｍｌ管和Ｍ３管的栅过驱
电压ｖ础和Ｖ吨，根据公式旧，可以计算得到Ｍ１管和Ｍ３管的Ｉ．
ＡＤＳ２００５Ａ．Ｒｅｓｕｌｔｓ ｆｒｏｍ ｓｉｍｕｌａｔｉｏｎ ｓｈｏｗ ｔｈａｔ ｔｈｅ ｃｉｒｃｕｉｔ ｈａｓ ａ ｎｏｉｓｅ ｆｉｇｕｒｅ ０ｆ １．７６８ｄＢ，ａ ｆｏｒｗａｒｄ ｐｏｗｅｒ ｇａｉｎ ｏｆ ２０．３６ ｄＢ，蛐ｌＩＰ３
０ｆ ２．３４ｄＢｍ．ａｎｄ ｔｈｅ ｐｏｗｅｒ ｄｉ％ｉｐａｔｉｏｎ ｉｓ ｂｅｌｏｗ １２ｍＷ ｈｏｍ ａ １．５ Ｖ ｓｕｐｐｌｙ．
（５３０００４广西大学计算机与电子信息学院）王宁章周长川
通讯地：吐：（５３０００４广西广西大学计算机与电子信息学院）王宁章
（收稿曰期：２００７９上３）（修稿日期．．２００７．１０．２５）
万方数据
邮局订阅号：８２．９４６ ３６０元，年一２４３—
2.4 GHz射频低噪声放大器分析与设计
作者： 作者单位： 刊名：
提供良好的隔离，并减小了Ｍ１漏栅电容Ｃｄ的影响。Ｍｌ和Ｍ２ 组成电流镜，由于电阻的阻值随温度变化．为了保持偏置支路稳
定，采用电流源ＳＲＣｌ提供稳定的偏置电流。Ｒｋ是偏置电阻，ｋ 和Ｉ’完成输人端口阻抗匹配，在第二级电路中．ｋ、Ｌ和ｃｄ完成 输出端口阻抗匹配，Ｃ。、Ｃｄ用于隔离直流信号。