数字电路实验指导书

合集下载
  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。

数字电路实验指导书1

数字电路实验指导书

计算机系用

计算机系硬件实验室

2实验一

逻辑门电路的研究

一、实验目的:

1.分析“门”的逻辑功能。2.分析“门”的控制功能。

3.熟悉门电路的逻辑交换及其功能的测试方法。

二、实验使用仪器和器件:

1.数字逻辑电路学习机一台。

2.万用表一块。

三、实验内容和步骤:

1.TTL集成门逻辑功能的测试:

⑴“与非门”逻辑功能的测试:

在学习机上插入74LS10芯片,任选一个三输入端“与非门”按表1完成逻辑功能的

测试(输入“1”态可悬空或接5V,“0”态接地)。

表1

输入逻辑状态输出逻辑

A B C

1 1 1

0 1 1

0 0 1

0 0 0

状态电位(V)

⑵用“与或非”门实现Z=AB+C的逻辑功能:

在学习机上插入74LS54芯片,做Z=AB+C逻辑功能的测试,完成表2的功能测试并

记录。

3表

2

输入逻辑状态输出逻辑

A B C

1 1 1

0 1 1

0 0 1

0 0 0

状态电位(V)

注意:测试前应将与或非门不用的与门组做适当处理。

2.“门”控制功能的测试:

⑴“与非”门控制功能的测试:

按图1接线,设A为信号输入端,输入单脉冲,B为控制端接控制逻辑电平“0”或

“1”。输出端Z接发光二极管(LED)进行状态显示,高电平时亮。按表3进行测试,总

结“封门”“开门”的规律。

图1 “与非门”控制功能测试电路

表3

A B Z A B Z

1

1

1

1

1

1

1

1

⑵用“与非门”组成下列电路,并测试它们的功能4“或”门: Z=A+B

“与”门: Z=AB “或非”门: Z=A+B “与或”门: Z=AB+CD

要求:画出电路图和测试记录表格,并完成逻辑功能的测试,总结控制功能的规律。

四、预习要求:

要求认真阅读实验指导书并完成要求自拟的实验电路和测试记录表格,本实验属于一

般验证性实验,学生应对所有测试表的结果可预先填好,实验时只做验证,且可做到胸

中有数,防止盲目性,增加自觉性。

五、实验报告要求:

总结“与非”、“与”、“或”、“或非”门的控制功能。

六、思考题:

1.为什么TTL与非门的输入端悬空则相当于输入逻辑“1”电平,CMOS与非门能否这

样处理

2.与或非门不用的与门组如何处理

5实验二

组合逻辑电路设计

一、

实验目的:

1.学会用集成TTL门构成组合逻辑电路。

2.通过实验手段实现所设计的电路。

二、实验内容:

1.比较器电路设计:

有二位二进制数A1A0和B1B0试比较其大、小、相等三种逻辑,其中A1B1为高位数,A0B0为低位数,x、y、z为比较结果的输出。如图2所示。

图2 比较器示意图

2.设计一个能完成如下功能的发电机组供电控制电路:

某工厂有四台用电设备:A、B、C、D其中

A设备用电 5KW

B设备用电 10KW

C设备用电 12KW

D设备用电 18KW

使用过程中不允许A、B两台用电设备同时使用。

现有供电机组三台:

x容量 10KW

y容量 15KW

z容量 20KW

为了节约能源,要求按用电状况合理启动供电机组,设计出供电机组控制逻辑(1表示供电和用电,0表示不供电不用电)。用与非与非式实现。

6三、实验前的准备:

1.复习组合电路的设计方法。

2.根据任务要求设计逻辑电路,拟定实验步骤,提出器材名单。

3.复习组合电路竞争冒险现象产生的原因及消除方法。

四、实验报告要求:

1.写出设计过程,画出电路逻辑图,记录实验验证结果。

2.总结实验中所出现的问题,分析原因及解决方法。

3.分析所设计的电路能否出现竞争冒险现象。

7实验三集成触发器

一、实验目的:

掌握基本RS、JK、D及T'触发器的逻辑功能。

二、实验任务与步骤:

1.基本RS触发器逻辑功能的测试:

基本RS触发器常与机械按钮开关相配合构成去弹跳按钮开关,用以产生单脉冲做单

脉冲源使用。学习机上使用的单脉冲就是这样产生的。如图3所示,图4则表明它不能

给出清晰的单脉冲。

图3 基本RS触发器

图4 简单逻辑开关给出的有弹跳信号

按表4完成图3电路的功能测试,SW按钮开关可用一端接地的引线代替,将引线的

另一端由S端移向R端一次,相当于手按了一下SW按钮开关。R、S上的“-”号表明低

电平激励,高电平不起作用。

8表4

R S Q Q

0 0

0 1

1 0

1 1

2.集成JK触发器

图5是JK触发器的逻辑符号图,其中:

SD为异步置位端,小圆圈表示低电平有效。

RD为异步清除(复位)端。JK为同步控制输入端。它们只有在SD,RD为高电平时才起作用,JK的状态将告诉触发器在下一个时钟脉冲作用时该怎样动作。请注意CP输入端

的小圆圈代表CP脉冲下降沿起作用。三角符号表示该触发器为边沿触发。如果

相关文档
最新文档