多功能数字抢答器设计

电子技术课程设计题目：多功能数字显示抢答器设计

院（系）名称信息工程学院

专业班级10 普本测控

学号100119030

学生姓名刘新雅

指导教师乐丽琴

2012年12月12日

摘要

在现代社会生活中，智力竞赛作为一种生动活泼的教育形式和方法能够引起观众极大兴趣。而在竞赛中往往分为几组参加，这时针对主持人提出的问题，各组一般要进行抢答，对于抢答，要判定哪组先按键，为了公正，这就要有一种逻辑电路抢答器作为裁判员，抢答器刚好为这种比赛提供了方便。整个流程是任一组选手按下抢答按钮，经编码器编码后输出一组二进制代码传送给D触发器，同时编码器输出的代码通过发光二极管所组成的或门输出高电平，使RS触发器置0，D触发器的脉冲为低电平，编码器传送到D触发器的二进制代码被D触发器锁存，经译码器，把锁存的数据通过数码管显示出来。

关键词：编码器40147，锁存器CC4042，译码器CC4511，数码管

目录

1 绪论 (5)

1.1课题描述 (5)

1.2设计目的......................................................................................................................

错误！未定义书签。

1.3 设计任务及要求..........................................................................................................错误！未定义书签。

2 基本工作原理及框图 ........................................................................ 错误！未定义书签。

3 整体电路设计 (2)

3.1工作原理 (2)

3.2 8路智力竞赛抢答器的原理图 (2)

4 相关芯片及硬件电路设计 (3)

4.1 数码显示译码器 (3)

4.2 CC4511芯片功能特性及说明 (3)

4.3 CC4042芯片的功能特性.及功能说明 (6)

4.4 CC40147芯片的功能特性 (7)

总结 (9)

致谢 (10)

参考文献 (11)

1 绪论 1.1 课题描述

现在，工厂、学校和电视台等单位经常举办各种智力竞赛, 抢答记分器是必要设备。在我校举行的各种竞赛中我们经常看到有抢答的环节，举办方多数采用让选手通过举答题板的方法判断选手的答题权，这在某种程度上会因为主持人的主观误断造成比赛的不公平性。就这个问题，本课题研究的内容就是以数字集成芯片CC4511、CC4042和CC40147为主要控制元件，设计出一种8路智力竞赛抢答硬件。 1.2 设计目的

1）掌握8人抢答器电路的设计、组装与调试方法。 2）熟悉数字集成电路的设计和使用方法。 1.3 设计任务及要求

1）能实现8路的智能抢答器显示。

2）鉴别出8个输出信号中的第一个到来者，而对随后到来的其他输入信号不再输出和做出响应，数码管LED 可显示抢答到的顺序。 2 基本工作原理及框图

本课程设计的8路智力竞赛抢答器由抢答器系统、优先编码器系统、锁存器系统、译码器系统、译码显示系统，控制电路构成。其基本工作原理：接通电源后，主持人将开关拨到“清除”状态，抢答器处于禁止状态，然后主持人按下复位开关，选手开始抢答，抢答器完成，主持人看译码显示器数字确定抢答到的选手。基本工作原理框图如图1所示。

图1 基本工作原理框图

3 整体电路设计

优先编码器CC40147

抢答器

锁存器

CC4042

译码器CC4511

译码显示

控制电路 主持人控制开关

3.1 工作原理

本抢答器电路主要用10线-4线优先编码器CC40147，锁存器CC4042（四D 锁存器），4线-7线译码器CC4511，或非门CC4001，数码管BS202，电阻20K2只，10K8只，电容100PF1只。电路工作时CC4042的极性控制端为高电平，CP 端电平有CC4001所构成的RS 触发器输出端决定。 3.2 8路智力竞赛抢答器的原理图

当主持人按一下SB0时，RS 触发器置1，D 触发器处于接受状态，若此时任一选手按下按钮，比如SB3按下编码器输出为0101，D 触发器的输出也是0101，同时编码器的输出0101通过4个发光二极管VD1VD2VD3VD4所组成的或门输出高电平，使RS 触发器置0，D 触发器的CP 端为0，D 触发器的状态被锁存为0101，经CC4511译码器后，LED 数码管显示数字“5”，此时若其他选手按下按钮，由于D 触发器处于锁存状态，不再接收信号，数码管所显示的数字不再变化。进行下一轮抢答时，主持人需要再按下按钮SB0,D 触发器的CP 端重新为1，D 触发器又处于接受状态，可以再次进行抢答。其工作原理图如图2所示。

/L T A 2

a

L E

b A 0

A 1

A 3

/BI c d e f g

CC4511

Q 0

Q 1Q 2Q 3

D 0

D 1

D 2

D 3

CP

P O L

CC4042

+V D D

Y 0

Y 1Y 2Y 3

I9

I1

I2

I3

I4

I5

I6

I7

I8

CC40147

+V D D

I0

+V D D

>=1

>=1

20K

SB 0

1000p F

+V D D

20K

CC 4001

V D 1

V D 4

10K *8

SB 1

SB 8

+V D D

图2 8路智力竞赛抢答器的原理图

4 相关芯片及硬件电路设计 4.1 数码显示译码器