高速数字电路设计与实现-Read
合集下载
相关主题
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
•PCB板中的传输线分析
–对某参数：
•微带传输线
•带状传输线
–对于同样的电介质，
•微带传输线的传输速度要比带状传输线的快
•一般微带传输线的阻抗也比带状传输线的高。
4、反射及端接技术
•传输线上只要出现阻抗不连续点就会出现信号的反射现象
•信号线的源端和负载端、过孔、走线分支点、走线的拐点等位置都存在阻抗变化，会发生信号的反射。
高速数字电路设计与实现
•高速数字电路简介
•信号完整性
•电路的调试与测试
•电路板级设计
1、高速数字电路简介
•电磁继电器、电子管、晶体管、集成电路
•空中飞线连接、单面敷铜板、双层电路板、多层电路板
•从数字电路的发展来看，高速是电路发展的趋势
•高速来自百度文库字设计和低速数字设计相比最大差异在于无源元件的行为。这些无源元件包括导线、电路板、集成电路的封装和电路板上的过孔等等。
–地弹与管脚数N成正比，所以在实际的数字系统中应尽量避免地址/数据总线出现由FFFF变成0000的情况2rTV∆
1、电路调试与测试原因
•随着数字系统规模的增大、复杂程度的提高，电路测试及可靠性设计变得越来越重要。
•为实现复杂系统的有效测试所花费的时间通常比完成功能设计的时间还要长
•目前器件的管脚数高达1000，不远的将来要增加到2000，4000和更高。使用这些高集成度的封装导致超密，超复杂的系统都挤在一个20层的使用微过孔和内建（build-up）技术的电路板上。
•系统设计中的最基本要求之一就是系统的可测试性
2、电路的可测性
•可测试性指的是产品能及时准确地确定其状态（可工作、不可工作、性能下降）和隔离其内部故障的设计特性。
•电路板的可测性是指电路板调试过程中集成电路芯片功能的可测性和电路板上电路功能可测性
•集成电路的可测试性方法有多种：针对性可测试性设计方法、扫描路径法、内建自测试、边界扫描技术等
•当器件输出信号有翻转时，就会产生噪声短脉冲。
•当系统的速度越快或同时转换逻辑状态的I/O管脚个数越多时就越容易造成接地反弹。
•地弹的改善方法
–接地反弹与引线电感成正比，所以应尽量减少分布电感量
–地弹与负载电容成正比，所以应该尽量采用输入电容较小的器件
–地弹与成正比，所以应尽量采用上升沿变化缓的器件
•在低速电路中，无源电路元件仅有封装部分对电路造成部分的影响
•在高速电路中，所有无源电路元件都影响电路的性能。
•高速数字设计就是研究这些无源电路元件对电路造成的各种影响，如：对信号传输的影响（振铃和反射），信号间的相互作用（串扰），和自然界的相互作用（电磁干扰）等等
•到底多高的速度才能称为高速？
–目前还没有一个权威的频率界限，工程上一般认为超过30MHz就是高速电路，也有的人认为是25MHz或50MHz。
•其他信号反射原因：
–印制板电路中的过孔
–走线分支点
–走线拐点
5、串扰及其改善
•串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。
•串扰的改善方法
–地平面在串扰的问题上起着至关重要的作用
–拉大两条信号线之间的距离，减小耦合程度
–相邻信号层信号尽量相互垂直或成一定的角度
–然而在高速电路的设计中，我们更关心的是信号的上升、下降时间。对于频率不高，但是边沿陡峭的信号仍然会存在某些高频信号的特性。
–由于频率较高的信号边沿必定很陡，所以通常把这二者混为一谈。
•而在高速电路中，由于时钟速率的提高，电路中的连线不能够再被当作理想导线，应该看成是传输线，电路通常需要用分布参数模型来分析
•优点：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。
•缺点：当信号逻辑转换时，由于的分压作用，在源端会出现半波幅度的信号，会出现不正确的逻辑态。并且由于在信号通路上加接了元件，增加了RC时间常数从而减缓了负载端信号的上升时间，因而不适合用于高频信号通路（如高速时钟等）。
•简单并行端接–在输出为高电平状态时，这种并行端接电路消耗的电流过大，对于50Ω的端接负载，维持TTL高电平消耗电流高达48mA，因此一般器件很难可靠地支持这种端接电路。
•如果负载阻抗小于传输线特性阻抗，反射电压为负，反之，如果负载阻抗大于传输线特性阻抗，反射电压为正。
•反射造成了信号振铃现象，如果振铃的幅度过大，一方面可能造成信号电平的误判断，另一方可能会对器件造成损坏。
•信号到负载端后部分信号会向源端反射，这部分信号由负载端反射系数决定
•从负载端反射回来的信号经过传输线又传回源端，源端有将其一部分反射回负载端，这部分由源反射系数决定：
•对电路板级可测性设计的一些考虑
–信号探测点
–子系统的独立性
•信号质量差（不完整）的原因主要有：反射、串扰、地弹等等
•不完整的信号现象有：过冲、欠冲、阻尼震荡、非单调等。
3、传输线理论
•传输线是微波技术中最重要的基本元件之一，，传输线的研究涉及很多复杂的理论。
•在高速数字设计中只涉及到四种：同轴电缆、双绞线、微带线和带状线
•最重要参数：传输线的特性阻抗和信号在传输线中的时延。
–高速信号线尽量走在贴近地平面的信号层里，以减小走线与地平面之间的距离
–减小高速信号走线的长度，否则高速信号附近的会有更多的信号受其影响
–在速度满足要求的前提下，使用上升沿较缓的驱动器
6、地弹及其改善
•由于输出信号的翻转导致芯片内部参考地电压的飘移叫做地弹
•接地反弹的噪声主要是源自于电源路径以及IC封装所造成的分布电感。
•对于理想的情况，希望在负载端得到的信号没有任何振铃，有三种方法可以达到这样的目的：
–一是使负载反射系数为0，即 ，这可以消除信号的一次反射，可以采用负载端并行端接来实现；
–二是使源端反射系数为0，即 ，这可以消除信号的二次反射，可以采用源端串行端接来实现；
–三是使用短线。在信号走线可以认为是短线的情况下，可视为1，信号传输没有幅度衰减和相位时延。
•工程上一般认为，对于印刷电路板上的走线或点对点的电导线长度只要大于上升沿长度的1/6，电路就体现出分布参数特性。
2、信号完整性
•由集成电路芯片构成的电子系统更是朝着大规模、小体积、高速度的方向发展的。
•信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量，即实际传输信号与理想信号的一致性。
–对某参数：
•微带传输线
•带状传输线
–对于同样的电介质，
•微带传输线的传输速度要比带状传输线的快
•一般微带传输线的阻抗也比带状传输线的高。
4、反射及端接技术
•传输线上只要出现阻抗不连续点就会出现信号的反射现象
•信号线的源端和负载端、过孔、走线分支点、走线的拐点等位置都存在阻抗变化，会发生信号的反射。
高速数字电路设计与实现
•高速数字电路简介
•信号完整性
•电路的调试与测试
•电路板级设计
1、高速数字电路简介
•电磁继电器、电子管、晶体管、集成电路
•空中飞线连接、单面敷铜板、双层电路板、多层电路板
•从数字电路的发展来看，高速是电路发展的趋势
•高速来自百度文库字设计和低速数字设计相比最大差异在于无源元件的行为。这些无源元件包括导线、电路板、集成电路的封装和电路板上的过孔等等。
–地弹与管脚数N成正比，所以在实际的数字系统中应尽量避免地址/数据总线出现由FFFF变成0000的情况2rTV∆
1、电路调试与测试原因
•随着数字系统规模的增大、复杂程度的提高，电路测试及可靠性设计变得越来越重要。
•为实现复杂系统的有效测试所花费的时间通常比完成功能设计的时间还要长
•目前器件的管脚数高达1000，不远的将来要增加到2000，4000和更高。使用这些高集成度的封装导致超密，超复杂的系统都挤在一个20层的使用微过孔和内建（build-up）技术的电路板上。
•系统设计中的最基本要求之一就是系统的可测试性
2、电路的可测性
•可测试性指的是产品能及时准确地确定其状态（可工作、不可工作、性能下降）和隔离其内部故障的设计特性。
•电路板的可测性是指电路板调试过程中集成电路芯片功能的可测性和电路板上电路功能可测性
•集成电路的可测试性方法有多种：针对性可测试性设计方法、扫描路径法、内建自测试、边界扫描技术等
•当器件输出信号有翻转时，就会产生噪声短脉冲。
•当系统的速度越快或同时转换逻辑状态的I/O管脚个数越多时就越容易造成接地反弹。
•地弹的改善方法
–接地反弹与引线电感成正比，所以应尽量减少分布电感量
–地弹与负载电容成正比，所以应该尽量采用输入电容较小的器件
–地弹与成正比，所以应尽量采用上升沿变化缓的器件
•在低速电路中，无源电路元件仅有封装部分对电路造成部分的影响
•在高速电路中，所有无源电路元件都影响电路的性能。
•高速数字设计就是研究这些无源电路元件对电路造成的各种影响，如：对信号传输的影响（振铃和反射），信号间的相互作用（串扰），和自然界的相互作用（电磁干扰）等等
•到底多高的速度才能称为高速？
–目前还没有一个权威的频率界限，工程上一般认为超过30MHz就是高速电路，也有的人认为是25MHz或50MHz。
•其他信号反射原因：
–印制板电路中的过孔
–走线分支点
–走线拐点
5、串扰及其改善
•串扰是指当信号在传输线上传播时，因电磁耦合对相邻的传输线产生的不期望的电压噪声干扰。
•串扰的改善方法
–地平面在串扰的问题上起着至关重要的作用
–拉大两条信号线之间的距离，减小耦合程度
–相邻信号层信号尽量相互垂直或成一定的角度
–然而在高速电路的设计中，我们更关心的是信号的上升、下降时间。对于频率不高，但是边沿陡峭的信号仍然会存在某些高频信号的特性。
–由于频率较高的信号边沿必定很陡，所以通常把这二者混为一谈。
•而在高速电路中，由于时钟速率的提高，电路中的连线不能够再被当作理想导线，应该看成是传输线，电路通常需要用分布参数模型来分析
•优点：每条线只需要一个端接电阻，无需与电源相连接，消耗功率小。
•缺点：当信号逻辑转换时，由于的分压作用，在源端会出现半波幅度的信号，会出现不正确的逻辑态。并且由于在信号通路上加接了元件，增加了RC时间常数从而减缓了负载端信号的上升时间，因而不适合用于高频信号通路（如高速时钟等）。
•简单并行端接–在输出为高电平状态时，这种并行端接电路消耗的电流过大，对于50Ω的端接负载，维持TTL高电平消耗电流高达48mA，因此一般器件很难可靠地支持这种端接电路。
•如果负载阻抗小于传输线特性阻抗，反射电压为负，反之，如果负载阻抗大于传输线特性阻抗，反射电压为正。
•反射造成了信号振铃现象，如果振铃的幅度过大，一方面可能造成信号电平的误判断，另一方可能会对器件造成损坏。
•信号到负载端后部分信号会向源端反射，这部分信号由负载端反射系数决定
•从负载端反射回来的信号经过传输线又传回源端，源端有将其一部分反射回负载端，这部分由源反射系数决定：
•对电路板级可测性设计的一些考虑
–信号探测点
–子系统的独立性
•信号质量差（不完整）的原因主要有：反射、串扰、地弹等等
•不完整的信号现象有：过冲、欠冲、阻尼震荡、非单调等。
3、传输线理论
•传输线是微波技术中最重要的基本元件之一，，传输线的研究涉及很多复杂的理论。
•在高速数字设计中只涉及到四种：同轴电缆、双绞线、微带线和带状线
•最重要参数：传输线的特性阻抗和信号在传输线中的时延。
–高速信号线尽量走在贴近地平面的信号层里，以减小走线与地平面之间的距离
–减小高速信号走线的长度，否则高速信号附近的会有更多的信号受其影响
–在速度满足要求的前提下，使用上升沿较缓的驱动器
6、地弹及其改善
•由于输出信号的翻转导致芯片内部参考地电压的飘移叫做地弹
•接地反弹的噪声主要是源自于电源路径以及IC封装所造成的分布电感。
•对于理想的情况，希望在负载端得到的信号没有任何振铃，有三种方法可以达到这样的目的：
–一是使负载反射系数为0，即 ，这可以消除信号的一次反射，可以采用负载端并行端接来实现；
–二是使源端反射系数为0，即 ，这可以消除信号的二次反射，可以采用源端串行端接来实现；
–三是使用短线。在信号走线可以认为是短线的情况下，可视为1，信号传输没有幅度衰减和相位时延。
•工程上一般认为，对于印刷电路板上的走线或点对点的电导线长度只要大于上升沿长度的1/6，电路就体现出分布参数特性。
2、信号完整性
•由集成电路芯片构成的电子系统更是朝着大规模、小体积、高速度的方向发展的。
•信号完整性（Signal Integrity,简称SI）是指在信号线上的信号质量，即实际传输信号与理想信号的一致性。