IGBT应用中的硅蚀刻工艺

合集下载

光伏逆变器IGBT_硅脂涂敷工艺研究

光伏逆变器IGBT_硅脂涂敷工艺研究

- 60 -工 业 技 术我国是能源生产大国,也是一个能源消费大国。

随着太阳能电池技术不断发展,太阳电池生产成本和光伏发电成本快速下降,在各项光伏政策的支持下,我国光伏发电市场继续保持快速发展[1]。

IGBT 硅脂涂敷工艺是光伏逆变器生产的核心工序,导热硅脂是其关键物料。

导热硅脂成分为硅油和填料,目前被广泛应用于散热器与IGBT 安装面,其目的在于填补各器件安装面与散热器间的间隙,以取得更均匀、更有效的散热效果,避免器件由温度过高导致损坏。

为保证导热硅脂均匀分布在IGBT 上,其涂敷工艺至关重要[2]。

改进涂敷工艺可以有效提高生产效率,降低生产成本,提高产品的竞争力,在保证质量的前提下降低导热硅脂的黏度,提高导热硅脂的均匀性,减少涂敷时间,提高产能,增加企业效益。

产能较低会造成能源浪费并增加生产成本,可以通过降低涂敷硅脂的劳动强度来提高逆变器质量和生产效率,达到节能降耗的目的,这也是我公司逆变器开发工作的重中之重。

该文采取调整导热硅脂黏度的方法对光伏逆变器IGBT 硅脂涂敷工艺进行改进。

1 改进前IGBT 硅脂涂敷工艺存在的问题光伏逆变市场竞争日益加剧,对高效光伏逆变器的生产提出了更高要求,功能测试稳定、电性能逆变效率高以及使用寿命长是光伏逆变器的发展趋势。

随着市场竞争白热化,高性能、低成本的逆变器成为众多逆变器企业的研究和开发重点。

我公司光伏逆变器包括集散式、集中式和组串式系列,逆变功率不同,元器件规格即不同。

市场上以集散式与组串式系列逆变器为主,该文以大功率集散式逆变器为研究对象。

集散式逆变器硅脂涂敷工艺存在硅脂厚度不匀称、涂敷难度大等问题,导致产品性能不稳定,经功率测试和满载测试发现大量异常数据。

2 改进方案IGBT 硅脂涂敷工艺相同的条件下,通过调整导热硅脂黏度来确保导热硅脂热导率及热阻值。

热导率是截面积为1m 2的柱体沿轴向1m 距离且温差为1K (1K =1℃)时的热传导功率,数值越大,表明该材料的热传递速度越快且导热性能越好。

igbt工艺流程

igbt工艺流程

igbt工艺流程IGBT(Insulated Gate Bipolar Transistor)是一种高压大功率晶体管,广泛应用于电力电子设备中。

IGBT工艺流程是制造IGBT芯片的步骤,下面将介绍一下IGBT工艺流程的主要步骤。

首先,IGBT工艺流程的第一步是制备绝缘衬底。

在这一步骤中,我们使用硅片作为绝缘衬底,通过化学气相沉积或熔融法制备出高质量的绝缘层。

绝缘层的主要作用是隔离IGBT芯片中的各个功能层,确保它们不会相互干扰。

第二步是形成N型区。

在这一步骤中,我们使用掺杂技术将硅片的一部分掺杂成N型硅,形成N型区。

N型区是IGBT芯片的主体,它决定了IGBT的导电性能。

掺杂过程通常采用离子注入或扩散技术,以保证N型区的深度和掺杂浓度符合设计要求。

第三步是形成P型区。

在这一步骤中,我们使用与第二步相似的掺杂技术将硅片的一部分掺杂成P型硅,形成P型区。

P 型区与N型区之间形成PN结,这是IGBT工作的关键。

掺杂过程中需要精确控制P型区的厚度和掺杂浓度,以保证PN结的性能和可靠性。

第四步是形成栅极。

在这一步骤中,我们使用光刻和蒸镀技术在N型区表面形成栅极结构。

栅极是IGBT的控制电极,通过控制栅极电压可以控制电流的流动。

栅极结构通常由多层金属和氧化物组成,以提高电极的导电性能和耐压能力。

第五步是形成结电极和源极。

在这一步骤中,我们使用金属蒸镀技术在P型区和N型区之间形成结电极和源极。

结电极和源极是IGBT芯片的输出电极,它们将电流引出芯片并传递给外部电路。

金属蒸镀技术可以确保结电极和源极的导电性能和连接可靠性。

最后一步是进行封装和测试。

在这一步骤中,我们将制备好的IGBT芯片封装成封装件,以保护芯片免受环境的影响。

封装过程包括将芯片连接到封装基底、封装成型、焊接电极线和密封管等步骤。

封装完成后,还需要进行电气性能和可靠性测试,确保IGBT芯片满足设计要求。

综上所述,IGBT工艺流程包括绝缘衬底制备、形成N型区、形成P型区、形成栅极、形成结电极和源极以及封装和测试等主要步骤。

IGBT器件及其制作工艺方法

IGBT器件及其制作工艺方法

IGBT器件及其制作工艺方法IGBT(Insulated Gate Bipolar Transistor)即绝缘栅双极晶体管,是一种晶体管和MOSFET的结合体,具有高压能力和高速开关特性,广泛应用于电力电子领域。

本文将介绍IGBT器件的结构和制作工艺方法。

IGBT器件的结构主要包含PN结、N沟道、金属栅极、绝缘层和N+漂移区。

其中,PN结由N型材料和P型材料形成,N沟道被PN结分隔为两部分,起到隔离和控制电流的作用。

金属栅极用于控制N沟道的导电性能,绝缘层用于隔离金属栅极和N沟道,防止漏电和干扰。

N+漂移区能够传输电流,并提供低电阻通路。

制作工艺方法如下:1.衬底制备:选择要求导电性好的硅材料作为衬底,通过切割和抛光等处理,得到平整的硅片。

2.衬底掺杂:将硅片放入离子注入设备中,用磷或砷元素进行离子注入,实现N型材料的掺杂。

3.遮膜制备:在硅片表面涂覆一层氧化层,然后通过光刻技术,制作出金属栅极的图案。

4.金属栅极制备:使用物理蒸发、溅射或化学气相沉积等方法,在遮膜上部涂覆金属材料,形成金属栅极。

5.绝缘层制备:利用化学气相沉积或溅射等技术,在金属栅极上涂覆一层高介电常数材料(如氮化硅),形成绝缘层。

6.N沟道制备:通过离子注入技术,向硅片的N型区域注入硼元素,形成P型区域,与N型区域形成PN结。

7.扩散区域制备:在N型区域的上方,掺入有掺杂剂(如金属铝),并在高温下进行扩散,形成扩散区域。

8.封装:将制作好的器件封装在封装盒中,形成完整的IGBT器件。

制作IGBT器件的工艺方法需要严格的工艺控制和精确的工艺步骤,以确保器件的性能和可靠性。

随着技术的发展,IGBT器件的制作工艺也在不断改进和优化,以满足不同应用领域的需求。

igbt工艺流程

igbt工艺流程

igbt工艺流程
《IGBT工艺流程》
IGBT(Insulated Gate Bipolar Transistor)是一种功率半导体器件,广泛应用于电力电子领域。

IGBT工艺流程是指将设备基
片(通常为硅材料)制作成IGBT器件的过程。

下面我们将了
解一下IGBT工艺流程的主要步骤。

首先,IGBT工艺流程的第一步是硅基片的准备。

这包括对硅
基片进行清洗和去除杂质,以确保后续的工艺步骤能够顺利进行。

接下来是薄膜沉积阶段。

在这个阶段,将一层氧化物和氮化物薄膜沉积在硅基片上,这些薄膜将用于形成IGBT器件的绝缘
层和通道层。

然后是光刻和蚀刻步骤。

在这个阶段,利用光刻技术将图形模式投影到硅基片上,并通过蚀刻过程将图案转移到硅基片上的薄膜层。

紧接着是离子注入阶段。

在这个阶段,通过注入不同类型的杂质离子来形成P型和N型区域,从而形成IGBT器件的结构。

最后是金属沉积和封装阶段。

在这个阶段,通过金属沉积和封装工艺,将连接线路、散热器等附加元件集成到IGBT器件中。

通过上述步骤,硅基片就可以成功制作成IGBT器件。

IGBT
工艺流程是一个复杂的工艺过程,需要精密的设备和严格的工艺控制,但是它为电力电子领域提供了高效、高性能的功率开关器件。

希望未来IGBT工艺流程能够不断改进,为电力电子领域带来更多创新的应用。

igbt芯片背面工艺流程

igbt芯片背面工艺流程

igbt芯片背面工艺流程IGBT芯片背面工艺流程是指在IGBT芯片的背面进行的一系列加工过程,主要包括薄膜沉积、光刻、蚀刻、陶瓷制备、金属化和包封等环节。

下面将详细介绍IGBT芯片背面工艺流程。

首先是薄膜沉积。

在背面工艺流程中,最先进行的是在芯片背面沉积一层绝缘材料,通常是氧化硅(SiO2)或氮化硅(Si3N4)薄膜。

这一层薄膜的作用是提高芯片的绝缘性能和保护芯片表面。

接下来是光刻。

光刻是通过投射光线来制作图形的一种工艺。

在IGBT芯片背面工艺流程中,通过光刻工艺在薄膜表面对需要制作的图形进行曝光,然后用化学溶液进行显影。

这一步骤主要是为后续的蚀刻做准备。

第三步是蚀刻。

蚀刻是将不需要的薄膜部分去除的一种工艺。

在IGBT芯片背面工艺流程中,通过化学溶液将光刻过程中未被曝光的薄膜部分溶解掉,从而得到所需的图形。

这一步骤也是为后续的陶瓷制备和金属化做准备。

接下来是陶瓷制备。

陶瓷制备是指在IGBT芯片背面制作导热陶瓷层。

导热陶瓷层主要是为了提高芯片的散热性能,降低芯片的工作温度。

通常使用氧化铝(Al2O3)进行制备,通过物理或化学方法将陶瓷粉末均匀涂覆在芯片背面。

然后是金属化。

金属化是在芯片背面制作金属层的过程。

通过物理或化学方法在陶瓷层上沉积一层金属,常用的金属有铜(Cu)或铝(Al)。

金属化的目的是提供电极的接触、导电和连接功能。

最后是包封。

在IGBT芯片背面工艺流程中,芯片需要进行封装,即用保护层将其封装起来,以防止外界因素对芯片的损害。

常见的封装材料有环氧树脂、瓷制品等,通过封装工艺将芯片背面完全封闭,保护芯片的稳定性和可靠性。

综上所述,IGBT芯片背面工艺流程包括薄膜沉积、光刻、蚀刻、陶瓷制备、金属化和包封等环节。

这些工艺步骤的完成,为IGBT芯片在背面实现电气和热学性能的优化提供了技术保障,提高了IGBT芯片的可靠性和稳定性。

igbt电源工艺流程

igbt电源工艺流程

igbt电源工艺流程IGBT电源工艺流程IGBT(Insulated Gate Bipolar Transistor)是一种高性能功率半导体器件,广泛应用于电力变换和驱动系统中。

IGBT电源的制造过程需要经过以下几个主要步骤:1.衬底制备:选择合适的衬底材料,通常使用硅材料。

然后对衬底进行加工,包括切割、抛光等工序,以得到需要的尺寸和平整度。

2.衬底清洗:将切割好的衬底放入清洗设备中,利用溶剂和超声波清洗来去除上面的杂质和污染物。

3.氧化:将清洗好的衬底放入氧化炉中进行氧化处理。

这个步骤会在衬底表面形成一层绝缘层,保护电路不受外部环境的干扰。

4.掩膜制备:通过掩模工艺,在衬底上涂覆一层感光胶。

然后使用特制的掩膜板进行光照,使胶层暴露出需要的图案。

5.显影:将经过光照的衬底放入显影液中,去除未暴露在光下的胶层,留下需要的图案。

6.蚀刻:将衬底放入蚀刻槽中,利用化学溶液蚀刻掉暴露在外的材料,形成所需的电路结构和器件。

7.电极制备:通过金属蒸镀或电镀工艺,在衬底的表面涂覆金属层,形成电极。

电极是IGBT电源中非常关键的组成部分,能够提供电力传输和连接的功能。

8.封装:将制造好的IGBT芯片封装到特制的塑料或金属外壳中,以提供保护和散热功能。

封装的种类和形状根据具体需求和应用来决定。

9.测试:对封装好的IGBT电源进行电性能测试,包括电阻、导通性、开关速度等参数的检测。

只有通过测试的电源才能出货。

10.标识和包装:对合格的IGBT电源进行标识和包装,包括型号、批次号、生产日期等信息的标注。

然后将其装入适当的包装盒中,以便运输和销售。

以上就是IGBT电源的制造工艺流程。

IGBT电源作为一种高性能功率电子器件,广泛应用于交流变换、驱动系统等领域。

通过严格的制造过程,可以确保IGBT电源的质量稳定性和可靠性,提高其使用寿命和工作效率。

igbt工艺技术

igbt工艺技术

igbt工艺技术IGBT(Insulated Gate Bipolar Transistor)是一种高性能功率半导体器件,具有低导通电阻、低开关损耗等特点,广泛应用于变频器、电动车辆、电力电子和储能系统等领域。

IGBT工艺技术是IGBT器件生产过程中的关键环节,对器件的性能和可靠性有着重要影响。

本文将从晶体生长、器件设计、掺杂、薄膜沉积、二次金属化等几个方面介绍IGBT工艺技术。

首先,晶体生长是IGBT工艺技术的第一步。

晶体生长可采用常规的单晶或多晶生长技术,其中单晶生长技术包括Czochralski法和Bridgman法,多晶生长技术包括硅锭法和悬浮区域法。

晶体生长过程中需要控制晶体的纯度、晶格缺陷等,以确保器件的电学性能和可靠性。

其次,器件设计是IGBT工艺技术的核心。

器件设计需要考虑IGBT的结构、面积和尺寸等参数,以满足不同应用需求。

同时,还需要优化器件的表面和结构,以降低漏电流和导通电阻,提高器件的开关速度和工作温度。

掺杂是IGBT工艺技术中的重要步骤。

掺杂可以通过离子注入、扩散和外延生长等方法实现,目的是改变晶体的电学特性。

掺杂过程中要控制掺杂剂的浓度和分布,并进行合适的退火处理,以提高掺杂的效果。

薄膜沉积是IGBT工艺技术中的另一个关键步骤。

薄膜沉积方法包括化学气相沉积(CVD)和物理气相沉积(PVD)等。

薄膜沉积主要用于制备绝缘层、隔离层和金属化层等,以降低漏电流和提高绝缘性能。

最后,二次金属化是IGBT工艺技术中的最后一步。

二次金属化通过蚀刻、沉积和光刻等工艺,将金属电极和金属导线连接到器件的活性区域,实现电流的输入和输出。

二次金属化还可以用于加固和保护器件结构,提高器件的可靠性和封装性能。

总之,IGBT工艺技术是保证IGBT器件性能和可靠性的关键环节。

通过控制晶体生长、优化器件设计、精确掺杂、薄膜沉积和二次金属化等工艺,可以制备出高性能的IGBT器件,满足各种应用需求。

IGBT工艺技术的不断创新和完善将进一步推动IGBT在能源转换和电力电子领域的应用。

igbt 器件和工艺技术

igbt 器件和工艺技术

igbt 器件和工艺技术IGBT(Insulated Gate Bipolar Transistor)是一种高压高功率晶体管器件。

它结合了MOSFET和双极晶体管的优点,并克服了它们的缺点。

IGBT器件主要用于电力变换、电机驱动和其他高功率电子设备中。

IGBT器件的结构复杂,主要由PNP型双极晶体管和N型MOSFET组成。

双极晶体管用于负责电流控制,而MOSFET用于控制开关。

两者结合的结果是,IGBT既有MOSFET的高输入阻抗和低输入电流,又有双极晶体管的低饱和压降和高电流放大倍数。

这使得IGBT器件成为高效率和高性能应用的理想选择。

在IGBT器件的工艺技术方面,主要有以下几个关键步骤。

首先是材料准备,主要是选择合适的半导体材料和衬底材料。

通常使用的半导体材料包括硅(Si)和碳化硅(SiC)。

接下来是晶体生长,通过将合适的原始材料在高温环境中进行化学反应,使其形成晶体结构。

然后是晶圆加工,将晶体切割成薄片,形成所需的晶圆。

接下来是薄膜沉积,将薄膜层沉积在晶圆上,通常使用物理气相沉积(PECVD)或化学气相沉积(CVD)等技术。

然后是光刻和蚀刻,将所需的图案转移到薄膜上,并通过蚀刻来形成所需的结构。

最后是封装和封装测试,将器件封装在合适的封装中,并进行电性能测试和可靠性测试。

IGBT器件的工艺技术的发展主要有以下几个趋势。

首先是向更小尺寸的器件迈进。

随着科技的发展,器件尺寸越来越小,可以提供更高的功率密度和更高的效率。

其次是向低损耗和高集成度迈进。

通过改进材料和工艺技术,减小器件的开关损耗和导通损耗,并提高器件的集成度和功能。

再次是向高温和高压环境适应迈进。

IGBT器件通常用于高温和高压环境中,因此需要具备良好的高温和高压耐受性。

最后是向节能和环保方向迈进。

随着节能和环保意识的增强,IGBT器件的设计和工艺技术也越来越注重节能和环保。

总之,IGBT器件是一种重要的高压高功率晶体管器件,其工艺技术的发展趋势主要包括向更小尺寸、低损耗和高集成度、高温和高压环境适应以及节能和环保方向迈进。

npt型igbt的工艺流程

npt型igbt的工艺流程

npt型igbt的工艺流程下载温馨提示:该文档是我店铺精心编制而成,希望大家下载以后,能够帮助大家解决实际的问题。

文档下载后可定制随意修改,请根据实际需要进行相应的调整和使用,谢谢!并且,本店铺为大家提供各种各样类型的实用资料,如教育随笔、日记赏析、句子摘抄、古诗大全、经典美文、话题作文、工作总结、词语解析、文案摘录、其他资料等等,如想了解不同资料格式和写法,敬请关注!Download tips: This document is carefully compiled by theeditor. I hope that after you download them,they can help yousolve practical problems. The document can be customized andmodified after downloading,please adjust and use it according toactual needs, thank you!In addition, our shop provides you with various types ofpractical materials,such as educational essays, diaryappreciation,sentence excerpts,ancient poems,classic articles,topic composition,work summary,word parsing,copy excerpts,other materials and so on,want to know different data formats andwriting methods,please pay attention!NPT型IGBT(绝缘栅双极型晶体管)是一种高压、大电流的功率半导体器件,具有较高的开关速度和较低的导通电阻。

IGBT深槽刻蚀氮化硅硬掩膜制作工艺研究

IGBT深槽刻蚀氮化硅硬掩膜制作工艺研究

IGBT深槽刻蚀氮化硅硬掩膜制作工艺研究袁寿财; 韩建强; 荣垂才; 武华; 李梦超; 王兴权【期刊名称】《《赣南师范学院学报》》【年(卷),期】2019(040)006【总页数】4页(P58-61)【关键词】低压化学气相淀积; 氮化硅; 硅槽; 刻蚀【作者】袁寿财; 韩建强; 荣垂才; 武华; 李梦超; 王兴权【作者单位】赣南师范大学物理与电子信息学院江西赣州341000; 中国计量大学信息与控制学院杭州310018【正文语种】中文【中图分类】TM46功率半导体器件IGBT是电力电子系统进行能量控制和转换的基本电子元器件,电力电子技术的不断发展为功率半导体器件开拓了广泛的应用领域,而功率半导体器件的可控制特性决定了电力电子系统的效率、体积和重量,实践证明,功率半导体器件的发展是电力电子系统技术更新的关键[1-3].绝缘栅双极晶体管(IGBT-Insulated Gated Bipolar Transistor)[4]集MOSFET的栅极电压控制特性和BJT的低导通电阻特性于一身,具有电压控制,输入阻抗大、驱动功率小,导通电阻小,开关损耗低及工作频率高等特点,并具有类似MOSFET的宽SOA特性,是近乎理想的大功率半导体开关器件,有着广阔的发展和应用前景,正因为如此,IGBT迅速从研究进入商用化,并广泛应用于中、大功率的电力电子系统中[5].早期IGBT采用平面工艺制作[6-7],随着器件和工艺技术的发展,也为了进一步提高IGBT单位芯片面积的电流容量,通过深入研究器件机理并对器件制作工艺进行改进和创新,采用深槽栅结构制作更大电流容量和更小功耗的IGBT器件.在槽栅器件结构中,深槽刻蚀工艺便成为器件制作环节的关键技术,而氮化硅硬掩膜自对准干法刻蚀深槽是目前较为流行的关键技术之一.本文针对这种深槽刻蚀环节中,通过优化氮化硅薄膜生长速率及膜厚进行应力匹配从而有效缓解硅-二氧化硅-氮化硅夹心结构的应力问题开展研究工作.1 硅纵向深槽刻蚀工艺难点图1 浅Trench(a)与深Trench(b)的比较早期的槽栅(Trench gate)结构还采用传统的光刻与套准工艺制作,这样导致的结果是其栅要从槽(Trench)里延伸到硅的表面.随着工艺的进步,本文采用全自对准刻蚀工艺使栅完全处于Trench以内,不再向外延伸至硅表面,是Trench工艺的一大突破,它可以使器件元包进一步缩小,使Trench结构器件的元包密度几乎提高了一个数量极.另外,由于受工艺制作水平的限制,早期的工艺和刻蚀技术只能实现浅槽(浅Trench),图1(a).随着工艺的进步尤其是高选择性各向异性(high selective anisotropic)反应离子刻蚀(RIE: reactive ion etching)工艺的发展克服了制作深槽(深Trench)的技术障碍,可以制作深槽结构,图1(b).深Trench结构,Trench完全穿过p-到n缓冲层(图2(b)),在正栅压时,n硅缓冲层表面形成了电子积累层,提高了电导率,能够进一步降低导通电阻.但深Trench由于Trench边、角电场集中的影响使器件的击穿电压降低.所以,深Trench形成后,要进行回流和在H2气氛中的高温退火,使硅原子迁徙(migration), 从而使棱角变的圆滑(rounding),如图2(a)(b)所示.最后,刻槽后还要进行填槽(refilling),填槽工艺如果控制不好会产生所谓小坑(Cusp)和空洞(Void)图2(c),这也是深Trench制作过程中的工艺难点问题.图2 (a)刻槽后产生尖角,(b)回流退火使尖角圆滑,(c)填槽不好会产生小坑和空洞2 硅深槽刻蚀工艺的实施IGBT器件是表面电场效应器件,由于(100)晶面的原子面密度比(111)晶面低,其表面态也更低,热氧化工艺中,氧化层的生长速率也比(111)面低,使表面更为光滑,利于制作表面电场效应器件.因此制作深槽结构,槽内侧表面晶向是要着重考虑的因素.本文刻槽工艺选[100]晶向硅,但旋转45°角,沿[001]轴刻槽,确保槽内所有晶面都是(100)面,如图3所示.另外,刻蚀深槽工艺中,要依据掩蔽材料与待刻蚀材料的刻蚀选择性和刻蚀速率等参数选择合适的刻蚀剂进行刻蚀,以使刻蚀工艺有更好的可操作性和可控性.图3 [100]晶向硅,旋转45°角,在[001]轴刻槽,则槽内侧所有表面都是(100)面本文结合自身工艺条件,晶圆背面注入和低温退火工艺尚不具备,因此不能选用单晶硅衬底制作IGBT器件.要求背面注入和低温退火的原因是:一方面,如用单晶硅作衬底,则其背面没有p+层,必须通过离子注入掺杂产生p+层,另一方面,在IGBT背面加工时,硅圆片的正面工艺包括金属化工艺都全部制作完成,而金属的合金化温度通常不超过450 ℃,限制了后续工艺的最高温度范围.因此,为了降低IGBT背面工艺的难度,本文选用外延结构材料作衬底,即P+/n/n-结构,其中P+为[100]晶向硅单晶,4英寸,厚度400-450 μm,电阻率0.002 Ωcm,n缓冲层厚度5-10 μm,电阻率0.15 Ωcm,n-层厚度40-50 μm,电阻率28-32 Ωcm,层错小于100/cm2,位错小于1 000/cm2.晶圆表面浓度与外延层厚度关系的实测曲线如图4所示,其中左图硅片表面浓度均匀,表面状态较好,而右图的表面浓度波动大,表面状态也不如右图.图4 实测硅外延衬底表面浓度与外延层厚度的关系曲线IGBT器件深槽刻蚀实验的截面图如图5所示,其中图5(a)是刻蚀前制作的硅-二氧化硅-氮化硅夹心结构,图5(b)是完成刻蚀的深槽截面图:光刻掩膜版1#,选择槽栅图形.以二氧化硅(SiO2)和氮化硅(Si3N4)为掩蔽膜,干法刻蚀形成深槽.图5(c)是器件制作完成后的截面示意图:蒸发或溅射难熔金属,经过二氧化硅(SiO2)侧墙热解反应形成难熔金属硅化物,制作出超级结槽栅IGBT器件的栅(Gate)极和源(Source)极电连接.(a)选p+-n-p-衬底,并生长二氧化硅(SiO2)和氮化硅(Si3N4)掩蔽膜;(b)以二氧化硅(SiO2)和氮化硅(Si3N4)为掩蔽膜,干法刻蚀形成深槽;(c)自对准制作超级结槽栅IGBT器件的栅(Gate)极和源(Source)极.图5 氮化硅硬掩膜深槽刻蚀示意图(截面图)3 氮化硅薄膜制作工艺表1 不同工艺条件下,淀积氮化硅薄膜性能指标测试数据设备电极结构硅烷SiH4(5%)(cm3/min)流量淀积速率(m/h)KOH腐蚀速率(nm/h)薄膜应力(MPa)平板500.555.2406圆环500.204.9266平板750.7211.5512圆环750.259.5295平板1000.8321.7496圆环1000.3217.6284平板2002.2564.7279圆环2000.9666.1232图6 采用质量百分比为40%的KOH溶液、恒温80 ℃腐蚀1 h后,氮化硅薄膜的表面形貌表2 不同工艺条件,淀积氮化硅薄膜的纵横向分应力(MPa)和平均应力(MPa)测试数据上下左右平均应力实验条件1624.85791.19845.83786.95762.21实验条件2490.05603.47586.78562.47560.69低压化学气相淀积(LPCVD)系统淀积的氮化硅薄膜均匀性好、台阶覆盖能力强,具有较大的张应力,可以补偿二氧化硅薄膜的压应力.而且,该薄膜在碱性溶液中具有极小的腐蚀速率,可以作为刻蚀掩膜.本实验基于安全考虑,实验低浓度硅烷(5%)生长氮化硅薄膜.实验条件如下:温度400 ℃,功率20 W,氨气NH3(cm3/min)为5个体积流量时,淀积氮化硅薄膜的各项性能指标测试数据如表1所示.本实验还研究了表1中圆环和平板2种电极结构对应2种不同进气孔排布的匀气盘结构的氮化硅薄膜淀积及刻蚀前后的形貌变化,如图6所示.以及氮化硅薄膜制作工艺对比试验:实验条件1:硅片厚度374 μm,(100)晶向,淀积时硅烷流量150 sccm; 氨气45 sccm,压强50 Pa,淀积时间1.5 h.淀积的氮化硅薄膜厚度为201 nm.实验条件2:硅片厚度509 μm,(100)晶向,淀积时硅烷流量225 sccm; 氨气45 sccm,压强40 Pa,淀积时间2 h.淀积的氮化硅薄膜厚度为311 nm.表2给出了实测淀积氮化硅薄膜在硅片的纵向和横向的分应力及平均应力数据.4 结论深槽刻蚀技术是制作槽栅IGBT器件的关键工艺技术,本文通过实验,对硬掩膜深槽刻蚀工艺中,氮化硅薄膜的制作工艺参数进行优化.经过反复试验,优化工艺参数,制作出了氮化硅薄膜厚度增加约54.73%,从201 nm,增加到311 nm,而薄膜平均应力不但没有增大反而降低了约35.58%,从760.21(MPa)降低至560.69(MPa).表明采用优化的工艺参数组合可制作出应力小但膜厚更厚的氮化硅薄膜,氮化硅膜厚增加可使硬掩膜的刻蚀掩蔽效果增强,而应力减小可有效缓解硅-二氧化硅-氮化硅夹心结构的应力,确保器件制作过程中电性能参数指标的实现.【相关文献】[1] Wang Pei, Luo Xiao-Rong, Jiang Yong-Heng, et al. Ultra-low specific on-resistance vertical double-diffused metal-oxide semiconductor with a high-k dielectric-filled extended trench[J].Chinese Phys. 2013,22(2):027305-027308.[2] Raghvendra Sahai Saxena, M. Jagadesh Kumar. Trench Gate Power MOSFET: Recent Advances and Innovations, Advances in Microelectronics and Photonics, (Ed., S. Jit)[M].400 Oser Avenve, Suite 1600, Havppauge, NY 11788, USA. Nova Science Poblishers, Inc. 2012:1-23.[3] Shoucai Yuan, Qi Zhang, Yamei Liu, et al. 4H-SiC and Si Based IGBTs/VDMOSFETs Characters Comparison[J].IEEE on Photonics and Optoelectronics, 2012,1(1):11-15.[4] S.C.Yuan, Y.M. Liu. Two-Mask Silicides Fully Self-Aligned for Trench Gate Power IGBTs With Superjunction Structure[J].IEEE Electron Device Letters, 2008,29(8):15-18.[5] Saxena R.S., Kumar M.J.. A new strained-silicon channel trench-gate power MOSFET: design and analysis[J]. IEEE Transactions on Electron Devices, 2008,55(6):3299-3305. [6] Shoucai Yuan, Yamei Liu. A Study of Super Junction Trench Gate IGBT with Fully Self-Aligned Fabrication Technology[J].IETE Journal of Research, 2016,62(4):446-452.[7] Shoucai Yuan, Yamei Liu. Mixed logic style adder circuit designed and fabricated using SOI substrate for irradiation-hardened experiment[J].International Journal of Electronics,2016,103:8,1364-1380.。

  1. 1、下载文档前请自行甄别文档内容的完整性,平台不提供额外的编辑、内容补充、找答案等附加服务。
  2. 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
  3. 3、如文档侵犯您的权益,请联系客服反馈,我们会尽快为您处理(人工客服工作时间:9:00-18:30)。
Keywords- ion; fluorine; flux; etching; ion-enhanced; SF6; selectivity; topography; simulation; yield; silicon
I. INTRODUCTION
Hybrid vehicles (HVs) and electric vehicles (EVs) have higher fuel efficiency and lower CO2/NOx emissions than conventional vehicles. Further technical development of these vehicles is urgently required to help resolve environmental problems such as global warming. Insulated gate bipolar transistors (IGBTs) are a key component in these vehicles for switching high currents, and play a critical role in determining fuel efficiency. The performance of IGBTs has been greatly enhanced by the adoption of a trench gate structure [1]. However, severe controls have to be applied to the profile of the trench to improve performance and to secure the required quality. For this reason, it is important to develop a method that does not rely on trial and error.
θF
=
ρ Y Si SiO2 ρ Y SiO2 Si
S
(3)
Estimation of O radical flux
Equation (2) requires the O radical flux to calculate the F radical flux. The dependence on the operating conditions was estimated using the following equation and the indices in the equation were optimized based on the consistency of the etching topography.
ΓO = A × Pl × FOm ×W n
(4)
where, A is the proportionality constant, P is the chamber pressure, FO is the O2 flow rate, and W is the RF power input value. According to plasma simulation results and the results of past experiments [4], the F:O radical ratio iassumed as approximately 20:1.
The F radical flux ΓF is described as follow considering that the Si etching rate is affected by O on the Si surface.
ΓF
=
1 γF
(1
θ −
F
θ
F
)
(k
Si

+ 2YSiΓi )(1 +
γ OΓO ) YOΓi
(2)
where, γF and γO are the sticking coefficients for F and O radicals respectively, θF is the surface coverage of F, ksi is the spontaneous reaction speed of Si and F, ΓO is the O radical flux, and YF and YO is the etching yield of the F and O radicals adsorbed on the Si surface.
Electronics Development Div.3 Toyota Motor Corporation, Aichi, Japan E-mail: t-ikeda@deco.tec.toyota.co.jp
Abstract- A new topography simulation method has been developed for SF6/O2/Si plasma etching of trench gates in IGBTs. This method calculates the ion and fluorine radical flux parameters required for the topography simulation from the etching rate and selectivity obtained from simple basic experiments. The O radical flux was assumed as a function of the operating conditions and the function form was determined by fitting etching profiles of the topography simulation to those of the experiment. The model used in the topography simulation was improved in terms of the etching yield dependence on the ion incidence angle. As a result, a large variety of profiles could be simulated accurately under different operational conditions.
Γi
=
ρ SiO 2 YSiO 2
ErSi S
(1)
where, ρSiO2 is the SiO2 molecular density, ErSi is the Si etching rate obtained from experiments, YSiO2 is the SiO2 etching yield, and S is the Si/SiO2 etching selectivity obtained from experiments.
II. METHOD AND THEORY
Development of flux estimation method
Equations were derived based on the literature, correlating the ion and fluorine (F) flux with the etching rate and mask selectivity, which can be readily obtained through basic experiments using a production etching machine [2].
Experiment
The experiment used a magnetron capacitively coupled plasma (CCP) etching machine with an excitation frequency of 40.7 MHz to perform SiO2 hard mask Si trench etching. The etching rate and selectivity were measured from cross section views of SEM images. The operating conditions were varied within the following ranges: pressure = 120 to 220 mTorr, input power = 1,200 to 2,000 W, and O2 flow rate ratio to total flow rate = 30 to 40%. The electrode gap was varied between 27 and 47 mm.
This paper describes the development of trench etching topography simulation methodology for SF6/O2/Si ion-assisted etching, in which the ion/radical flux is simulated based on the mask-to-body selectivity and the etching rate. It also describes how the topography simulation accuracy was improved under a wide range of operational conditions, mainly by optimizing the etching yield curve and the function form of the O radical flux that is dependant on the operating conditions.
相关文档
最新文档