等精度频率相位测量仪

2.信号整形电路
3.CPLD测量模块设计
BANKABANKD D OOOOOOOOOOOOOOOO N IIIIIIIIIIIIIIII G U2AEPM7128SLC84-15EPM7128SLC84-15 01234567901 45689 111333333441 U2DP50MHz 34 12 VCC o_dat0o_dat1o_dat2o_dat3o_dat4o_dat5o_dat6o_dat7o_dat8o_dat9o_dat10o_dat11o_dat12o_dat13o_dat14o_dat15 BINAIN RXDTXD 34 8182 98765432123456789010 33333333222222222311 P00P01P02P03P04P05P06P07P20P21P22P23P24P25P26P27 TXDRXD PSEN ALE/P INPUT/OE1 INPUT/GCLRn INPUT/GCLK1 INPUT/OE2/GCLK2 U2IEPM7128SLC84-15 R 12 D01 1 5 EA/VPXXRESETRWINT0INT1TTP10P11P12P13P14P15P16P17 1 0 U8 198976234512345678 311111111 K W LQ XPZZKBM VCC F u 3 0 o_dat16o_dat17o_dat18i_en_oi_seli_data_ok 1C VCC 1 45689012 44444555YXTAL 12 OOOOOOOO 6 IIIIIIII S FF pp BANKE 00 12 U2EEPM7128SLC84-1533 CC K 1 0 D 1R N G K W QL MZKBZPX 5 D S K N 1RK_5 D G N VCC G 4 S K 1RK_4 3 S K 1RK_3 2 S K 1RK_2 1 K S 1 RK_1
设计中用一块复杂可编程逻辑器件CPLD芯片 EPM7128SLC84-15完成各种时序逻辑控制、计数功能。 在Max+plusⅡ平台上，用VHDL语言编程完成了CPLD 的软件设计、编译、调试、仿真和下载。用AT89C51单 片机作为系统的主控部件，实现整个电路的测试信号控 制、数据运算处理、键盘扫描和控制数码管的显示输出。 系统将单片机AT89C51的控制灵活性及CPLD芯片的现 场可编程性相结合，不但大大缩短了开发研制周期，而 且使本系统具有结构紧凑、体积小，可靠性高，测频范 围宽、精度高等优点。
辽宁工业大学毕业设计（论文）
等精度频率/相位数字测量仪的设计
院系名称：电子与信息工程学院 专业名称：电子信息工程 学生姓名：杨存敏 学 号：080404058 指导教师：王景利 副教授
等精度频率/相位数字测量仪的设计
简介
本课题的等精度数字频率计设计，以CPLD为核心， 配合AT89C51单片机，实现了0.1 Hz～1MHz信号频率 的等精度频率测量及分辨力为0.1的相位测试。
4.单片机数据运算控制电路
VCC 8 L K 1R VCC U1074LS164 16 R 7 QM 3p 19d 6 Q 2 1g AA 5 QCLK 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba B 1 Q DS8 24b A 0 Q 13a 23458790 1 p acbdefgd 7 L K 1R 9 U74LS164 16 R 7 QM 3p 19d 6 Q 2 1g AA 5 QCLK 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba B 1 Q DS7 24b A 0 Q 13a 2345879 0 1 p acbdefgd 6 L K 1R 8 U74LS164 16 R 7 QM 3p 19d 6 Q 2 1g AA 5 QCLK 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba B 1 Q DS6 24b A 0 Q 13a 23458790 1 p acbdefgd 5 L K 1R 7 U74LS164 16 R M 7 Q 3p 19d 6 Q 2 1g AA 5 QCLK 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba 1 BQ DS5 24b 0 AQ 13a 23458790 1 p acbdefgd 4 L K 1R 6 U74LS164 16 R M 7 Q 3p 19d 6 Q 2 1g AA CLK 5 Q 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba 1 BQ DS4 24b 0 AQ 13a 0 2345879 1 p acbdefgd 3 L K 1R 5 U74LS164 16 R M 7 Q 3p 19d 6 Q 2 1g AA CLK 5 Q 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba 1 BQ DS3 24b 0 AQ 13a 0 2345879 1 p acbdefgd 2 L K 1R 4 U74LS164 16 R M 7 Q 3p 19d 6 Q 2 1g AA CLK 5 Q 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba 1 BQ DS2 24b 0 AQ 13a 23458790 1 p acbdefgd RXD 1 L K 1R 3 U74LS164 16 R 7 QM 3p 19d 6 Q 2 1g AA CLK 5 Q 1 18f 4 Q 0 1e 3 Q 6d 2 Q P 5c fgedcDba 1 BQ DS1 24b 0 AQ 13a 2345879 0 1 p acbdefgd RXDTXD
目录
一、等精度频率/相位计的组成框图 二、各部分硬件电路设计 三、总体硬件电路设计 四、程序设计 五、仿真 六、总结 七、致谢
一、等精度频率/相位计的组成框图
正 弦 信 号 输 入
移相 电路
整形 电路
整形 电路
单片机
CPLDຫໍສະໝຸດ Baidu
数据运
数据 采集 电路
按 键 电
算控制 电路
路
数据显 示电路
BINS 3 4.7KRY72.2KRY10 Q 31 2 F n 2 0 1C M 1 RY8 2 4.7KRY62.2KRY9 Q 31 2 F n 1 0 RY5 1C M 1 1 2.2KRY12.2KRY4 Q D V 2 N 1 G 31 2 6.8MRY21.0MRY3 F u 0 3 0 2C 入 输 相 移
二、各部分硬件电路设计
1.移相网络
BIN 9 0 Z 1 5R VCC 1 8 Z U12BLM339R K -5V 0 +5V 1 76 7 0 Z 0 1R D 6 K N Z 0 G 1R BINS AIN 5 0 Z 1 5R VCC 2 4 K Z 0 1R U12ALM339 -5V +5V 2 31 54 3 K Z 0 1R 1 K Z 0 1R D N G 2 0 Z 0 1RAINS