CIC抽取滤波器的研究和设计

合集下载

高频数字抽取滤波器的设计

耗，第二级采用传统结构。ＣＩＣ补偿滤波器使信号通带平坦，半带滤波器满足了阻带的衰减要求。为了验证数字滤波器的性能，搭建了四阶前馈一反馈结构 △ 调制器，作为数字抽取滤波器的输入，最终在输入信号频率为０．５ＭＨｚ
ｓｔｒｕｃｔｕｒｅｏｆｔｗｏｓｔａｇｅｓｆｏｒｏｐｅｒａｔｉｎｇｉｎｈｉｇｈ￣ｅｑｕｅｎｃｙ．１１１ｅｉｆｓｔｒｓｔａｇｅａｄｏｐｔｓｐｏｌｙｐｈａｓｅｄｅｃｏｍｐｏｓｉｔｉｏｎｔｏｄｅｃｒｅａｓｅｔｈｅｏｐｅｒａｔｉｎｇｆｒｅ・
ｑｕｅｎｃｙＳＯｔｈａｔｔｈｅｐｏｗｅｒｃｏｎｓｕｍｐｔｉｏｎｃａｎｂｅｒｅｄｕｃｅｄｓｉｇｎｉｉｆｃａｎｔｌｙ．ａｎｄｔｈｅｓｅｃｏｎｄｓｔａｇｅｕｓｅｓｔｒａｄｉｔｉｏｎａｌｓｔｕｃｒｔｕｒｅ．ＴｈｅＣＩＣｅｏｍ— ｐｅｎｓａｔｉｏｎｐａｒｔａｃｈｉｅｖｅｓａｌｆａｔｐａｓｓｂａｎｄａｎｄｔｈｅｈａｌｆ－ｂａｎｄｆｉｌｔｅｒｍｅｅｔｓｔｈｅｄｅｍａｎｄｏｆｓｔｏｐｂａｎｄａｔｔｅｎｕａｔｉｏｎ．Ｉｎｏｒｄｅｒｔｏｖｅｒｉｆｙｔｈｅ

改进型CIC抽取滤波器设计与FPGA实现

改进型CIC抽取滤波器设计与FPGA实现摘要：为了改善级联积分梳状(CIC)滤波器通带不平和阻带衰减不足的缺点，给出一种改进型CIC 滤波器。

该滤波器在采用COSINE 滤波器提高阻带特性的基础上，级联了一个SINE 滤波器，补偿了其通带衰减。

硬件实现时，采用新的多相分解方法结合非递归结构，不仅大大减少了存储单元数量，还使电路结构更加规则。

经仿真和FPGA 验证，改进型CIC 滤波器使用较少硬件，实现了阻带衰减100．3 dB，通带衰减仅为O．000 1 dB 。

关键词：CIC 抽取滤波器；COSINE 滤波器；SINE 滤波器；设计优化；FPGA抽取滤波器是∑－△模／数转换器中的重要组成部分，积分梳状滤波器经常作为第一级滤波器，用以实现抽取和低通滤波。

其优点是实现时不需要乘法器电路，且系数为整数，不需要电路来存储系数，同时通过置换抽取可以使部分电路工作在较低频率，与相同滤波性能的其他FIR 滤波器相比，节约了硬件开销。

经过仿真，抽取率为32 的一阶积分梳状滤波器第一旁瓣相对于主瓣的衰减最大约为15 dB，这样的阻带衰减根本达不到实用滤波器的设计要求。

为了改变滤波性能，一般采用级联积分梳状滤波器(CIC)。

但经过CIC 降频滤波系统降频后会产生信号混叠现象，并且主瓣曲线不平，需要用新的算法或新结构来修正改善这些特性。

1 CIC 抽取滤波器原理经典的抽取滤波器为Hogenauer CIC 滤波器，其传输函数表达式为：式中：参数M 为降频因子，决定了CIC 的通带大小；K 为滤波器的阶数，对阻带衰减起到加深作用。

频率响应为：滤波电路由积分模块与差分模块组成，根据置换原则将抽取因子提到差分模块之前，使其工作在较低频率，并节省了M-1 个存储单元，框图如图1 所示。

CIC滤波器的原理与设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值（用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带容差(通带衰减），即，在通带，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；（假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带幅值容差不能太大，否则会引起高频失真；设该带容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带容差也会增大；由上面分析可知，阻带衰减和带容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带的混叠就越小，但Q越大，通带主瓣衰减也越大，所以Q不可太大，不宜超过5级。

累积梳状(CIC)滤波器分析与设计

累积梳状（CIC ）滤波器分析与设计1、累积梳状(CIC ）滤波器的分析所谓累积梳状滤波器，是指该滤波器的冲激响应具有如下形式： ⎩⎨⎧-≤≤=其它,010,1)(N n n h （1）式中N 为梳状滤波器的系数长度（后面将会看到这里的N 也就是抽取因子）。

根据Z 变换的定义，滤波器的Z 变换为：∑-=-⋅=10)()(N n n z n h z H111----=z z N)1(111Nz z---⋅-=)()(21z H z H ⋅= （2) 式中，1111)(--=zz H (3） N z z H --=1)(2 （4) 其实现框图如图1所示：可见，CIC 滤波器是由两部分组成：累积器)(1z H 和梳状滤波器)(2z H 的级联，这就是为什么称之为累积梳状滤波器的原因。

下面分析一下梳状滤波器的幅频特性.把ωj e z =代入可得)(2z H 的频率响应为： N j j e e H ωω--=1)(2 ]2[22/2/2/N j N j N j e e eωωω-⋅⋅--⋅=)2/sin(22/N e N j ωω⋅=⋅- （5）其幅频特性为:)2/sin(2)(2N e H j ωω⋅= （6) 若设N ＝7，就可以得到如图2所示的相应的频谱特性曲线：)(2z H)(1z H图1、累积梳状滤波器的实现框图由图2可以清楚地看到：)(2ωj e H 的形状犹如一把梳子，故把其形象地称之为梳状滤波器。

同样可以求得累积器)(1z H的频率响应为：ωj e z H --=11)(112/2/2/]2[2---=ωωωj j j e e e 12/)2(sin 2-⋅=ωωj e （7）故CIC 滤波器的总频率响应为：)()()(21ωωωj j j e H e H e H ⋅= )2/sin(/)2/sin(ωωN = )2()2(1ωω-⋅⋅=Sa NSa N (8）式中，x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：N e H j =)(0 （9）CIC 滤波器的幅频特性如图3所示：在)~0(π区间上称)/2~0(N π的区间为CIC 滤波器的主瓣,而其它区间称为旁瓣。

FPGA的CIC滤波器的设计

FPGA的CIC滤波器的设计1.原理概述CIC滤波器由差分器、积分器和组合器三部分组成，可有效实现信号的重采样和滤波功能。

其基本原理是将输入信号通过差分器进行差分运算，然后经过积分器进行累积运算，最后通过组合器实现滤波和重采样。

CIC滤波器的特点是具有高的通带增益和截止频率，且不需要乘法器和存储器，适合在FPGA中实现。

2.设计步骤(1)确定CIC滤波器的设计参数，包括增益因子、积分阶数、截止频率等。

(2)根据设计参数计算滤波器的结构参数，包括输入和输出数据宽度、积分器的阶数和阶间差值等。

(3)根据计算结果，设计CIC滤波器的硬件结构，包括差分器、积分器和组合器的实现方法。

(4) 使用HDL语言（如Verilog或VHDL）编写FPGA的CIC滤波器的代码，同时进行功能仿真和波形仿真。

(5)在FPGA开发板上进行综合、布局布线和验证，实现CIC滤波器的硬件设计。

3.设计关键技术(1)差分器设计：差分器实现差分运算，可以简单采用异或门或加减器实现。

需要注意输入信号的幅度范围和差分器的输出范围。

(2)积分器设计：积分器实现累积运算，需要考虑积分阶数、数据宽度和溢出等问题。

可以采用寄存器与加法器的串行或并行结构实现。

(3)组合器设计：组合器实现滤波和重采样功能，需要根据设计参数确定组合器的截止频率和增益系数。

可以采用多级组合器结构实现。

(4)输入输出接口设计：FPGA的CIC滤波器需要与外部系统进行数据交换，因此需要设计合适的输入输出接口，包括数据接口、时钟接口和控制接口等。

4.实现优化技术(1)折叠积分器：为了减少资源占用和延迟，可以采用折叠积分器结构，将多级积分器合并为一个积分器实现。

(2)级联结构：为了增加滤波器的阶数和降低截止频率，可以采用级联结构，将多个CIC滤波器级联实现。

(3)变系数设计：为了实现可调节的滤波参数，可以设计可变系数的CIC滤波器，在运行时动态调整增益因子和积分阶数。

综上所述，FPGA的CIC滤波器设计是一项复杂的数字信号处理任务，需要深入理解CIC滤波器的原理和设计方法，结合FPGA的硬件实现技术进行设计和优化。

(完整版)CIC滤波器的原理与设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数（即抽取因子），Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM wDM Sa Sa -⋅⋅x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()()20lg ()a pa p a s a s H j H j H j H j ααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值（用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减），即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；（假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否则会引起高频失真；设该带内容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。

CIC插值滤波器的FPGA设计与实现资料

CIC插值滤波器的FPGA设计与实现摘要：基于多速率信号处理原理，设计了用于下变频的CIC插值滤波器，由于CIC 滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现，所以本文分析了CIC滤波器的原理，性能及影响参数，借助MATLAB设计符合系统要求CIC 滤波器，并利用Modelsim软件建模仿真，验证CIC滤波器性能是否达到要求。

（一）CIC滤波器基本原理A．CIC滤波器的基本单元CIC滤波器主要由积分滤波Integrator和梳状滤波Comb两个基本单元部分构成。

典型的CIC滤波器的结构，它由两个基本单元I(积分滤波器)和C（梳状滤波器）级联构成。

本设计主要针对插值滤波器，所以插值滤波器的结构示意图如图1-1所示：图 1-1 3级级联的CIC插值滤波器结构示意图积分器和梳状滤波器之间是一个采样率转换器，对于CIC插值器而言，它完成在每一个样值后补上R-1个0值的工作，，对于CIC抽取器来说，它完成在实际的抽取工作，每R个样值中取样一个。

R（插值倍数）,M（延迟因子，一般取1或者2）以及N（级联级数）是影响CIC 滤波器的三个参数，它们的值需根据通带性能的需求而设定。

（二）CIC插值滤波器的设计流程根据CIC滤波器的原理，本设计的流程如图2-1所示：图2-1 CIC 插值滤波器的设计流程图（三）模型的建立和测试A ．位宽策略对于数字滤波器，一个不得不考虑的问题是为防止溢出每一级所需的位宽。

对于抽取器来说，CIC 滤波器的输出增益为(*)NG R M = （3-1）所以，在全精度的情况下，最后一级输出的位宽为2log (*)out in B B N R M =+ （3-2）其中in B 表示输入数据的宽度，为了保证精度，每一个积分器和梳状滤波器的输入输出位宽都为out B 。

对于插值器而言，输出增益为212,1,2,....2(*)/,1, 2......2i i N i N i N G R M R i N N N --⎛⎫== ⎪ ⎪=++⎝⎭ （3-3）因此，第i 级为避免溢出所需要的位宽为2log ()i in i W B G =+ （3-4）最后一级输出位宽为22log (*)log out in B B N R M R=+- （3-5）在实际当中，当差分延时M=1时，为保证稳定，所有积分器的位宽在理论值的基础上加一。

CIC滤波器的原理及设计

CIC 的冲击响应{1,010,()n D h n ≤≤-=其他，D 为CIC 滤波器的阶数〔即抽取因子〕，Z 变换后11()1Dz H z z ---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N 为滤波器的阶数，D 为抽取倍数)那么积分梳状滤波器的传递函数为：)1(11)(1DM z zz H ----=M 是梳状滤波器中的延时因子，故称M 为差分延时因子；其频率总响应为12()()()jw jw jw H e H e H e ==sin(/2)sin(/2)wDM w =1()()22wDM w DM Sa Sa -⋅⋅ x x x Sa /)sin()(=为抽样函数，且1)0(=Sa ，所以CIC 滤波器在0=ω处的幅度值为N ，即：DM e H j =)(0；一般数字滤波器的指标：()20lg()a p a p H j H j αΩ=Ω通带最大衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值〔用dB 数表示〕为：dB A DM s 46.1323lg 20lg201===πα 00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制dB Q Q A DM Q Q s )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减〕，即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进展滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，那么在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/〔fs/DM 〕, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，那么w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；〔假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能到达40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否那么会引起高频失真；设该带内容差为s δ，那么,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b b s ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减表2：大抽取因子下的阻带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。

一种短波数字化电台CIC抽取滤波器的设计

台接收机数字化信道必需的重要组成部分，而级联积分一状梳（ａｃｄｄｎｅｒｔｒＣｍ，Ｉ）ＣｓａｅＩｔｇａｏ — ｏｂＣＣ滤波器作为一种高效的数
Ｄ
０罄害罄咨ｔ２罄＾，
图１００波器幅频特性１滤
Ⅳ
图１区间ｆ丌中，Ｄ称为ＣＣＩ滤波器的主瓣，其余区间称为旁瓣。由图可见，随着频率的增大，旁瓣电平不断减小。阻但带抑制比较小，一般采用多级ＣＣＩ滤波器级联的方法来增大阻带抑制。
字滤波器，广泛应用于数字下变频器前级处理中，是数字下变
根据式（）４可得单级带内容差：
ｔ｛ｒ
≈ ２５Ｘ１．０
‘
～
．
：
＝：＝：：
根据式（）６可计算无用边带的抑制为：
ａ１１
．
。
３．ｄ３５Ｂ
８ｈ．
＾
Ｉ矗．妻．
采用单级ＣＣＩ抽取滤波器时，其无用边带抑制为３．ｄ，３５Ｂ无法满足系统９ｄ的要求。０Ｂ所以，需求采用３Ｉ抽取滤波器进级ＣＣ
数。（ｚ专是积分器，（＝— 是梳妆滤波器，）＝ｚＩ）ｚ所以，
命名为级联积分一梳状滤波器。ＣＣＩ抽取滤波器的幅频公式为：
带内容差。以，Ｉ滤波器的级数不宜太长。所ＣＣ
４ＣＩＣ抽取滤波器的设计
根据此短波电台项目要求，电台数字化在中频５０Ｈ上０Ｋｚ进行。收时，接首先对５０Ｈ中频信号进行采样，０Ｋｚ采样速率为

基于FPGA的CIC滤波器的设计与仿真【开题报告】

毕业设计开题报告电子信息工程基于FPGA的CIC滤波器的设计与仿真一、综述本课题国内外研究动态，说明选题的依据和意义基于多速率信号处理原理，设计了用于下变频的CIC抽取滤波器，由于CIC滤波器结构只用到加法器和延迟器，没有乘法器，很适合用FPGA来实现。

滤波器的结构简单, 需要的存储量小, 是被证明在高速抽取和插值系统中非常有效的单元。

随着数字信号处理算法的不断优化，数字信号处理器（Digital Signal Processors, DSPs）性能的不断提高，数字信号处理技术越来越被广泛地应用在各个领域。

数字信号处理技术正朝着高速高性能方向发展，因此这对数字信号处理的手段和工具也提出了更高的要求。

随着现场可编程门阵列（Field Programmable Gate Array, FPGA）制造工艺的不断改进，其集成度和性能的不断提高，采用FPGA对数字信号进行处理越来越受到重视。

与DSP相比，FPGA有着不可比拟的优势。

一方面，与DSP靠程序指针来运行程序相比，FPGA 执行算法的本质是靠电路并行执行的，因此在同样的时钟频率下，使用FPGA完成数字信号处理算法要比使用DSP快得多。

另一方面，由于FPGA编程灵活，资源可重新配置，使得在实现数字信号处理时更加灵活，成本更低。

因此，FPGA性能的不断提高，能够满足未来复杂数字信号高速实时处理的要求。

用FPGA设计滤波器，无非是是设计一些乘累加单元，其滤波器的各种特性即滤波参数可以通过MATLAB仿真获得。

所以首先要做的是确定你滤波器的设计要求，在MATLAB中仿真设计出该滤波器，从而导出滤波器系数，才能在FPGA中使用。

CIC滤波器由于其无需乘法器以及结构特殊，在移动电视直放站的数字信号处理中，可以高效地胜任抽取滤波的任务。

然而C1C滤波器也有缺陷，一者通带下垂严重，二者信号折叠带衰减不充分，而且此两者难以兼顾。

RS修正法和Kaiser—Hamming补偿法联合使用于CIC滤波器的改进技术中，有效地解决了该问题。

抽取速率可编程CIC滤波器设计

数目
ＣＩＣ抽取滤波器结构如下图所示：
处理。采样率变换可能会造成频谱的混叠或镜像效应，因此仅靠简单的改变系统采样时钟是难以实现的，必须对采样的数据另行处理，即通过特殊的滤波器来尽可能地减弱频谱的混叠或镜像效应。ＣＩＣ滤波器是一种极、零点相消的ＦＩＲ滤波器，没有乘法器，只有加法器，性能较好，所以被广泛应用。在实际应用中对多种中频带宽信号进行下变频处理时，通常要求ＣＩＣ的抽取速率可变，并且在不同抽取速率下要求滤波器的输入、输出信号的动态范围、精度等得到保证。因此本文在传统ＣＩＣ抽取滤波器的基础上，提出了抽取速率可编程的ＣＩＣ抽取滤波器设计方案，并对抽取速率变化时的截位方
编程的ＣＩＣ滤波器设计方案，并针对不同速率时的截位问题进行分析。验证表明，本文提出的截位方案
符合项目性能要求。关键词：ＣＩＣ滤波器；可编程；截位
ＴｈｅＤｅｓｉｇｎｆｏｒＲａｔｅＰｒｏｇｒａｍｍａｂｌｅＣＩＣＦｉｌｔｅｒ
很难跟上。因此必须对Ａ／Ｄ后的数据流进行下变频
【ｌ】国集成电路
ＣｈｉｎａＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ
抽样率的级联理想积分器和低抽样率的级联梳状器组成，根据抗混叠和抗镜像的指标确定所需的级联

商幽能CIC抽取滤波器研究与设计

ｐｅｆｏｒｒｍａｎｃｅ．
【Ｋｅｙｗｏｒｄｓ】ＣＩＣｄｅｃｉｍａｔｏｒｉｆｌｔｅｒ；ｃｏｍｐｅｎｓａｔｅｉｆｌｔｅｒ；ｐａｓｓｂａｎｄｄｉｓｔｏｒｔｉｏｎ；ｓｔｏｐｂａｎｄａｔｔｅｎｕａｔｉｏｎ
器应用鏊ｐＡＲＴＳ＆＆ＡＰＰＬＩＣＡＴＩＯＮＳ｜＿ ■
【本文献信息】刘立，向新．高性能ＣＩＣ抽取滤波器研究与设计［Ｊ］．电视技术，２０１３，３７（７）
商幽能ＣＩＣ抽取滤波器研究与设计
刘立。向新
㈩
方案。采用锐化技术的级联积分梳状滤波器（ＳＣＩＣ）通式中，Ｄ即为ＣＩＣ滤波器的抽取因子。ＣＩＣ滤波器的Ｚ变都有较大的改善，但仍运行在高采样速率，功耗较大。差值二阶多项式级联积分梳状滤波器（ＩＳＯＰ—ＣＩＣ）是在
ＤｅｓｉｇｎｏｆＨｉｇｈ－ｐｏｗｅｒｅｄＣＩＣＤｅｃｉｍａｔｏｒＦｉｌｔｅｒ
ＬＩＵＬｉ，ＸＩＡＮＧＸｉｎ
（ＣｏｌｌｅｇｅｏｆＥｎｇｉｎｅｅｒｉｎｇ，ＡｉｒＦｏｒｃｅＥｎｇｉｎｅｅｒｉｎｇＵｎｉｖｅｒｓｉｔｙ，Ｘｉ ’ ａｌｌ７１００３８，Ｃｈｉｎａ）
ＣＩＣ（ＣａｓｓｄｅＩｎｔｅｇｒａｔｏｒＣｏｍｂ）滤波器 …又称积分梳状滤波，结构简单，因其不需要乘法运算只需加减运算的优

多速率采样中的CIC滤波器设计与分析

1 引言采样速率转换是数字信号处理领域中一个重要组成部分 ,即要求一个数字系统能工作在多采样率状态。多采样率的定义就是对原始采样序列 x ( n) 直接进行再次采样 ,以得到新的数据。多速率采样理论以 “抽取” 和 “内插” 为基础。抽取是降低采样率以去掉多余数据的过程 , 而内插则是提高采样率以增加数据的过程。在这两个过程中都必须有数字滤波器以满足设计的需要 , 而 CIC 滤波器作为一种高效滤波器常用于抽取或内插的实现之中。本文以内插过程为例 ,分析研究 CIC 滤波器实现。 2 内插理论
N
( 4)
3 CIC 滤波器原理
CIC ( Cascade Integrator Comb) Filter , 即级联积分梳状
经推导后 , 得α a = 13. 46 N ( dB) 。可见 , N = 1 , 单级 CIC 滤波器的旁瓣最小衰减为 13 . 46 dB , 阻带衰减很差 , 难以满足实际需要。当 N = 5 时 ,α a = 67. 3 dB , 基本能满足实际要求。再推导通带最大衰减 α 由α p。 p 的定义 : i0 Dsin (ωp / 2) H(e ) α = 20lg p = 20lg ω i ωp / 2) H(e ) sin ( D
( 2)Βιβλιοθήκη α p λ - 20 N lg 分析式 ( 6) 可得如下结论 :
ωp / 2) sin ( D ωp / 2 D
其中 D 为 CIC 滤波器的阶数 , N 为级联级数。式 ( 2 ) 中
H I ( z) =
1 1 - z
-1
是积分器 , H C ( z) = 1 - z - D 是梳状滤波
sin (ω D/ 2) sin (ω / 2)

多级抽取CIC滤波器的VerilogHDL设计

4
CIC滤波器
? CIC滤波器：
CIC(Cascaded Integral Comb) 抽取滤波器，最初由 Hogenauer提出，因为它结构简单，而且实现时无需乘法器和系数的存储，是一种简单有效的抽样率转换方法。
? CIC抽取滤波器：
- 原理
CIC抽取滤波器通常是由一个积分梳状滤波器和一个抽取滤波器级联组合而成，其中，级联的积分梳状滤波器又分为积分部分和梳状部分。
Y_OUT
13
时序仿真结果图
CLK_GE的时序仿真结果图
RST_GE的时序仿真结果图
14
输入时钟信号
FPGA模块图
clk生成器
输入初始化信号
Reset生成器
输入数据
输出数据
3级CIC抽取滤波器的模块图
15
FPGA设计环境
电脑
下载
FPGA
输出信号
逻辑分析仪
FPGA设计流程图
实际FPGA测试环境
16
N
? ???
CIC抽取滤波器示意图
6
单级/多级CIC滤波器的原理
? 单级CIC抽取滤波器的原理 ? 多级CIC抽取滤波器的原理
单级CIC抽取滤波器示意图
多级CIC抽取滤波器示意图
7
单级CIC抽取滤波器的 Verilog HDL 设计
module cic_single(clk,clk1,reset,x_in,y_out); input clk,clk1,reset;
证明本设计方案的正确性、可行性。
- 处理器: EXCALIBUR ARM - FPGA集成块组件: EPXA4F672C3 - 逻辑单元: 180/16,640 - I/O端口: 21/463

基于FPGA的CIC滤波器设计

摘要在数字下变频（DDC）中，CIC（级联积分梳状）滤波器骑着重要的作用。

它主要用于采样速率的抽取,同时具有低通滤波的作用。

CIC滤波器的主要特点是, 仅利用加法器、减法器和寄存器(无需乘法器) ,因此占用资源少、实现简单且速度高。

本文在分析CIC 滤波器原理的基础上, 用Altera公司的系统级（或算法级）设计工具DSP builder 对CIC滤波器进行了建模、Simulink仿真，并通过Modelsim软件进行RTL级仿真，对CIC滤波器的功能进行了验证。

关键词：CIC滤波器；FPGA；DSP builder ；Modelsim目录引言 (2)1 CIC 抽取器和内插器介绍 (3)2 CIC滤波器理论 (3)2.1 单级CIC滤波器 (3)2.2 多级CIC滤波器 (4)3 Simulink简介 (5)3.1 什么是Simulink (5)3.2 功能 (5)4 DSP builder简介 (6)5 Simulink仿真验证 (8)5.1系统框图 (8)5.2 参数配置 (8)5.3 各模块设置 (9)5.4 仿真结果： (10)6 Dsp builder 模型设计 (11)6.1 系统框图 (11)6.2 DSP builder仿真结果 (15)7 ModelSim仿真(Modelsim 版本为6.3j) (17)7.1 操作步骤 (17)7.2 总结 (20)谢辞 (20)参考文献 (21)引言高分解速率滤波器的一种非常有效的结构就是由Hogenauer引入的“级联积分器梳状”(cascade integrator comb,CIC)滤波器。

CIC滤波器被证明是在告诉抽取或插值系统中非常有效的单元，一种应用就是无线通信，其中以射频或者中频为采样速率的信号需要降低到基带为主。

另一个领域就是数据转换。

为了快速准确地设计CIC滤波器，通常首先是进行算法仿真，然后利用Verilog HDL进行硬件描述。

FPGA的CIC滤波器的设计

基于FPGA的CIC数字滤波器的设计摘要：级联积分梳状（Cascade Integrator Comb，CIC）滤波器是数字系统中实现大采样率变化的多速率滤波器，已经证明是在高速抽取和插值系统中非常有效的单元，在数字下变频（DDC）和数字上变频（DUC）系统中有广泛的应用。

它不包含乘法器，只是由加法器，减法器和寄存器组成，而且需要的加法器的数目也减少了许多，因此CIC滤波器比FIR和IIR滤波器更节省资源，并且实现简单而高速。

本文主要讨论了CIC滤波器的基本原理和基于FPGA的仿真实现方法，具体是采用Verilog HDL语言编程，将滤波器分为积分器模块和梳状器模块2个部分，对每个模块进行具体的功能分析和设计实现，最后通过Modelsim 仿真对滤波器的性能进行分析，验证了设计的正确性。

关键词：CIC滤波器；抽取；FPGA；Verilog HDLthe Design of Cascade Integrator Comb Filter Based on FPGAAbstract:CIC (Cascade Integrator Comb, CIC) filter is a digital system to achieve large changes in multi-rate sampling rate filter, which has been proven to be a very effective unit in the high-speed extraction and interpolation system. It is widely used in the digital down conversion (DDC ) and digital up conversion (DUC) systems. It does not contain the multiplier, but just composes by adders, subtractors and registers, and the number of needing adders is reduced a lot. So it takes fewer resources than FIR filter and IIR filter. And the speed of CIC filter is very high and it is also very convenient to realize.This article discusses the basic principles of CIC filter and the simulation way based on FPGA. The modules were described with Verilog HDL. Firstly, the filter was divided into two parts which were integration module and the comb module. Then the function of each module were analyzed and designed. Finally the performance of the filter was analyzed under ModelSim and the correctness of the design was verified. Keywords：CIC filter; Decimation; FPGA; Verilog HDL1. 引言：数字滤波是数字信号分析中最重要的组成部分之一，数字滤波与模拟滤波相比，具有精度和稳定性高，系统函数容易改变，灵活性高，不存在阻抗匹配问题，便于大规模集成，可实现多维滤波等优点。

cic滤波器的原理与设计

CIC的冲击响应{1,010,()n Dh n≤≤-=其他，D为CIC滤波器的阶数（即抽取因子），Z变换后11()1DzH zz---=-，当积分梳状滤波器的阶数不等于抽取器的抽取倍数时，令N=DM(N为滤波器的阶数，D为抽取倍数)则积分梳状滤波器的传递函数为：)1(11)(1DMzzzH----=M是梳状滤波器中的延时因子，故称M为差分延时因子；其频率总响应为12()()()jw jw jwH e H e H e==sin(/2)sin(/2)wDMw=1()()22wDM wDM Sa Sa-⋅⋅xxxSa/)sin()(=为抽样函数，且1)0(=Sa，所以CIC滤波器在0=ω处的幅度值为N，即：DMeH j=)(0；一般数字滤波器的指标：()20lg()()20lg()apa pasa sH jH jH jH jααΩ=ΩΩ=Ω通带最大衰减阻带最小衰减即：CIC 幅频特性响应曲线图由其频率响应函数可以看出其主瓣电平最大为D ，旁瓣电平为21.51()sin(3/2)/sin(3/2)sin(3/2)j DMH e DM DM ωπωπππ=⋅==，旁瓣与主瓣的差值（用dB 数表示）为： dB A DM s 46.1323lg 20lg201===πα 可计算出旁瓣与主瓣的差值约为13.46，意味着阻带衰减很差，单级级联时旁瓣电平很大，为降低旁瓣电平，增加阻带衰减采用级联的方式，N 级频率响应为：)2()2()()2/sin()2/sin()(ωωωωωQ Q Q Qj Q Sa DM Sa DM DM e H -⋅⋅=⎥⎦⎤⎢⎣⎡=，可得到N 级CIC 的旁瓣抑制 dB Q Q A DM Q Qs )46.13(23lg 20)lg(201⨯=⋅==πα 分析一下发现在Q 级联时多出了Q DM 这个处理增益，因此分析一下尽量减少带内容差(通带衰减），即，在通带内，幅度应尽量平缓；下面就它的幅平响应曲线来分析：00()20lg ()()20lg()ps j a p jw a j a s jw a H e H eH e H e αα==1、设在红线w1处抽取的信号带宽很窄，为无混叠信号的带宽,能很好的对窄带信号进行滤波，去除掉高频信号噪声；且在绿线w2=2pi/DM-w1处衰减值足够大，则在其信号带宽内，红线到绿线，信号给CIC 滤波器带来的混叠就可以忽略，计算此时阻带衰减：)2/sin()2/sin(lg 20()(lg 2022012w DM w DM e H e H A jw j ==·引入带宽比例因子b=B/（fs/DM ）, B 为抽取信号的带宽，D 为抽取因子，M 为延时因子；fs 为输入端采样率，则w1=b*2pi/DM ；带入可化简得：b A lg 201-≈；（假设b=0.01;即fs=100MHz ，D=20，信号带宽为50khz,此时衰减为40dB);可见单级的CIC 滤波器的无混叠信号带宽内的阻带衰减能达到40dB;；并不怎么大，适用于较粗略的滤波，适合放在第一级抽取；如果采用级联的方式可以加大无混叠信号带宽；但是满足的通带不够窄；2、在红线w1处幅度不能下降太多，通带内幅值容差不能太大，否则会引起高频失真；设该带内容差为s δ，则,)()(lg 2010jw j s e H e H =δ将w1带入可简化得)sin(lg 20b bs ππδ≈，当N 级时，其带内容差也会增大；由上面分析可知，阻带衰减和带内容差，只与带宽比例因子b 有关，Df Bb s /=,分析可知，在信号带宽一定的前提下，应尽可能采用小的抽取因子，或增大输入采样率；故一般把它放在抽取系统的第一级，所以在配置CIC 时，信号带宽，采样率，抽取因子，综合考虑，下面是阻带衰减和通带衰减的一个表：表1：大抽取因子下的通带衰减由CIC频幅响应图可以发现，幅频特性的零点位于1/M处(M取值为整数)，这说明差分因子M决定了零点的位置；抽取因子D狭定了抽取后信号的采样频率，它同差分延时因子M一起还决定了主瓣和旁瓣的宽度；级数Q可以用来控制阻带衰减，Q越大阻带衰减越大，通带内的混叠就越小，但Q越大，通带内主瓣衰减也越大，所以Q不可太大，不宜超过5级。

FPGA的CIC滤波器的设计

FPGA的CIC滤波器的设计CIC滤波器的设计主要涉及滤波器的参数确定、级联结构的设计、数据格式的选择和实现细节。

首先，CIC滤波器的参数包括滤波器阶数、滤波器响应和抽取/插值比例。

滤波器阶数决定了滤波器的截止频率和滤波器的响应速度。

滤波器响应可以是低通、高通或带通响应，根据实际需求选择。

抽取/插值比例决定了滤波器的抽取/插值功能，可以根据需要选择。

其次，CIC滤波器采用级联结构，每个级联包括一个积分器和一个信号延迟器。

级联结构的数量决定了滤波器的阶数，阶数越高滤波器的性能越好。

级联结构还可以根据需求进行扩展或压缩。

然后，对于FPGA的CIC滤波器设计，数据格式的选择非常重要。

常见的数据格式有定点（Fixed-Point）和浮点（Floating-Point）两种。

定点数据格式可以节省硬件资源，但需要进行定点数的运算和溢出处理。

浮点数据格式计算精度高，但需要更多的硬件资源。

根据实际需求选择合适的数据格式。

最后，实现细节包括CIC滤波器的硬件资源分配、时钟分配和时序约束等。

硬件资源分配需要根据滤波器的参数确定所需要的积分器、延迟器和加法器等硬件资源。

时钟分配需要合理分配时钟信号，以满足滤波器的运算速度和性能需求。

时序约束能够帮助设计人员解决时序问题，确保滤波器的正确性和稳定性。

总的来说，FPGA的CIC滤波器设计涉及滤波器参数选择、级联结构设计、数据格式选择和实现细节。

通过合理的设计和优化，可以实现快速、高效的滤波功能，满足各种信号处理需求。

CIC滤波器设计

CIC滤波器设计报告
拟制
日期2012-01-15
一、CIC 抽取滤波器 1、原理概述
(x n ()
n
图1.1 系统流程图
2、模块实现 2.1 积分器
2.2 抽取单元
2.3 微分器
二、CIC 插值滤波器 1、原理概述
2、模块实现
模块说明
1、交织模块
交织模块负责将连续数据在时间上打散，取得时间增益，并将突发错误变为卷积码可以纠错的随机错误，CC 编码输出为16bit 的编码信息。

交织块尺寸为600*15*16=9000*16，其中位宽为16，9000为16位字的个数（扩频因子为8）
，或者68*15*16=1020*16，即1020个16位字；表1给出了不同扩频因子时交织块的几个重要参数。

表1 数据载荷扩频方式与每子帧中比特交织块的关系
交织采用行入列出的形式，输入数据位宽为16bit ，输出数据位宽为1bit ，整个交织模
块需要两块RAM ，采用乒乓的形式对数据进行交织处理。

该模块的接口示意图（草图）如图4所示。

clk
图4、交织模块接口示意草图表2给出了该模块的接口说明
表2、交织模块接口说明
（二）CIC插值。