dds直接数字频率合成器电类实验报告

电子线路课程设计直接数字频率合成器姓名：学号：院系：机械学院指导老师：花汉兵、姜萍完成时间：2015年06月10号摘要:直接数字频率合成器（Direct Digital Frequency Synthesizer简称DDFS或DDS）是一种基于全数字技术，从相位概念出发直接合成所需波形的一种频率合成技术。

本报告探究了数字频率合成器的构成，使用了QuartusII软件和SmartSOPC实验箱，借助可编程逻辑器件，实现了实验的预期目的，可以进行交换显示，测频，四波形（方波，正弦波，锯齿波，三角波）切换。

详细介绍了电路实现的基本原理以及电路的仿真、编译过程。

关键词：直接数字频率合成器控制QuartusIIAbstract:Direct Digital Frequency Synthesizer is a technology based on fully digital technique, a frequency combination technique syntheses a required waveform from concept of phase.This report describes the Digital Frequency Synthesizer components, the use of the software and SmartSOPC QuartusII experimental box, with programmable logic device to achieve the desired goal of the experiment, can be exchanged, frequency measurement, the four waveforms (square wave, sine wave , sawtooth, triangle wave) switches. Details of the circuit as well as the basic principles of circuit simulation, and the compiler process.Key word:Direct Digital Frequency Synthesizer control QuartusII一、实验要求说明1、实验目的学习EDA集成工具软件QuartusII的使用；学习基于可编程逻辑器件的EDA设计流程；学会基于可编程逻辑器件的电路设计。

2、实验内容设计一个频率及相位均可控制的具有正弦和余弦输出的直接数字频率合成器（Direct Digital Frequency Synthesizer简称DDFS或DDS）。

3、实验要求1.利用QuartusII软件和SmartSOPC实验箱实现DDS的设计；2.DDS中的波形存储器模块用Altera公司的Cyclone系列FPGA芯片中的ROM实现，ROM结构配置成4096×10类型；3.具体参数要求：频率控制字K取4位；基准频率fc=1MHz，由实验板上的系统时钟分频得到；4.系统具有清零和使能的功能；5.利用实验箱上的D/A转换器件将ROM输出的数字信号转换为模拟信号，能够通过示波器观察到正弦波形；6.通过开关控制改变DDS的频率和相位控制字，并能用示波器观察加以验证；7.在数码管上显示生成的波形频率；8.充分考虑ROM结构及正弦函数的特点，进行合理的配置，提高计算精度；9.设计能输出多种波形（三角波、锯齿波、方波等）的多功能波形发生器；10.考虑节省ROM空间的设计，例如只提供四分之一的波形或者半波形。

二、整体电路设计原理1、基本框图2、工作原理DDS的基本结构主要由相位累加器、相位调制器、正弦波数据表(ROM)、D/A转换器构成。

相位累加器由N位加法器N位寄存器构成。

每来一个CLOCK，加法器就将频率控制字fwrod与累加寄存器输出的累加相位数据相加，相加的结果又反馈送至累加寄存器的数据输入端，以使加法器在下一个时钟脉冲的作用下继续与频率控制字相加。

这样，相位累加器在时钟作用下，不断对频率控制字进行线性相位累加。

由此，相位累加器在每一个时钟脉冲输入时，把频率控制字累加以此，相位累加器输出的数据作为波形存储器的相位取样地址，这样就可把存储在波形存储器内的波形抽样值进行找表查出，完成相位到幅值的转换。

由于相位累加器为N位，相当于把正弦信号在相位上的精度定为N位，所以分辨率为1/2N。

若系统时钟频率为fc，频率控制字fword为1，则输出频率为fOUT =fC/2N，这个频率相当于"基频"。

若fword为K，则输出频率为：fout =K* fC/2N当系统输入时钟频率fC不变时，输出信号的频率由频率控制字K所决定。

由上式可得：K=2N*fout /fC其中，K为频率字，注意K要取整，有时会有误差。

选取ROM的地址时，可以间隔选项，相位寄存器输出的位数D一般取10-16位，这种截取方法称为截断式用法，以减少ROM的容量。

D太大会导致ROM容量的成倍上升，而输出精度受D/A位数的限制未有很大改善。

DDS工作流程示意图：三、各模块说明1、分频电路（1）设计原理由于SmartSOPC实验系统提供的脉冲为48MHz，因此我们要通过分频电路得到我们所需要的1KHz，1Hz，0.5Hz和1MHz。

分频电路主要是由2 分频、3分频、10分频这3 种基本分频电路以不同形式组合构成。

（2）电路图如下：2 分频电路图封装图从上图可以看出，2 分频电路与上周所做EDA2 实验中所用2 分频电路相同，均由D 触发器构成。

2 分频电路波形图3 分频电路图封装图3 分频电路波形图16 分频电路由4 个2 分频电路串联而成。

由于在之前已经介绍过2 分频电路，因此这边就不在赘述。

16 分频电路图封装图16 分频电路波形图10 分频电路图封装图模10 计数器电路的波形图1000 分频主要由3 个10 分频电路相连而成，原理与10 分频电路相同。

1000 分频电路图封装图总的脉冲电路图其封装图如下所示：48 分频电路封装图2、频率预制和调节电路（1）设计原理K为相位增量，也叫频率控制字。

DDS的输出频率表达式为f out=K* f C/2N，当K=1时，/2N，而DDS的最高输出频率由Nyquist采样定理决DDS输出最低频率(也即频率分辨率)为fc定，即f/2，也就是说K的最大值为2N-1。

因此，只要N足够大，DDS可以得到很细的频率c间隔。

要改变DDS的输出频率，只要改变频率控制字K即可。

设计模块时，用74161设计模256模块，1HZ信号输入让其变化。

该模块有清零和保持端，由开关控制，以便计数到需要值时保持或清零。

输出作为频率控制字低八位，高四位置零，输入累加器进行累加。

（a）预制电路图如下：（b）频率控制：由频率控制字控制频率的低8位，使频率在0Hz～256Hz间变化，从而达到控制频率的目的（c）相位控制由相位控制字控制相位的高4位，使相位较大幅度的变化，从而达到改变相位的目的。

3、累加器（1）设计原理相位累加器由12位加法器与12位寄存器级联构成。

每来一个时钟脉冲，加法器将频率控制字K与寄存器输出的累加相位数据相加，再把相加后的结果送至寄存器的数据输入端。

寄存器将加法器的上一个时钟作用后所产生的相位数据反馈至加法器的输入端，以使加法器在下一个时钟作用下继续与频率控制字进行相加。

这样，相位累加器在时钟作用下，进行相位累加。

当相位累加器累加满量时就会产生一次溢出，完成一个周期性的动作。

（2）原理图如下：（3）电路图如下：4、波形存储器波形存储器（ROM）的原理图如下图所示:波形存储器（ROM）的原理图作用：进行波形的相位—幅值转换。

原理：ROM 的N 位地址：把0°—360°的正弦角度离散成具有2N 个样值的序列ROM 的D 位数据位：则2N 个样值的幅值量化为D 位二进制数据.所以，波形存储器（ROM）的相位取样地址来自于相位累加器输出的数据.这样就可把存储在波形存储器内的波形抽样值（二进制编码）经查找表查出，完成相位到幅值转换。

同时，波形存储器中还可存放不同类种波形的地址，例如正弦波、余弦波、方波、矩形波、锯齿波、三角波等，这些波均可通过后面的D/A转换器及低通滤波器将数字信号转化为模拟信号从而进行连续信号的输出与恢复。

(1)rom文件的生成本次实验采用excel表格生成各个函数的数据，并将数据复制至txt中，加上*.mif文件的头部说明生成mif文件。

（2）LPM_ROM的设定在元器库中选取LPM-ROM，设置ROM的信息，数据宽度为10bits，数据个数为4096；设置ROM为寄存器输出，不需要时钟和异步清零信号；指定ROM的初始化数据来源，选择刚刚所生成的mif文件。

然后点击“finish”即可生成ROM单元了。

（4）ROM单元的电路图为：5、DDS电路利用LPM_MUX实现波形选择，从正余弦、三角波、锯齿波、方波选择波形输出。

总DDS电路图如下：6、测频电路（1）设计原理测频就是计算1秒钟内脉冲的个数。

我们利用计数器和锁存器实现这一功能。

由于累加器以频率控制字K为间隔,当累加器满量时就会产生一次溢出,完成一次周期性的动作,这个周期也就是DDS信号的一个频率周期,所以将累加器的最高位作为测频电路技术器的脉冲。

将1HZ的时钟信号二分频,得到0.5Hz.将0.5Hz脉冲送入锁存器的时钟端,0.5Hz反相延时后的脉冲送入计数器的清零端。

这样就使计数器在2s的脉冲周期内,1s内清零,1s内计数。

由于锁存器的脉冲和计数器的脉冲是反相的,且有一定的延时,所以当锁存器有效脉冲来到时,计数器是清零状态,锁存器就锁存前1s内计数器的计数信号。

这样就完成了1s内的脉冲计数,再将锁存器的输出送入译码显示电路,就可以在数码管上显示波形频率了。

（2）原理图如下：（3）电路图如下：7、译码电路（1）设计原理：频率控制字和相位控制字都是四位的二进制码，要转换成8421BCD码才能在数码管上显示。

因此先通过译码电路实现此转换再输入显示电路。

（2）电路图如下：8、显示电路因为用的是8位控制字，而实验中只有8位数码管，其中4位用来测频，另外4位用来显示频率或相位字，所以本次实验用到显示复用。

（1）24选12电路通过开关K控制，选择显示频率字或是相位字（2）显示电路（3）将24选12与显示电路组合而成总的显示电路，电路图如下：9、总电路图：四、调试仿真及下载1、调试先保存，将上述电路以字母输入方式输入并保存在工程文件夹中。

再将文件置顶，最后进行编译，在主菜单中选择processing项，在弹出的对话框中选择Start complication键，则编译开始。