实验3 宏功能模块的应用

实验3 宏功能模块的应用

实验目的：熟悉Quartus Ⅱ的宏功能模块的应用。 实验工具：Quartus Ⅱ8.0 实验步骤： 工程设计步骤：

实验内容：

一、采用Quartus II 软件的宏功能模块lpm_counter 设计一个模为60的加法计数器，进行编译和仿真，查看仿真结果。

（1）原理图设计：如图

3-1-1

图3-1-1 模60加法计数器

（2）综合

模60加法计数器：如图 3-1-2

图 3-1-2 模60加法计数器综合报告

流动状态 软件版本 修复名称 顶层文件 器件系列

所有逻辑资源

所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号

时间模型

（3）功能仿真

模60加法计数器功能仿真波形图：如图3-1-3

图 3-1-3 模60加法计数器功能仿真

结论：图3-3宏功能模块中从上到下有以下几个引脚：异步清零端，时钟使能端，时

钟，同步置数端使能端，计数使能端，计数方向，置数输入端，输出端，进位输出端。

每个端口功能如图3-3解释，每个端口都实现了理论中的功能，所以功能仿真成功。

（4）时序仿真

模60加法计数器时序仿真波形图：如图3-1-4

图 3-1-4模60加法计数器时序仿真

结论：图3-4中时序仿真的引脚与图3-3相同，每个引脚实现的功能与图3-3相一致。

所不同的是在时序仿真中输出出现了微小的延时，并且输出之间出现了许多细小的毛刺，在进位输出端也出现了一个明显的毛刺。不过整体仿真的结果是正确的。

最大工作频率：310.37MHz 如图 3-1-5

图 3-1-5 最大工作频率

延时情况：

注：tsu（建立时间），th（保持时间），tco（时钟至输出延时），tpd（引脚至引脚延时）tpd（引脚至引脚延时）

tsu（建立时间）

tco（时钟至输出延时）

th（保持时间）

二、先利用LPM_ROM设计8位×8位乘法器，进行编译和仿真，查看仿真结果。（1）原理图设计：

1、用MATLAB产生一个8_8_mult_rom.mif文件。

MATLAB程序如下：

2、将产生的mif 文件导入存储器模块中。如图

3-2-2

图 3-2-2

3、完整原理图设计：如图

3-2-3

图3-2-3 8位×8位乘法器原理图

（2）综合 8位×8位乘法器综合报告：如图

3-2-4

图 3-2-4 8位×8位乘法器综合报告

（3）功能仿真

8位×8位乘法器功能仿真图：如图

3-2-5

图3-2-5 8位×8位乘法器功能仿真图

流动状态 软件版本 修复名称 顶层文件 器件系列

所有逻辑资源

所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型

验证结果：如图3-2-6

图3-2-6 验证结果

结论：a,b分别为8位的乘数，最大值都是255，所以最大的结果为65025。在图3-2-5中随机抽取了两种结果进行验算，计算器验算结果如图3-2-6，所得结果和仿真结果相同。所以8位×8位乘法器功能仿真是成功的。

（4）时序仿真

8位×8位乘法器时序仿真图：如图3-2-7

图3-2-7 8位×8位乘法器时序仿真图

结论：8位×8位乘法器时序仿真的结果与功能仿真结果基本相一致。所不同的是输出端的结果出现了延时情况，并且在输出之间出现了很多毛刺，但这些毛刺没有影响到输出结果。所以8位×8位乘法器时序仿真图也是成功的。

最大工作频率：500MHz 如图3-2-8

图3-2-8

延时情况：如图3-2-9

图3-2-9 延时情况

三、用数字锁相环实现分频，假定输入时钟频率为10MHz ，想要得到6MHz 的时钟信号，试用altpll 宏功能模块实现该电路。 （1）原理图设计：如图

3-3-1

图3-3-1 数字锁相环原理图

（2）综合 综合报告：如图

3-3-2

图 3-3-2

（3）功能仿真 锁相环功能仿真波形图：如图

3-3-3

图3-3-3 锁相环功能仿真图

流动状态 软件版本 修复名称 顶层文件 器件系列

所有逻辑资源

所有寄存器 所有引脚 所有虚拟引脚 所有存储器 器件型号 时间模型

结论：时钟的周期为100ns，频率为1M。输出的周期为167ns，频率为0.598MHZ，约为

0.6MHz。输出频率为时钟频率的3/5。所以锁相环的功能成功。

（4）时序仿真

锁相环时序仿真波形图：如图3-3-4

图3-3-4 锁相环时序仿真图

结论：时序仿真图输出结果基本和图3-3-3功能仿真图一致。所不同的是输出标志段出现了微小的延时，但没有影响输出的结果。所以时序仿真图也是成功的。