模拟混合信号IC版图设计技术

第７卷第５期漯河职业技术学院学报Ｖ０１．７Ｎｏ．５２００８年９月ＪｏｕｒｎａｌｏｆＬｕｏｈｅＶｏｃａｔｉｏｎａｌＴｅｃｈｎｏｌｏｇｙＣｏｌｌｅｇｅＳｅｐ．２００８

模拟／混合信号ＩＣ版图设计技术

吴尘

天生

（苏州市职业大学电子信息工程系，江苏苏州２１５１０４）

寺·÷·辛。··争。‘争‘—争‘寺·寺一－６＂·夺·÷··争·孛·－６－·．６－·—争·－６－·—争··争··争·夺·－６－·－．６－·争·÷·÷·夺·÷·专－·÷·夺··争·－６－··争·争·争·夺·争·专·－６－·－｝·－争·々·－．６－·寺一－６－·幸·－６－·夸·摘要：阐述了基于芯片级（Ｃｈｉｐ—Ｌｅｖｅｌ）模拟／混合信号ＩＣ版图设计技术，从电源线规划、布局布线、ＥＳＤ保护电路和“闩领”防制四个方面总结了版图设计中的技巧．强调了版图设计聍于集成电路实现的重要性。

关键词：芯片级；模拟／混合信号电路；版图设计

中图分类号：ＴＰ３３１．１＋１文献标识码：Ａ文章编号：１６７１—７８６４（２００８）０５—００４５—０２夺··争··｝·．·争··｝··争·．争·—争··串··争··｝··｝··争··｝·夺··｝··争··｝··｝···争·—串··｝．·—｝··｝··串·—争··争·．ｔ｝··争··｝··亭．·．孛－．ｃ｝－．争·夺·．串·．ｃ｝·．争·．ｔ｝··各·．５．·６．．Ｓ．．６．．。Ｓ．．５·．５·．争·－５—

０引言

模拟／混合信号ＩＣ设计一直是困扰很多中国Ｉｃ设计工程师的难题。与数字电路设计相比，模拟／混合电路设计要求更为严苛，而且需要严格的环境控制工艺。而对于深亚微米级的ＳＯＣ设计还必须面对电源噪声和数字电路的衬底耦合噪声等问题。在模拟／混合信号电路设计中，成功的设计可以说一半以上要归功于Ｉｃ版图设计，因为模拟／混合信号Ｉｃ设计的特殊性，信号之间的干扰大，再好的电路设计，如果不讲究版图设计，最终还是无法实现。可以说好的版图意味着成功的电路。由于数字和模拟版图设计之间存在着一些比较明显的差别，例如，设计ＣＭＯＳ数字芯片时，主要目标是优化芯片的尺寸和提高密集度，而在模拟设计中，无论是ｃＭＯｓ还是双极型电路，主要目标并不是芯片的尺寸，而是优化电路的性能、匹配程度、速度和各种功能方面的问题。因此，在模拟／混合信号ＩＣ版图的设计中。应注意版图设计技巧的使用。

ｌ电源线规划

电源线（例如Ｖ。。和Ｖ。）是蒜片上最为普遍的信号。电源线实际上会连接到电路中的每一个模块或门电路，而且它们要传输很大的电流，因此电源线规划必须首先考虑３个方面的因素。它们分别是：电阻上的电压降（ＩＲ—Ｄｒｏｐ）、电迁移（Ｅｉｅｃｔｒｏｍｉｇｒａｔｉｏｎ）以及电源线噪声（ＰｏｗｅｒＮｏｉｓｅ）。

首先，在模拟／混合信号电路中，一方面，由于数字信号在切换的时候会产生很大的瞬时电流，这个很大的瞬时电流会在电源线和地线的寄生电阻上产生一个瞬时电压，因此会对模拟电路产生干扰；另一方面，焊接线（ｂｏｎｄｉｎｇｗｉｒｅ）上存在电感，瞬时电流的变化也会在电感上引起一个很大的电压起伏，同样会对模拟电路产生影响。因此在电源线的设计中要尽可能的减小寄生电阻，也就是说降低电阻上的电压降。

其次，所谓电迁移，指的是长时间的电流所导致的分子代替原子的现象，其结果是金属线最终断裂并形成开路。在混合信号电路中，我们需要更多地关注由于电迁移带来的金属线的磁化系数以及大电流密度和更高温度下电路的工作性能的降低。

再次，对于电源线噪声，除了我们熟知的耦合噪声（ＣＯＵ．ｐｉｉｎｇｎｏｉｓｅ）之外，在模拟／混合信号电路中，我们还不能忽略衬底耦合噪声（ｓｕｂｓｔｒａｔｅｎｏｉｓｅ）。随着特征尺寸缩小和时钟频率增加，混合信号电路设计的数字电路部分变成越来越大的噪声源。增加的噪声干扰了敏感的模拟电路，引起严重的设计问题。当数字信号切换时。噪声从互连线和开关晶体管的体端耦合到衬底。此外，噪声还随着来自封装和电源线的地弹跳而注人衬底，一旦到了衬底，噪声同时传播到电路设计的数字和模拟电路部分，极大地干扰了模拟电路的工作性能，见图ｌ。

针对以上３个冈索，我们可以得出模拟／混合信号电路电源线规划的几个方法：

（１）电源线的宽度必须符合整个芯片所需要的功耗。由于电源线要放在模块的周围，并通到模块，因此可以根据每个模块功耗的需求来估算满足芯片需求的最小电源线尺寸。增加电源线的宽度可以提供足够的电源供应以满足整个芯片上全部电路的电迁移的要求和电阻特性。

收稿日期：２００８—１４一１１

作者简介：吴尘（１９８２一）。女，江苏苏州人，苏州市职业大学助教，德国罗森海姆应用技术学院硕士研究生，主要从事集成电路设计方面的研究。

万方数据

漯河职业技术学院学报２００８年

图１数字电路信号切换产生的噪声和电源线上的

地弹跳通过衬底攻击敏感的模拟电路

（２）不同层次的电源线连接在一起的时候，要尽可能多的放置接触孔（ｖｉａ）。因为对于每一个接触孔而言，通过从导体中引入另一平行电流路径，可以减少电阻。从而降低电压降对模拟电路产生的干扰．见图２。

图２连线的转接处放置两个以上的接触孔（３）电源线的拐角必须使用４５。角版图。在非常宽的电源线拐角的地方，所谓非常宽的标准是大于３０仙ｍ至４０ｐｅｒａ。在这种情况下，使用４５。角会使大电流对于金属的压力得到缓解。见图３。

图３电源线拐角使用４５。角版图

（４）数字电路的电源线和模拟电路的电源线应该分开提供，以解决电源线噪声问题，见图４．如果外部引脚允许的话，应该把它们接两个ｐａｄ，这样不仅能消除寄生电阻对干扰的耦合，还能消除由焊接线的寄生电感对于噪声的耦合。对于衬底噪声，还可以使用防护频段来围住噪声源，或者采用ＰＭＯＳ管做旁路电容来隔离衬底噪声。

２布局布线（Ｐｌａｃｅｍｅｎｔ＆Ｒｏｕｔｉｎｇ）

由于集成电路设计周期越短越好，因此自动布局布线技术（ＡｕｔｏＰ＆Ｒ）的运用是必须的。布局的目的是判断整个布线的复杂程度，确定芯片上用于布线的区域，并找到在完成全部布线的过程中潜在的瓶颈或问题。在混合信号电路的设计中，如果把握不好布局布线技术，将会对电路产生极大的影响．例如，不恰当的连线会造成时延、驱动能力不足、天线效应以及功能失效等问题。因此，在模拟／混合信号电路中摹本的布线原则是尽量将模拟模块与数字模块隔离，在时钟树旁边尽量不要使用大撄幅的模拟ｂｕｆｆｅｒ，可以将大摆幅的模拟ｂｕｆｆｅｒ分散在不同的行中以降低热效应（ｔｈｅｒｍａｌｅｆｆｅｃｔ），信号连线禁止跨越存储器、模拟模块或高压电路以避免产生不必要的信号干扰。

ｏＩ

＆

卜圳砒Ｉ

卜㈨砒ｌ粤皇防

频

Ｉ段ｌ

图４数字电路和模拟电路使用不同的电源线

３ＥＳＤ保护电路

在芯片制造业和应用领域，静电放电（ＥＳＤ）效应是造成芯片故障的普遍原因之一。在混合信号电路中，应提升版图对ＥＳＤ的防护能力，具体的措施有：增加源／漏端接触孑Ｌ与栅极的距离；源／漏端的接触孔和通孔要尽可能的多；避免使用最小沟道长度来设计ＥＳＤ保护电路；使用扩散层做限流电阻。

４“闩锁”（Ｌａｔｃｈ—ｕｐ）现象及防止措施

“闩锁”被定义为：由于寄生ｐｎｐ和ｎｐｎ双极型晶体管的相互作用导致在ＣＭＯＳ芯片内电源线与地线路径之间形成低阻抗。这些ＢＪＴ管形成一个带正反馈的硅整流器，使电源到地形成事实上的短路，从而引起一个很大的电流流动，甚至造成器件的永久性损害。虽然可以采用外延层和其他工艺改进来减少闩锁问题，但是随着器件的特征尺寸不断减小，封装密度不断增大，尤其是Ｉ／Ｏ电路的可靠性继续与“闩锁”现象有关。在模缈混合信号电路中，“Ｆｊ锁”所引起的电源和地之问的电流流动会对模拟电路产生极大的ｆ扰。从而影响整个电路的正常Ｔ作，凶此，如何在版图层面ｌ：防止“闩锁”现象变得很有意义。一般来说，从“闩锁”现象形成的原理上我们耍避免Ｐ—Ｎ—Ｐ—Ｎ的版图结构，增加ＰＭＯＳ和ＮＭＯＳ之间的距离，并且在它们之间加保护环，内部电路尽可能远离外部ＰＡＤ区域放置并在内部电路周同使用完整的保护环也是一个明智之举。

参考文献：

［１］樊丽春，姚素英。ＭｉｘｅｄＳｉｇｎａｌＩＣ的版图设计［Ｊ］．职业技术，２００７，６８（４）：４７

［责任编辑吴保奎］万方数据