第7章 常用时序逻辑功能器件

第七章 常用时序逻辑功能器件
（2）74x290功能 表
R 91 R 92 QD QC QB Q A
CPA
CPB
Q A Q B Q C QD
R 01 R 02
74x290
R 01 R 91 R 02 R 92
归纳：
X 1 1 0 0 X X
X 1 1 X X 0 0
1 0 X 0 X 0 X
1 X 0 X 0 X 0
已有计数器：
需要得到的计数器：
M进制
N进制
15
第七章 常用时序逻辑功能器件
(一) N<=M 1、反馈清零法： 利用集成计数器的清零端实现归零， 从而构成按自然态序进行计数的N进制 计数器的方法。(74x161,74x290) 方法：将计数器接成计数状态； 用N清零,将N中取“1”的项与非后接异步 清零端CR。
21
第七章 常用时序逻辑功能器件
(二) N>M
第一步：将L片M进制计数器组合起来，构成 ML进制计数器，使ML大于等于N；
第二步：再采用刚才的方法（如清零法）构 成N进制。
22
第七章 常用时序逻辑功能器件
（1）并行进位方式：同步时钟连接
用本级的进位信号驱动下一级计数器 使能端；再用清零或置数法。
27
第七章 常用时序逻辑功能器件
例1 进位输出信号驱动
256进制计数器 (ML)
1 1 1
1
CP
CR D D D D 0 1 2 3 TC 1 CET 74x161(1) CEP CP ＞ Q0 Q1 Q2 Q3 PE 1 N1=16
CR D D D D 0 1 2 3 CET 1 TC 74x161(2) CEP CP ＞ Q0 Q1 Q2 Q3 PE 1
第七章 常用时序逻辑功能器件
第7章
常用时序逻辑 功能器件
7.1计数器 7.2寄存器
1
第七章 常用时序逻辑功能器件
本章重点
（1）掌握分立器件计数器分析、设计； （2）熟练读懂集成计数器、寄存器的功能表； （3）熟练掌握任意进制计数器的分析、设计； （4）掌握寄存器应用。
2
第七章 常用时序逻辑功能器件
7
第七章 常用时序逻辑功能器件
一. 74x161—四位二进制同步加法计数器 P290
D0 D
CET 1 1
0
D1 D
1
1
DD 2
1
2
D3 D
1
3
CE CEP P
1
& 1 & & &
= 1 PE & ≥1 1D R CP CR 1 1 1 Q0 FF0 Q & & 1
=
=
=
& ≥1 FF1 Q 1D C1 Q R
12
第七章 常用时序逻辑功能器件
*二、二 - 五 - 十进制计数器 74x290 (自学)
*CPA为其时钟，QA为其输出端，模 2 计数器； *CPB为其时钟，QBQCQD为其输出端，模 5 计数器； ** CPA为其时钟， Q0 接CPB， QA QBQCQD为其输出 端，模 10 计数器。
13
源自文库
23
第七章 常用时序逻辑功能器件
例1
1 0 0 0 1 1
0
1 0 0 0
0
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q Q Q Q PE 1 0 1 2 3
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q Q Q Q PE 1 0 1 2 3
分析计数器进制方法：
1)反馈清零法：用n清零,则构成n进制计数器； 2)反馈置数法：用n置数,置成0，则构成n+1进制计数器。 3)反馈置数法：全“1”置数n,则构成M-n进制计数器。 (M最大计数状态)
30
第七章 常用时序逻辑功能器件
§7.2寄存器
6.5.1
在数字电路中，用来存放二进制数据 或代码的电路称为寄存器。 存放n位二进制代码的寄存器，需用n 个触发器来构成。
16
第七章 常用时序逻辑功能器件
例
用74x161构成九进制计数器
74x161功能表
异步清零予置 使能 时钟 予置数据输入 输出 PE CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CR X X X X L L L L L X X X X D3 D2 D1 D0 D3 D2 D1 D0 H L X X X X X X 保 持 H H L X X X X X X 保 持 H H X L X X X X X 计 数(M=16) H H H H
TC CET Q 3 Q 2 Q 1 Q 0
9
第七章 常用时序逻辑功能器件
74x160 功 能 表
异步清零予置 使能 LD EP ET RD
L H H H H X L H H H X X L X H X X X L H
时钟 予置数据输入 输出 CP A B C D QA QB QC QD X X X X L L L L X A B C D A B C D X X X X 保 持 X X X X X 保 持 X X X X X 计 数(M=10)
5
第七章 常用时序逻辑功能器件
*** 中规模集成计数器
学习应注意以下几点： （1）编码 自然二进制/8421十进制 （2）模数 5进制、10进制、16进制 （3）加、减、可逆 （4）清0、置数端 同步还是异步
6
第七章 常用时序逻辑功能器件
74x161(74LS161 ,74HCT161)： 4位二进制同步加法计数器 74x160： 8421十进制加法计数器（实验五） 74x290：异步二—五—十进制计数器 74x390：异步二—十进制计数器 主要任务： 读功能表掌握计数器使用方法 学会使用集成计数器构成任意进制计数器的方法
29
第七章 常用时序逻辑功能器件
异步清0，同步置数计数器
设计n进制计数器方法：
1)反馈清零法：状态n时清零,将n中取“1”的项与非接CR； 2)反馈置数法：状态n-1时置数,输入都接“0”,将n-1中取 “1”的项与非后接PE。 3)反馈置数法：全“1”时置数,输入接最小计数值,将进位 端取非后接PE。
0011
占用CP
1000 0111
0100
1
0
0 0 0
0110 0101
CR D D D D 0 1 2 3 1 CET TC 74x161 1 CEP CP Q Q Q Q PE ＞ CP 0 1 2 3 令PE = Q3
0 0 0 1
1
20
第七章 常用时序逻辑功能器件
利用74x161的PE置数端。 当第8个CP脉冲上升沿到来时， Q3Q2Q1Q0 = 1000 将Q3送到非门的输入端，其输出使PE=0， 当下一个CP上升沿到来时，将输入数据0000置入。 Q3Q2Q1Q0 = 0000，接着PE=1；74x161又从0000开 始计数。
§7.1计数器
6.5.2
在数字电路中，能够记忆输入脉冲 个数的电路叫计数器。 计数器可实现对输入的CP脉冲进行计数。 也可用作定时(计时器)、分频、数字测量等。
3
第七章 常用时序逻辑功能器件
按功能分：加法计数器、减法计数器和可逆计数器。
00
01
11
10
4
第七章 常用时序逻辑功能器件
按数字的编码方式分：二进制计数器(n位)、十进制 计数器等。 按计数器的计数容量(或称模数)来分：七进制计数 器、十进制计数器、六十进制计数器等等。
1
18
1 0 0
1
&
第七章 常用时序逻辑功能器件
2、反馈置数法： 利用LD端 (74x161) 方法：
(1)将计数器接成计数状态；
(2)在状态N-1出现时送数0，将N-1中取“1”的 项与非后接PE;计数状态0~N-1
19
第七章 常用时序逻辑功能器件
74x161构成九进制计数器
0000
0001
0010
异步清零予置 使能 时钟 予置数据输入 输出 PE CEP CET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0 CR X X X X L L L L L X X X X D3 D2 D1 D0 D3 D2 D1 D0 H L X X X X X X 保 持 H H L X X X X X X 保 持 H H X L X X X X X 计 数(M=16) H H H H
RCO ET Q D Q C Q B Q A
10
第七章 常用时序逻辑功能器件
74x161计数状态
1
CR D D D D 1 CET 0 1 2 3 TC 1 CEP 74x161 CP ＞ Q Q Q Q PE 0 1 2 3
1
Ｍ＝１６
11
第七章 常用时序逻辑功能器件
1）异步清零。CR=0 时， 计数器输出直 接清零 Q3Q2Q1Q0 = 0000.无需CP 2）同步并行预置制数。
1 0 0
0 0 0
0 0 0
1 0 0
计数状态
下降沿触发
1. R91和R92同时为“1”，置“1001”，优先级最高；
2. R01和R02同时为“1”，清“0000”；
3. 其余状态计数，模数由连线确定。
Multisim举例74x290
14
第七章 常用时序逻辑功能器件
三、用MSI构成任意进制计数器(重点)
CR D D D D 1 0 1 2 3 CET TC 1 CEP 74x161
反馈置数（0）法，23时置数
74160_24EnSet.msm
26
第七章 常用时序逻辑功能器件
*（2）串行进位方式：异步时钟连接
用本级的进位信号（当需要进位时，信号 边沿与触发方式相反，需接非门处理）驱动下 一级计数器的时钟端；再用清零法。
CP
74160_100En.msm
256进制计数器
24
第七章 常用时序逻辑功能器件
例2
24进制计数器（16<24<256)
1
1 CP
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q0 Q1 Q2 Q3 PE
1
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q0 Q1 Q2 Q3 PE
& ≥1
&
& ≥1
&
1D
FF2 Q Q
1D
FF3 Q
C1 Q
C1 R
C1 Q R =
&
1 Q1
1 Q2
1 Q3
1 T TC C
8
第七章 常用时序逻辑功能器件
74HC/HCT161,74161, 74LS161,74LVC161 74x161 功 能 表 表6.5.6
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP Q Q Q Q PE ＞ 0 1 2 3
N2=16
28
第七章 常用时序逻辑功能器件
计数器小结： 计数器是一种应用十分广泛的时序电路， 除用于计数、分频外，还广泛用于数字测量、 运算和控制，从小型数字仪表，到大型数字 电子计算机，几乎无所不在，是任何现代数 字系统中不可缺少的组成部分。 计数器可利用触发器和门电路构成。但 在实际工作中，主要是利用集成计数器来构 成。在用集成计数器构成N进制计数器时， 需要利用清零端或置数控制端。
&
反馈清0法，用24清零
74160_24EnClear.msm
25
第七章 常用时序逻辑功能器件
例3
1
24进制计数器（16<24<256) 0 0 0 0 1 1 0 0 0 0
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q0 Q1 Q2 Q3 PE
&
CP Q Q Q Q PE ＞ 0 1 2 3 CP
17
第七章 常用时序逻辑功能器件
不占用CP
0000
0001
0010
0011
1001
1000 0111 0110
74x161为4位 同步二进制 计数器，最 多可实现16 进制进数器
0100
占用CP
0 0 0
0
0101
CR D D D D 0 1 2 3 TC 1 CET 74x161 CEP 1 CP Q Q Q Q PE ＞ CP 0 1 2 3 令CR = Q3Q0
31
第七章 常用时序逻辑功能器件
基本寄存器 按照功能
Q0
FF0
Q1
FF1
移位寄存器 并行
串行
按照存、取 数据方式
D0
D1
应用： 存储代码、串/并行转换、数值计算、缓冲区
32
第七章 常用时序逻辑功能器件
一、 集成中规模双向移位寄存器74x194 P284 DSR：右移串行输入端 Q0 Q1 Q2 Q3 CP S1 S0 DSL：左移串行输入端 VCC DI3,2,1,0 ：并行输入端 Q3~ Q0：数据输出端 74x194 CP：时钟脉冲输入端 D GND 上升沿触发 CR DSRDI0DI1 DI2 DI3 SL CR CR ：清零端， =0时清零
CR D D D D 0 1 2 3 CET TC 74x161 CEP CP ＞ Q Q Q Q PE 0 1 2 3
CR=1，PE=0，当CP脉冲上升沿到来时， D3D2D1D0输 入端数据被Q3Q2Q1Q0接受，需要CP。
3）保持.CR=PE=1,当CET*CEP = 0时, 输出保持不变。 4）计数。CR=PE=CET=CEP =1时，计数器输出 处于加 计数状态。随着CP的作用，其状态在0000~1111间循环 变化，当计数状态为1111时， 产生一个进位信号，TC=1。