实验二8线——3线优先编码器74ls148功能测试及应用
大学课程《数字电子技术基础》试题及答案(三)
大学课程《数字电子技术基础》试题及答案一、填空题组合逻辑电路1. 数字电路按逻辑功能的不同特点可分为两大类，即： 逻辑电路和 逻辑电路 。
答：组合 、时序2. 从一组输入数据中选出一个作为数据传输的常用组合逻辑电路叫做 。
答：数据选择器3.用于比较两个数字大小的逻辑电路叫做 。
答：数值比较器4. 驱动共阳极七段数码管的译码器的输出电平为 有效，而驱动共阴极的输出电平为 有效。
答：低、高5.一个8选1的多路选择器（数据选择器），应具有 个地址输入端。
答：3个6.编码器的逻辑功能是把输入的高低电平编成一个 ，目前经常使用的编码器有普通编码器和优先编码器两类。
答：二值代码7.译码器的逻辑功能是把输入的二进制代码译成对应的 信号，常用的译码器有二进制译码器，二－十进制译码器和显示译码器三类。
答：输出高、低电平8．74LS138是3线—8线译码器，译码为输出低电平有效，若输入为A 2A 1A 0=110时，输出 01234567Y Y Y Y Y Y Y Y 应为（ ）。
答：10111111二、选择题组合逻辑电路1.74LS138是3线-8线译码器，译码输出为低电平有效，若输入A 2A 1A 0=100时，输出= 。
A 、00010000，B 、11101111C 、11110111D 、10000000答：B2.在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A 、译码器B 、编码器C 、全加器D 、寄存器 答：D3.在下列逻辑电路中，不是组合逻辑电路的是（ ）。
A. 译码器B. 编码器C. 全加器D.寄存器 答：D4. 八选一数据选择器组成电路如下图所示，该电路实现的逻辑函数是Y= 。
A. ABC ABC ABC ABC +++ B. ABC ABC + C. BC ABC +D. ABC ABC ABC ABC +++ 答：D5.七段显示译码器是指 的电路。
A. 将二进制代码转换成0~9数字B. 将BCD 码转换成七段显示字形信号C. 将0~9数字转换成BCD 码D. 将七段显示字形信号转换成BCD 码 答：B6.组合逻辑电路通常由 组合而成。
数字电子技术基础课-阎石-第五版第四章期末复习题
组合逻辑电路习题一、填空、选择1、8 线—3线优先编码器74LS148 的优先编码顺序是I7 、I6 、I5 、…、I0 ，输出A2 A1 A0 。
输入输出均为低电平有效。
当输入I7 I6 I5 …I0 为11010101时，输出A2 A1 A0为 。
2、3 线—8 线译码器74LS138 处于译码状态时，当输入A 2A 1A 0=001 时，输出Y 7～Y 0 = 。
3、组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 ，与电路以前的状态 。
4、在组合逻辑电路中，由于门电路的延时，当输入信号状态改变时，输出端可能出现虚假过渡干扰脉冲的现象称为 。
5、一位数值比较器，输入信号为两个要比较的一位二进制数A 、B ，输出信号为比较结果：Y(A ＞B)、Y(A ＝B)和Y(A ＜B)，则Y(A ＞B)的逻辑表达式为 。
6、下列电路中，不属于组合逻辑电路的是。
（A ）译码器 （B ）全加器 （C ）寄存器 （D ）编码器 7、在二进制译码器中，若输入有4位代码，则输出有 个信号。
（A ）2 （B ）4 （C ）8 （D ）16 二、分析题4.1写出图所示电路的逻辑表达式，并说明电路实现哪种逻辑门的功能。
习题4.1图4.2分析图所示电路，写出输出函数F 。
习题4.2图4.3已知图示电路及输入A 、B 的波形，试画出相应的输出波形F ，不计门的延迟．B A =1 =1 =1F习题4.3图4.4由与非门构成的某表决电路如图所示。
其中A 、B 、C 、D 表示4个人，L=1时表示决议通过。
（1） 试分析电路，说明决议通过的情况有几种。
（2） 分析A 、B 、C 、D 四个人中，谁的权利最大。
4.5分析图所示逻辑电路，已知S 1﹑S 0为功能控制输入，A ﹑B 为输入信号，L 为输出，求电路所具有的功能。
习题4.5图4.6试分析图所示电路的逻辑功能。
习题4.6图4.7已知某组合电路的输入A 、B 、C 和输出F 的波形如下图所示，试写出F 的最简与或表达式。
试验二8线——3线优先编码器74ls148功能测试及应用
(3)验证优先编码器的真值表
真值表
W * X/
流人•柏比 j
1-P 4 和 4/
54
/ r*1
X-L Xt' 川* 中 Xr X/ *
A1^ 孙 i G&1
H/
MP
L* H, HF *
He HF H# HF w Hi bP HM
皿 X- w X X- 如 U1 3 i
承
L> X" Xu 必 * X*J
H/ HP
L¥ LP H** 3 L 卡 Lt1 FP L-
3 3 L：
田 Lt*
K>' 税 H# 始 LiJ t' 候 f* H" 尸 H3 4H* * H. t3
砂
HK H*' «*
数字电子技术根底实验报告
实验二 8 线一一 3 线优先编码器 74LS148 功能测试及应用
专业
班级
姓名
学号Biblioteka 成绩通信工程一班
赵建倪
0134
一、实验目的 了解 8 线 3 线优先编码(74LS14®的根本功能； 掌握 74LS148 的使用方法； 二、实验内容 (1) 了解芯片的工作原埋 74LS148 工作原理：该编码器有 8 个信号输入端,3 个一进制码 输出端.此外,电路还设置了输入使能端 EI,输出使能端 E5 口优先编码工作 状态标志 GS 当 EI=0 时,编码器工作；而当 EI=1 时,那么不管 8 个输入端为 何种状态,3 个输出端均为高电平,且优先标志端和输出使能端均为高电平, 编他器处于非工作状态.这种情况被称为 输入低电平有效,输出也为低电来有效的情况.当 EI 为 0,且至少有一个输入 端有编码请求信号(逻辑 0)时,优先编码工作状态标志 GS 为 0.说明编他器处于工作状态,否那么为 1. (2) 了解芯片的结构,对照着具体的引脚接线
编码器、译码器的功能测试及应用
学生实验报告学院：课程名称：数字电路实验与设计专业班级：姓名：学号：学生实验报告(一)学生姓名学号同组人: 实验项目编码器、译码器的功能测试及应用■必修□选修□演示性实验■验证性实验□操作性实验□综合性实验实验地点W105 实验仪器台号指导教师实验日期及节次一、实验综述1. 实验目的：（1）了解编码器、译码器和数码管的管脚排列和管脚功能。
（2）掌握编码器、译码器和数码管的性能和使用方法。
2. 实验所用仪器及元器件：（1）示波器、信号源、万用表、数字实验箱和电脑。
（2）集成电路TTL74LS147、TTL74LS148、TTL74LS47、TTL74LS04、电阻和电位器等。
3. 实验原理：（1） 10- 4线优先编码器74HC14774HC147外引线排列如图1所示，逻辑符号如图2所示。
图1 74HC147外引脚排列图图2 74HC147逻辑符号如图74HC147有9路输入信号，4位BCD码输出，因输出端带圈，所以输入输出均为低电平有效。
他将0—9十个十进制数编成4位BCD码，可把输入端的9路输入信号和隐含的不变信号按优先级进行编码，且优先级别高的排斥级别低的。
当输入端都无效时，隐含着对0路信号进行编码（输出采用反码输出）。
74HC147的功能见表1。
表1 10- 4线优先编码器74HC147输入输出I2I3I4I5I6I7I8I9I3Y2Y1Y0Y1H H H H H H H H H H H H H××××××××L L H H L×××××××L H L H H H××××××L H H H L L L×××××L H H H H L L H××××L H H H H H L H L×××L H H H H H H L H H××L H H H H H H H H L L×L H H H H H H H H H L HL H H H H H H H H H H H L （2） 8-3线优先编码器74LS14874LS148是8-3线优先编码器逻辑符号如图3，外引线排列如图4所示。
(完整)3组合逻辑电路习题解答
(完整)3组合逻辑电路习题解答自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ,与以前的输入信号 无关 。
2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。
3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。
输入输出均为低电平有效。
当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为 010 .4．3线—8线译码器74HC138处于译码状态时,当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。
5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。
6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。
7．一位数值比较器,输入信号为两个要比较的一位二进制数,用A 、B 表示，输出信号为比较结果：Y (A ＞B )、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B ）的逻辑表达式为B A 。
8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。
9．多位加法器采用超前进位的目的是简化电路结构 × 。
(√，× ） 10．组合逻辑电路中的冒险是由于 引起的。
A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？ A ．在输出级加正取样脉冲 B ．在输入级加正取样脉冲 C ．在输出级加负取样脉冲 D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。
A ．01→10B ．00→10C ．10→11D ．11→01 13．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。
A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。
优先编码器74ls148引脚图管脚图内部功能表
优先编码器74ls148引脚图管脚图内部功能表在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
74148是一个八线-三线优先级编码器。
如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。
74148优先编码器为16脚的集成芯片，除电源脚VC C(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。
其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE 是使能输出端，GS为片优先编码输出端。
由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)·IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE使能输出端O E的逻辑方程为：OE =I0·I1·I2·I3·I4·I5·67·IE当使能输入I E=1时，禁止编码、输出(反码)：A2,A1,A0为全1。
(如表5.1.2第一行所示。
)当使能输入I E=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。
如表5.1.2中第二行所示)。
扩展片优先编码输出端G S的逻辑方程为：GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。
Verilog八线-三线优先编码器设计（74LS148）
Verilog⼋线-三线优先编码器设计（74LS148）if语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83 (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI) begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平26else if (din[7] == 0) begin dout <= 3'b000; GS <= 0; EO <= 1; end27else if (din[6] == 0) begin dout <= 3'b001; GS <= 0; EO <= 1; end28else if (din[5] == 0) begin dout <= 3'b010; GS <= 0; EO <= 1; end29else if (din[4] == 0) begin dout <= 3'b011; GS <= 0; EO <= 1; end30else if (din[3] == 0) begin dout <= 3'b100; GS <= 0; EO <= 1; end31else if (din[2] == 0) begin dout <= 3'b101; GS <= 0; EO <= 1; end32else if (din[1] == 0) begin dout <= 3'b110; GS <= 0; EO <= 1; end33else if (din[0] == 0) begin dout <= 3'b111; GS <= 0; EO <= 1; end34else if (din == 8'b11111111) begin dout <= 3'b111; GS <= 1; EO <= 0; end//芯⽚⼯作，但⽆编码输⼊35else begin dout <= 3'b111; GS <= 1; EO <= 1; end //消除锁存器（latch）36endmodule3738//EI = 0 表⽰允许编码，否则所有输出端被封锁在⾼电平（控制芯⽚⼯作）39//EO = 0 表⽰电路⼯作，但⽆编码输⼊（⽤于级联）40//GS = 0 表⽰电路⼯作，且有编码输⼊（判断输⼊端是否有输⼊）testbench：1 `timescale 1 ps/ 1 ps2module encoder_83_vlg_tst();3reg EI;4reg [7:0] din;5wire EO;6wire GS;7wire [2:0] dout;8 encoder_83 i1 (.EI(EI), .EO(EO), .GS(GS), .din(din), .dout(dout));9initial10begin11 EI = 1;12 din = 8'b11111111;13 #10 EI = 0;14 #10 din = 8'b01010101;15 #10 din = 8'b10101010;16 #10 din = 8'b11010101;17 #10 din = 8'b11101010;18 #10 din = 8'b11110101;19 #10 din = 8'b11111010;20 #10 din = 8'b11111101;21 #10 din = 8'b11111110;22 #10 din = 8'b11111111;23end24endmoduleView Codecase语句法1//8线-3线优先编码器设计（74LS148)2//3//EI | A7 A6 A5 A4 A3 A2 A1 A0 | Y2 Y1 Y0 GS EO4//0 | 0 x x x x x x x | 0 0 0 0 15//0 | 1 0 x x x x x x | 0 0 1 0 16//0 | 1 1 0 x x x x x | 0 1 0 0 17//0 | 1 1 1 0 x x x x | 0 1 1 0 18//0 | 1 1 1 1 0 x x x | 1 0 0 0 19//0 | 1 1 1 1 1 0 x x | 1 0 1 0 110//0 | 1 1 1 1 1 1 0 x | 1 1 0 0 111//0 | 1 1 1 1 1 1 1 0 | 1 1 1 0 112//0 | 1 1 1 1 1 1 1 1 | 1 1 1 1 013//1 | x x x x x x x x | 1 1 1 1 1141516module encoder_83_case (din, EI, GS, EO, dout);17input [7:0] din; //编码输⼊端data_in，低电平有效18input EI; //使能输⼊端EI（选通输⼊端），EI为 0 时芯⽚⼯作,即允许编码19output [2:0] dout; //编码输出端data_out20output GS; //⽚优先编码输出端，优先编码器⼯作⼯作状态标志GS，低电平有效21output EO; //使能输出端EO（选通输出端）22reg [2:0] dout;23reg GS, EO;24always @(din or EI)25if(EI)26begin dout <= 3'b111; GS <= 1; EO <= 1; end //所有输出端被锁存在⾼电平27else28casez (din) //建议⽤casez语句，casez把z/?匹配成任意。
优先编码器74ls148引脚图管脚图内部功能表
优先编码器74ls148引脚图管脚图内部功能表在优先编码器电路中，允许同时输入两个以上编码信号。
不过在设计优先编码器时，已经将所有的输入信号按优先顺序排了队。
在同时存在两个或两个以上输入信号时，优先编码器只按优先级高的输入信号编码，优先级低的信号则不起作用。
74148是一个八线-三线优先级编码器。
如图所示的是八线-三线编码器74148的惯用符号及管脚图引脚图。
74148优先编码器为16脚的集成芯片，除电源脚VCC(16)和GND(8)外，其余输入、输出脚的作用和脚号如图中所标。
其中I0—I7为输入信号，A2,A1,A0为三位二进制编码输出信号，IE是使能输入端，OE 是使能输出端，GS为片优先编码输出端。
由74148真值表可列输出逻辑方程为：A2 = (I4+I5+I6+I7)IEA1 = (I2I4I5+I3I4I5+I6+7)·IEA0 = (I1I2I4I6+I3I4I6+I5I6+I7)·IE使能输出端OE的逻辑方程为：OE =I0·I1·I2·I3·I4·I5·67·IE当使能输入IE=1时，禁止编码、输出(反码)：A2,A1,A0为全1。
(如表5.1.2第一行所示。
)当使能输入IE=0时，允许编码，在I0～I7输入中，输入I7优先级最高，其余依次为：I6,I5,I4,I3,I2,I0，I0等级排列。
OE为使能输出端，它只在允许编码(IE=0)，而本片又没有编码输入时为0。
如表5.1.2中第二行所示)。
扩展片优先编码输出端GS的逻辑方程为：GS = (I0+I1+I2+I3+I4+I5+I6+I7)·IEGS为片优先编码输出端，它在允许编码(IE=0)，且有编码输入信号时为0(如表5.1.2中第三至第十行)；若允许编码而无编码输入信号时为1(如表5.1.2第二行)；在不允许编码(IE=1)时，它也为1(如表5.1.2第一行)。
74LS148优先编码器
74LS148优先编码器1．编码的概念下图是医院病房中常见的一种请求显示电路n个开关K1K2┈K n接至n张病床n个指示灯接至护士办公室病员可以通过按动开关呼叫护士（因疼痛或树叶即将结束等原因），某一开关一旦合上，相应的安装在护士办公室的指示灯亮，护士马上就会过来处理。
该电路的优点是简单、可靠，缺点是用线太多。
如某病区有200张病床，那就会有200根线接到护士办公室。
用编码的办法就可大大减少用线的根数。
下图是由四个与非门，15个开关组成的16-4线编码带电路。
如果加一个与非门可得到32-5线编码电路。
当15个开关全部断开时，四个与非门的输入为全为1，当仅有闭合时当仅有闭合时当仅有闭合时该电路的主要缺点是：任何时候只允许一个开关合上，才能得到正确的编码，如果两个或更多的开关合上，如和合上与单独合上时得到同一个0011的编码。
所以上图电路没有实用价值。
2．优先的概念例：某医院有、、、号病室四间，是重症监护病房需特别护理，其余依次为重点病房、普通护理病房和康复护理病房，设计一个优先请求显示电路，其优先级别依次为最高、次高、较低和最低。
在四个病房各安一个开关、、、，0表示有请求，1表示没有请求；在护士病房安四个指示灯，1表示灯亮，0表示灯暗。
当时（），亮（），其余三个灯暗，无论这三个病房有无请求。
当无请求时（），如果则才会亮，此时都不会亮列出真值表如下：该真值表只有五行，是一个简化的真值表，其实四变量真值表从0000到1111应该有16行。
表中第2行其实包含8行，这8行其余三个变量从000、001111即0000、00010111（这八行最小项之和为）从简化的真值表上我们直接写出读者可自行列出完整的真值表（16行）并写出的最简与或表达式，看与上述表达式是否一致。
实现上述逻辑功能的逻辑图如下：3. 74LS148优先编码器在优先编码器电路中，允许同时输入两个以上的编码信号。
不过在设计优先编码器时已经将所有的输入信号按优先顺序排了队，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。
8路智力竞赛抢答器方案(完整方案)
昆明工业职业技术学院课程设计设计题目：8路智力竞赛抢答器的设计班级：10级计算机控制技术学生姓名：学号：指导教师：白文忠职称：讲师指导小组组长：教学班负责人：提交日期：2012年月日8路智力竞赛抢答器的设计摘要本设计主要介绍用数电知识设计八路抢答器。
优先编码电路、锁存器、译码电路将参赛队的输入信号在显示器上输出，并与主持人开关相连接，即构成了抢答器的主体电路。
经过布线、接线、调试等工作后数字抢答器成形。
借助较少的外围元件完成抢答的整个过程，设计制作了八路抢答器，设计编程简单，工作稳定可靠。
可供8人或8个代表队抢答，并用7段数码管显示首先抢答者的组别号码，有人抢答后自动闭锁其他各路输入，禁止其他人抢答，使其他组的开关失去作用，而显示最先按下抢答键的组别号。
只有当主持人按下复位按键才能再次抢答。
关键词：八路抢答器；定时；计时；编码；译码AbstractThis design mainly introduces several electrical design with knowledge of eight way responder.Priority encoder circuit, latch, decodercircuit will be teams of the input signal in the display output, and host switch connected, which constitute the main circuit of the responder.After wiring, wiring, commissioning work forming digital answering device.With fewer peripheral component finish vies to answer first the entire process, design of eight way responder, programming is simple, stable and reliable work.For 8 or 8 teams vies to answer first, and the 7 digital tube display first responder group number, automatic locking other people answer after each input, no other answer, the other group switch out of action, and show the first pressing the answer key category.Only when the host press the reset button to again vies to answer first.Key words：Eight way responder；Timing；Time；Code；Decoding目录一、设计内容及设计要求(一)基本功能(二)扩展功能二、设计及原理(一)设计框图(二)设计原理三、抢答器的基本原理及电路的设计方法(一)抢答电路的的设计(二)定时电路的设计(三)报警电路的设计(四)时序控制电路的设计(五)整机电路的设计四、主要器件及功能(一)8线-3线优先编码器74LS148(二)十进制可逆计数器74LS192(三)七段数码管译码器驱动器74LS48(四)锁存器74LS148(五)555定时器五、元器件列表六、设计体会一、设计任务及设计要求（一）基本功能1.设计一个智力抢答器，可同时供8名选手或8个代表队参加比赛，其编号分别是0、1、2、3、4、5、6、7，个用一个抢答按钮，按钮的编号与选手的编号相对应，分别是S0、S1、S2、S3、S4、S5、S6、S7。
实验3编码器译码器和数据选择器应用
CA
5 4 3
~EL ~BI ~LT
BCD/7SEG
7 DA
OA 13
1 DB
OB 12
2 DC
OC 11
6 DD
OD 10
OE 9
OF 15
OG 14
4511BD_5V
AB CDEFG
输
入
EL BI LT D C B A
输出
×× 0 ×××× × 0 1 ×××× 0110000 0110001 0110011 0110101 0110111 0111001 1 1 1 ×××× 0111010 0111111
8 消隐
0 1 3 5 7 9 9 消隐 消隐
3.4 74LS153逻辑功能测试
电平 01 1C0 1C1 1C2 1C3 2C1 2C0 2C3 2C2
输入 BA 00 01 10 11
输出 Y1 Y2
3.5 一位二进制全加器电路设计
要求：使用74LS138和74LS20集成芯片
Si Ai BiCi1 • Ai Bi Ci1 • Ai Bi Ci1 • Ai BiCi1 Y1 •Y2 •Y4 •Y7
2、实验设备及器件
数字万用表 数字电路实验箱 集成电路 74LS138 74LS148 74LS153 74LS20 CD4511
3线-8线译码器 优先编码器 双4选1数据选择器 4输入2与非门 4线－七段译码器/驱动器
3、实验内容
3.1
74LS148逻辑功能测试
输入
输出
EI I0 I1 I2 I3 I4 I5 I6 I7 A2 A1 A0 GS EO
~1G ~2G
1Y 7 2Y 9
7400N
74LS148中文资料
CT54LS148/CT74LS148
15ns
60mW
148 将 8 条数据线（0－7）进行 3 线(4-2-1)二进制（八进制）优先编
码，即对最高位数据线进行译码。
利用选通端（EI）和输出选通端（EO）可进行八进制扩展。
管脚图：
引出端符号： 0－7 EI A0、A1、A2 GS EO
功能表：
编码输入端(低电平有效) 选通输入端(低电平有效) 编码输出端(低电平有效) 宽展端(低电平有效) 选通输出端
ｈｔｔｐ：／／ｗｗｗ．ｅｌｅｃｆａｎｓ．ｃｏｍ
ｈｔｔｐ：／／ｗｗｗ．ｅｌｅｃｆａｎｓ．ｃｏｍ
说明：H－高电平 L－低电平 X－任意
极限值 电源电压------------------------------------------------7V 输入电压 54/74148-----------------------------------------5.5V 54/74LS148--------------------------------------7V 发射极间电压 54/74148 的两编码输入----------------------------5.5V 工作环境温度 54×××------------------------------ －55～125℃ 74×××------------------------------------0～70℃ 贮存温度-------------------------------------- －65～150℃
tPHL
(同相输出)
tPLH
EI->GS
tPHL
(同相输出)
tPLH
EI->EO
tPHL
集成编码器译码器功能测试及应用
c4 d2
S7
I7 4
S8
I8 5
S9
I9 10
GND
8
6C D
14
G4 1
G5 1
GND
C 2
D6 8
9e 15 f
g 14
e1
f9 g
10
图3
五.提高实验内容
1. 试采用2片集成二进制译码器74LS138构成4—16线译 码器，设计出电路并实验验证。 2. 试用2片集成3—8线优先编码器74LS148和适当的集成 门电路构成4—16线优先编码器，写明设计过程，并实验 验证。
实验4 集成编码器、译码器功能测试及应用
一.实验目的
? 1. 掌握集成编码器的逻辑功能及特点。 ? 2. 掌握集成译码器的特点及使用方法。 ? 3. 熟悉利用集成译码器设计组合逻辑电路的
方法。 ? 4. 了解LED数码管的使用方法。
二.实验仪器及器材
? 实验仪器：双踪示波器，交流毫伏表，函数 发生器，直流稳压电源，万用表，数字电子 电路实验平台。
1 A02 A1源自3A2 4 G2A 5 G2B
74LS138
6 G1
7 Y7
8
16
Y0 15 Y1 14 Y2 13 Y3 12 Y4 11 Y5 10
Y6 9
+5V
图4
5. 试用集成3—8线译码器74LS138构成“1线—8线”数 据
分配器，画出电路图。 6．在图3编码、译码及显示电路实验电路中，在输入 按键S9~S0均不被按下时，数码管显示何值？此时 74LS47的第4管脚（BI/BRO）为何值？如果输入按键 S9~S0中只有S0被按下，数码管将显示何值？如果输入 按键S9~S0全部被按下，数码管将显示何值？
八路抢答器实验报告
⼋路抢答器实验报告⼋路抢答器设计与制作⼀、电路功能1．主持⼈控制抢答器⼯作。
2．抢答有效时间为主持⼈按下按键后5秒内，其他时间按动抢答键⽆效。
3．抢答选⼿编号为0、1、2、3、4、5、6、7。
抢答开始后，若五秒内有⼈抢答，则由LED数码管显⽰最先抢答选⼿编号，否则⽆显⽰。
4．抢答开始后由蜂鸣器发出5声1秒的提⽰⾳，若在5秒内有⼈抢答，蜂鸣器⽴刻停⽌提⽰⾳。
并显⽰抢答选⼿编号。
⼆、电路基本参数输⼊电压Vcc=5v三、电路原理框图图3-1 ⼋路抢答器组成电路四、设计要求5．有⼋个抢答按键，⼀个主持⼈控制按键。
6．抢答有效时间为主持⼈按下按键后5秒内，其他时间按动抢答键⽆效。
7．抢答选⼿编号为0、1、2、3、4、5、6、7。
抢答开始后，若五秒内有⼈抢答，则由LED 数码管显⽰最先抢答选⼿编号，否则⽆显⽰。
8．抢答开始后由蜂鸣器发出5声1秒的提⽰⾳，若在5秒内有⼈抢答，蜂鸣器⽴刻停⽌提⽰⾳。
五、电路原理图及⼯作原理介绍电路原理图如图2-1所⽰。
图2-1⼋路抢答器原理图图中70K K -为8个抢答按键。
74LS148为8线/3线优先编码器，其逻辑功能如表2-1所⽰。
8路输⼊信号70D D -以及编码输出信号70A A -均为负逻辑。
EI 为使能控制端，低电平有效，当EI=0时，正常编码，否则所有输出端均为⾼电平。
当EI=0时，且70D D -有输出时，0s =G ，否则1s =G ，可见GS 为低电平时74LS148正常编码且有输⼊。
当EI=0时，且70D D -⽆输⼊时，EO=0,可见EO 为低电平时表⽰74LS148正常编码且⽆输⼊。
74LS279为4RS 触发器，输⼊信号低电平有效。
其中，第⼀和第三RS 触发器有两个置1端。
看8K 为主持⼈控制键，按下8K 将第⼀⾄第三RS 触发器复位，将第四RS 触发器置1。
在正常抢答期间，74LS279作为锁存器，将编码输出70A A -和GS 锁存，其中02A A -反相输出，从⽽将负逻辑编码变为正逻辑，GS 同相输出。
数字电子技术基础项目二8路抢答器电路的设计与调试
8路抢答器电路的设计与调试
图2-16 七段发光二极管显示器符号和电路图
8路抢答器电路的设计与调试
2.显示译码器
驱动共阴极显示器需要输出为高电平有效的显示 译码器，而共阳极显示器则需要输出为低电平有效的 显示译码器。表2-9给出了常用的7448七段发光二极 管显示译码器功能表。
8路抢答器电路的设计与调试
8路抢答器电路的设计与调试
图2-18 四选一数据选择器功能示意图
8路抢答器电路的设计与调试
1)74LS151集成电路数据 选择器
74LS151是常用的集成八选一 数据选择器，它有3个地址输入端 A2、A1、A0，可选择D0～D8共8
端，同相输出端Y和反相输出端 W。其引脚图如图2-19所示，功 能表见表2-10。该电路的输入使 能端G为低电平有效。
图2-14 例2-2的逻辑接线图
8路抢答器电路的设计与调试
二、二-十进制译码器
二-十进制译码器的功能是将8421BCD码0000～1001转换为 对应0～9十进制代码的输出信号。这种译码器应有4个输入端， 10个输出端，它的功能表见表2-8。其输出为低电平有效。
表2-8中左边是输入的8421码，右边是译码输出。输入端 的高低位排列顺序由高到低为A3～A0。输入的8421码中1010～ 1111共6种状态没有使用，是无效状态，在正常工作状态下不 会出现，化简时可以作为随意项处理。实际二-十进制译码器 集成电路芯片在使用时，输入端输入无效代码时，译码器不予 响应。
8路抢答器电路的设计与调试
知识 链接
把二进制代码按一定规律编排，使每 组代码具有特定含义(如代表某个数或者某 个控制信号)称为编码，实现编码逻辑功能的 电路称为编码器。
8路抢答器电路的设计与调试
《数字电子技术》学习情景2任务二 编码器的逻辑功能测试解读
格雷码
奇偶检验码 ASCII 码
常用BCD码
十进制数
0
8421码
0000
余3码
0011
格雷码
0000
2421码
0000
5421码
0000
1
2 3
0001
0010 0011
0100
0101 0110
0001
0011 0010
0001
0010 0011
0001
0010 0011
4
5 6
0100
0101 0110
0111
1000 1001
0110
0111 0101
0100
1011 1100
0100
1000 1001
7
8 9
0111
1000 1001
1010
1011 1100
0100
1100 1101
1101
1110 1111
1010
1011 1100
用 BCD 码表示十进制数举例：
(4.79)10 = (0100.01111001 )8421BCD (01010001)8421BCD= (51)10
任务二：编码器的逻辑功能测试
任务目标：
1.掌握数制与码制的种类,以及各数制间的转换、码制之间的 转换。 2.掌握编码器的功能，能描述优先编码器的编码特点。 3．对照功能真值表测试74LS148型8/3线优先编码器的逻 辑功能。
数制和码制
主要要求：
掌握十进制数和义，掌握 8421BCD 码，
(二) 二进制
数码：0、1
进位规律：逢二进一，借一当二
按权展开式表示 (1001.01)2 = 1×23 + 0×22 + 0×21 + 1×20 + 0×2-1 + 1×2-2 将按权展开式按照十进制规律相加，即得对应十进制数。 (1001.01)2 = 1×23 + 0×22 + 0×21 + 1×20 + 0×2-1 + 1×2-2 = 8+0+0+1+0+0.25 = （9.25）10
74ls148抢答器的工作原理
74ls148抢答器的工作原理74LS148是一款高性能8-3编码器，常用于抢答器等应用。
其工作原理如下：1. 输入端：74LS148有8个输入端（A0-A7），用于输入待编码的数据。
这8个输入位可以用来表示的最高数值是11111111，即255。
2. 使能端：74LS148有两个使能端（G1和G2A/G2B）。
当使能端G1=0 时，编码器工作；当G1=1 时，编码器处于空闲状态。
使能端G2A 和G2B 用于控制输出类型，当G2A=G2B=0 时，输出为最常用的1/0编码格式。
3. 输出端：74LS148有3个输出端（Y0-Y2），用于输出编码结果。
根据输入的二进制数值，编码器会将其转换成相应的编码输出。
例如，如果输入为00000001，那么输出为Y0=1、Y1=0、Y2=0；如果输入为00000010，那么输出为Y0=0、Y1=1、Y2=0。
4. 工作过程：当使能端G1=0 时，74LS148开始工作。
根据输入的二进制数据，编码器内部会对输入信号进行处理，并将结果输出到输出端。
具体过程如下：a. 检测输入位中最高位的有效状态，从最高位开始扫描，一旦检测到高电平（1），编码器将该输入位的编号作为编码结果的一部分，并在相应的输出端设置对应的编码信号。
b. 当检测到第一个高电平输入位时，编码器内部逻辑会禁用其余的输入位，以避免产生错误的输出结果。
例如，若输入为00001010，那么检测到第一个高电平位为A3（输入编号从A0到A7），编码器会在输出端设置相应的编码信号（即Y0=0、Y1=1、Y2=0），并禁用其余的输入位。
c. 如果存在多个输入位同时处于高电平，则编码器只选择最高位的输入位，并在输出端设置相应的编码信号。
其他输入位的高电平将被忽略。
总结：74LS148抢答器在使能端G1=0 时开始工作。
它扫描输入位的状态，检测到第一个高电平输入位后，根据该输入位的编号设置相应的编码输出信号。
其余输入位将被禁用。
实验三 编码器及其应用实验
实验三编码器及其应用实验一、实验概述本实验是通过使用8-3线优先编码器74LS148来验证编码器的功能和使用方法。
二、实验目的1、掌握中规模集成编码器的逻辑功能和使用方法2、掌握编码器的级联方法及测试方法三、实验预习要求1、复习有关编码器的原理2、查找编码器相关的芯片手册，了解其引脚功能及分布3、根据实验任务，画出所需的实验线路及记录表格四、实验原理优先编码器功能:允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。
本实验使用的是8-3线优先编码器74LS148，通过查阅74LS148的datasheet可以知道：图3.4-1 74LS148图3.4-2 74LS148内部结构图编码器74LS148的作用是将输入I0～I78个状态分别编成二进制码输出，它的功能表见图3.4-1。
它有8个输入端，3个二进制码输出端，输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
优先级分别从I7至I0递减。
图3.4-3优先编码器74LS148功能表五、Proteus使用的元器件1.LOGICPROBE(BIG) //逻辑探头（大）。
2.LOGICSTATE //逻辑状态输入。
3.74LS148 //8-3线优先编码器。
六、实验要求控制其输入的电平高低，观察输出的信号，验证和掌握8-3线优先编码器74LS148的逻辑功能。
七、硬件连接图图3.7-1：Proteus仿真图八、实验步骤点击开始仿真，调节输入状态，观察输出结果，测输出端的逻辑状态填入表中。
表3.8-1输入：I0 I1 I2 I3 I4 I5 I6 I7A2=((I’4+I’5+I’6+I’7)·EI’)’A1=((I’2I4I5+I’3I4I5+I’6+I’7)·EI’)’A0=((I’1I2I4I6+I’3I4I6+I’5I6+I’7)·EI’)’动态图：九、实验现象点击开始仿真后运行，控制I0-I7的电平，观察输出端EO、GS、A0-A2的电平，对照74LS148的真值表发现，电平变化与功能表一致。
74148(8线—3线优先编码器)
PACKAGING INFORMATIONOrderable Device Status(1)PackageType PackageDrawingPins PackageQtyEco Plan(2)Lead/Ball Finish MSL Peak Temp(3)78027012A ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC7802701EA ACTIVE CDIP J161TBD Call TI Level-NC-NC-NC7802701FA ACTIVE CFP W161TBD Call TI Level-NC-NC-NC JM38510/36001B2A ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC JM38510/36001BEA ACTIVE CDIP J161TBD Call TI Level-NC-NC-NC JM38510/36001BFA ACTIVE CFP W161TBD Call TI Level-NC-NC-NC SN54148J OBSOLETE CDIP J16TBD Call TI Call TISN54LS148J ACTIVE CDIP J161TBD Call TI Level-NC-NC-NCSN74147N OBSOLETE PDIP N16TBD Call TI Call TISN74148J OBSOLETE CDIP J16TBD Call TI Call TISN74148N OBSOLETE PDIP N16TBD Call TI Call TISN74148N3OBSOLETE PDIP N16TBD Call TI Call TISN74LS147DR OBSOLETE SOIC D16TBD Call TI Call TISN74LS147N OBSOLETE PDIP N16TBD Call TI Call TISN74LS148D ACTIVE SOIC D1640Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS148DE4ACTIVE SOIC D1640Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS148DR ACTIVE SOIC D162500Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS148DRE4ACTIVE SOIC D162500Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SN74LS148J OBSOLETE CDIP J16TBD Call TI Call TISN74LS148N ACTIVE PDIP N1625Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NC SN74LS148N3OBSOLETE PDIP N16TBD Call TI Call TISN74LS148NE4ACTIVE PDIP N1625Pb-Free(RoHS)CU NIPDAU Level-NC-NC-NCSN74LS148NSR ACTIVE SO NS162000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIMSN74LS148NSRE4ACTIVE SO NS162000Green(RoHS&no Sb/Br)CU NIPDAU Level-1-260C-UNLIM SNJ54148J OBSOLETE CDIP J16TBD Call TI Call TISNJ54148W OBSOLETE CFP W16TBD Call TI Call TISNJ54LS148FK ACTIVE LCCC FK201TBD Call TI Level-NC-NC-NC SNJ54LS148J ACTIVE CDIP J161TBD Call TI Level-NC-NC-NC SNJ54LS148W ACTIVE CFP W161TBD Call TI Level-NC-NC-NC (1)The marketing status values are defined as follows:ACTIVE:Product device recommended for new designs.LIFEBUY:TI has announced that the device will be discontinued,and a lifetime-buy period is in effect.NRND:Not recommended for new designs.Device is in production to support existing customers,but TI does not recommend using this part in a new design.PREVIEW:Device has been announced but is not in production.Samples may or may not be available.OBSOLETE:TI has discontinued the production of the device.(2)Eco Plan-The planned eco-friendly classification:Pb-Free(RoHS)or Green(RoHS&no Sb/Br)-please check/productcontent for the latest availability information and additional product content details.TBD:The Pb-Free/Green conversion plan has not been defined.Pb-Free(RoHS):TI's terms"Lead-Free"or"Pb-Free"mean semiconductor products that are compatible with the current RoHS requirements for all6substances,including the requirement that lead not exceed0.1%by weight in homogeneous materials.Where designed to be soldered at high temperatures,TI Pb-Free products are suitable for use in specified lead-free processes.Green(RoHS&no Sb/Br):TI defines"Green"to mean Pb-Free(RoHS compatible),and free of Bromine(Br)and Antimony(Sb)based flame retardants(Br or Sb do not exceed0.1%by weight in homogeneous material)(3)MSL,Peak Temp.--The Moisture Sensitivity Level rating according to the JEDEC industry standard classifications,and peak solder temperature.Important Information and Disclaimer:The information provided on this page represents TI's knowledge and belief as of the date that it is provided.TI bases its knowledge and belief on information provided by third parties,and makes no representation or warranty as to the accuracy of such information.Efforts are underway to better integrate information from third parties.TI has taken and continues to take reasonable steps to provide representative and accurate information but may not have conducted destructive testing or chemical analysis on incoming materials and chemicals.TI and TI suppliers consider certain information to be proprietary,and thus CAS numbers and other limited information may not be available for release.In no event shall TI's liability arising out of such information exceed the total purchase price of the TI part(s)at issue in this document sold by TI to Customer on an annual basis.IMPORTANT NOTICETexas Instruments Incorporated and its subsidiaries (TI) reserve the right to make corrections, modifications, enhancements, improvements, and other changes to its products and services at any time and to discontinue any product or service without notice. Customers should obtain the latest relevant information before placing orders and should verify that such information is current and complete. All products are sold subject to TI’s terms and conditions of sale supplied at the time of order acknowledgment.TI warrants performance of its hardware products to the specifications applicable at the time of sale in accordance with TI’s standard warranty. T esting and other quality control techniques are used to the extent TI deems necessary to support this warranty. Except where mandated by government requirements, testing of all parameters of each product is not necessarily performed.TI assumes no liability for applications assistance or customer product design. Customers are responsible for their products and applications using TI components. T o minimize the risks associated with customer products and applications, customers should provide adequate design and operating safeguards.TI does not warrant or represent that any license, either express or implied, is granted under any TI patent right, copyright, mask work right, or other TI intellectual property right relating to any combination, machine, or process in which TI products or services are used. Information published by TI regarding third-party products or services does not constitute a license from TI to use such products or services or a warranty or endorsement thereof. Use of such information may require a license from a third party under the patents or other intellectual property of the third party, or a license from TI under the patents or other intellectual property of TI.Reproduction of information in TI data books or data sheets is permissible only if reproduction is without alteration and is accompanied by all associated warranties, conditions, limitations, and notices. Reproduction of this information with alteration is an unfair and deceptive business practice. TI is not responsible or liable for such altered documentation.Resale of TI products or services with statements different from or beyond the parameters stated by TI for that product or service voids all express and any implied warranties for the associated TI product or service and is an unfair and deceptive business practice. TI is not responsible or liable for any such statements. Following are URLs where you can obtain information on other Texas Instruments products and application solutions:Products ApplicationsAmplifiers Audio /audioData Converters Automotive /automotiveDSP Broadband /broadbandInterface Digital Control /digitalcontrolLogic Military /militaryPower Mgmt Optical Networking /opticalnetwork Microcontrollers Security /securityTelephony /telephonyVideo & Imaging /videoWireless /wirelessMailing Address:Texas InstrumentsPost Office Box 655303 Dallas, Texas 75265Copyright 2005, Texas Instruments Incorporated。
- 1、下载文档前请自行甄别文档内容的完整性，平台不提供额外的编辑、内容补充、找答案等附加服务。
- 2、"仅部分预览"的文档,不可在线预览部分如存在完整性等问题,可反馈申请退款(可完整预览的文档不适用该条件!)。
- 3、如文档侵犯您的权益，请联系客服反馈,我们会尽快为您处理(人工客服工作时间：9:00-18:30)。
实验二8线——3线优先编码器74LS148功能测试及应用
专业
班级
姓名
学号
成绩
通信工程
一班
赵建倪
0134
一、实验目的
了解8线——3线优先编码（74LS148）的基本功能；
掌握74LS148的使用方法；
二、实பைடு நூலகம்内容
(1)了解芯片的工作原理
74LS148工作原理：该编码器有8个信号输入端，3个二进制码输出端。此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。这种情况被称为输入低电平有效，输出也为低电来有效的情况。当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。表明编码器处于工作状态，否则为1。
（2）了解芯片的结构，对照着具体的引脚接线
（3）验证优先编码器的真值表
真值表