第五章组合逻辑电路(4课时)

一位比较器逻辑图
12
用与非门实现，并且低电平比较器）
比较原则： 1. 先从高位比起，高位大的数值一定大。 2. 若高位相等，则再比较低位数，最终结果 由低位的比较结果决定。 请根据以上原则设计一下：每位的比 较应包括几个输入、输出？
14
四位数值比较器的比较原则
1、二进制译码器及其集成器件
二进制译码器的作用：将n种输入的组合译成2 n 种电路状态。也叫n线---2 线译码器。 译码器的输入—— 一组二进制代码 译码器的输出—— 一组高低电平信号
常见的二进制译码器有2—4线译码器、3—8线译码器 和4—16线译码器。
29
n
（1）2-4线译码器 2-4线译码器74LS139的功能表
&
必 接 好
A<B
A<B
1
A与C作比较
A3B3 A2B2 A1B1 A0B0
A3B3 A2B2 A1B1 A0B0
C3 C2 C1 C0
A3 A2 A1 A0 B3 B2 B1 B0
25
74LS148的功能表
EI GS EO
从功能表可以看出，当EI=1时，表示电路禁止编码，
即无论7~0中有无有效信号，输出C、B、A均为高
左右。 液晶显示器：用于计算器､电子手表､电子词典等。
34
七段数码显示器件的工作原理： a b c d e f g 1 1 1 1 1 1 0
a
0 1 1 0 0 0 0 1 1 0 1 1 0 1

f e
g
b
c
d
35
共阴极数码显示器真值表
输 入 a 1 0 1 1 0 1 0 1 1 1 b 1 1 1 1 1 0 0 1 1 1 输 c 1 1 0 1 1 1 1 1 1 1 d 1 0 1 1 0 1 1 0 1 0 出 e 1 0 1 0 0 0 1 0 1 0 f 1 0 0 0 1 1 1 0 1 1 g 0 0 1 1 1 1 1 0 1 1 显示字形 A3 A2 A1 A0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 0 1
A＜B 1 A＝B A＞B A＜B
A＞B
A＜B 1 A＝B A＞B A＜B
A15B15… 12B12 A
A11 B11 … A8 B8
A 7 B 7 … A 4 B4
A 3 B3 … A 0 B 0
23
四位比较器扩展为十六位比较器
例2：设计三个四位数的比较器，可以对A、B、C进 行比较，并能判断： (1) 三个数是否相等。 (2) 若不相等，A数是最大还是最小。 比较原则： 先将A与B比较，然后A与C比较，
在数字系统中，常常需要将运算结果用人们 习惯的十进制显示出来，这就要用到显示译码器。
二---十 进制编码 显示译 码器 显示 器件
（1）显示器件：
常用的是七段显示器件。 f e
a g
d b c
33
半导体数码管：根据二极管的连接不同分为共阴､共
阳两种。如下图所示：
优点: 工作电压低､体积小､寿命长､可靠性高。 缺点：工作电流比较大，每一段的工作电流在10mA
若A=B A=C，则A=B=C；
若A>B A>C，则A最大；
若A<B A<C，则A最小。 可以用两片74LS85实现。
24
A最大
A=B=C & &
A最小
必 接 好 1
（A>B）i （A=B）i （A<B）i (2) （A>B）i (1)（A=B） i A与B作比较 （A<B）i A=B A>B A=B A>B
第五章 组合逻辑电路
1
2、例题
例1：设计三人表决电路（A、B、C）。每人一个按键， 如果同意则按下，不同意则不按。结果用指示灯 表示，多数同意时指示灯亮，否则不亮。
真值表
1）首先指明逻辑符号取“0”、 “1”的含义。 三个按键A、B、C按下时为 “1”，不按时为“0”。灯是F，灯 亮为“1”，否则为“0”。
级联输入端
16
级联输入端
单块 或多 块串 联时 的功 能表 多块 并联 时的 功能 表
17
由功能表可以看出,当A3A2A1A0=B3B2B1B0时， 比较的结果决定于“级联输入”端 这说明： (1) 当应用一块芯片来比较四位二进制数时， 应使级联输入端的“(A=B)i”端接1，“(A>B)i” 端和“(A<B)i”端都接0， 这样就能完整地比较 出三种可能的结果。
A3=B3 A2=B2 A1<B1

0 1
0 0
0 0
0 1
1 0
1 0
15
A3=B3 A 2=B2 A1= B1 A0 >B0
A3=B3 A2=B2 A1= B1 A0 <B0 A3=B3 A2=B2 A1= B1 A0 =B0
四位数值比较器74LS85功能表
单 块 或 多 块 串 联 时 的 功 能 表
比 较 输 入
A3 B3 A3 >B3 A3 <B3 A3=B3 A3=B3 A3=B3 A2 B2 A1 B1 A0 B0 A2>B2 A2<B2 A2=B2 A1> B1
输 出
F F F (A>B) (A=B) (A<B) 1 0 0 0 0 1 1 0 0 0 0 1 1 0 0
AB BC CA
AB BC CA
A B C
&
&
&
F
&
5
甲乙两校举行联欢会，入场券分红、黄两种，
甲校学生持红票入场，乙校学生持黄票入场。 会场入口处如设一自动检票机：符合条件者 可放行，否则不准入场。试画出此检票机的 放行逻辑电路。
6
某汽车驾驶员培训班进行结业考试，有三名
74LS85 B3 1 A＜B 2 A＝B 3 A＞B FA＞B FA＝B FA＜B GND 4 5 6 7 8
应用“级联输入”端能扩展逻辑功能
20
3、集成比较器功能的扩展
（1）串联方式扩展 例如，将两片四位比较器扩展为八位比较器。
可以将两片芯片串联连接，即将低位芯片的输出端FA>B, FA<B和FA=B分别去接高位芯片级联输入端的A>B, A<B和A=B，
3） 画出卡诺图，并用卡 诺图化简。 BC BC A 00 01 11 10 0 0 0 1 0
1
0
1
AC
1
1
AB
F AB BC CA
3
4）根据逻辑表达式画出逻辑图。
F AB BC CA
A B C
& & 1
F
&
用与或门实现
4
若用与非门实现
F AB BC CA
EI
1 0 0 0 0
如果用
A X 0 0 1 1
Yi
B X 0 1 0 1
Y0
Y1
Y2
Y3
1 0 1 1 1
1 1 0 1 1
1 1 1 0 1
1 1 1 1 0
当E=0时，2—4译码器的输出函数分别为： 表示i 端的输出，mi表示输入地址变量A、B的一个
Y 0 AB, Y 1 AB, Y 2 AB , Y 3 AB,
最小项，则输出函数可写成 Y i Em (i 0,1,2,3) i 当使能端有效(E=0)时，它正好是输入变量最小项的非。
因此变量译码器也称为最小项发生器。
30
1
& &
&
A
1 1
Y3
Y2
输出
Y1
B 输入
1 1
&
Y0
EI
控制端
2-4线译码器74LS139的内部线路（逻辑图） 31
2-4线译码器74LS139管脚图
B0
特点：进位信号是由低位向高位逐级传递的，运算速度不高。
1、一位数值比较器
将两个一位数A和B进行大小比较，一般有三种可能：
A>B, A<B和A=B。因此比较器应有两个输入端：A和B； 三个输出端：FA>B, FA<B和FA=B。假设与比较结果相符 的输出为1，不符的为0，则可列出其真值表如下：
输入 输 出
Vcc
2 EI
2 A 2B
2Y0
2Y1 2Y2
2Y3
2 EI
2 A 2B 2 Y 0 2Y1 2 Y 2 2Y 3
1EI
1A 0 1A1 1Y0 1Y1 1Y 2 1Y 3
1EI 1A0 1A1 1Y0 1Y1
1Y2
1Y3 GND
一片139内含有两个2-4线译码器
32
2、数字显示译码器(七段显示译码器)
如下图所示。这样，当高四位都相等时，就可由低四位来决定
两数的大小。
FA＝B FA＞B FA＜B FA＝B FA＞B FA＜B A3 A7 74LS85 B3 A2 B2 B7 A6 B6 A1 B1 A0 A5 B5 A4 A＝B A＞B A＜B B0 B4 FA＝B FA＞B FA＜B A 3 B3 A2 A 3 B3 A2 74LS85 B 2 A1 B1 B 2 A1 B1 A0 A＝B A＞B A＜B B0 1
评判员，其中A为主裁判员，B和C为副裁判 员。在评判时，按照少数服从多数的原则通 过，但主裁判员认为合格，亦可通过。试用 “与非”门构成逻辑电路实现此评判规定。
7
设A,B,C,D是一个8421码的四位，若此码表
示的数字x符合x小于3或x大于6时，则输出 为1，否则为0。试用“与非”门组成逻辑图。
8
某同学参加四门课程考试，规定如下：
（1）课程A及格得1分，不及格得0分； （2）课程B及格得2分，不及格得0分； （3）课程C及格得4分，不及格得0分； （4）课程D及格得5分，不及格得0分。 若总得分大于8分（含8分），就可结业。 试用“与非”门画出实现上述要求的逻辑电 路。
9
2、多位加法器
A0 B0
四位比较器扩展为八位比较器
21
例1：七位二进制数比较器。（采用两片74L85）
高位片
A>B
低位片
A>B （A>B）i A=B 74LS85（A=B）i （A<B）i A<B A3A2 A1 A0 B3B2 B1B0
必 接 好 “1”
(2) （A>B）i A=B 74LS85（A=B）i （A<B）i A<B A3A2 A1 A0 B3B2 B1B0
电平（逻辑1），并且GS=EO=1。
26
74LS148的功能表
EI GS EO
当E1=0时，表示电路允许编码，如果7~0中有低电 平(有效信号)输入，则输出C、B、A是申请编码中
级别最高的编码输出(注意是反码)，并且GS=0，
EO=1；如果7~0中无有效信号输入，则输出C、B、 A均为高电平，并且GS=1, EO=0。
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
2） 根据题意列出真值表。
2
真值表
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 C 0 1 0 1 0 1 0 1 F 0 0 0 1 0 1 1 1
A
0 0 1 1
B
0 1 0 1
F A>B
0 0 1 0
F A<B
0 1 0 0
F A=B
1 0 0 1
FA B AB
FA B AB
FA B A B AB
11
FA B AB FA B AB FA B AB AB
B
1
&
≥1
FA＞B FA＝B FA＜B
A
1
&
a5 a6 A a4 b6 B b5 b4
(1)
a3 a1 a2
b3 b1
a0 b2
b0
22
（2）并联方式扩展F
A＞B
FA＜B
FA＝B A＝B
A 3 B3 A 2 B2 A 1 B1 A 0 B 0
A＞B A＜B
A＞B
A＜B 1 A＝B A＞B A＜B
A＞B
A＜B 1 A＝B A＞B A＜B
A＞B
27
从另一个角度理解GS 和EO的作用
EI
74LS148的功能表 GS EO
当GS=EO=1时，表示该电路禁止编码，即无法编码。 当GS=0 ， EO=1时，表示该电路允许编码，并且正在 当GS= 1 ,EO=0 时，表示该电路允许编码，但无码可编； 编码；
28
三、译码器
译码是编码的逆过程，即将某二进制代码翻译 成电路的某种状态。
串行进位加法器
实现多位二进制数相加的集成电路
构成：把n位全加器串联起来，低位全加器的进位输 出连接到相邻的高位全加器的进位输入。
C3
CO CI CI CI
S3 ∑
C2
CO CI
S2 ∑
CI CI
C1
CO CI
S1 ∑
CI CI
C0
CO CI
S0 ∑
CI CI
0
C0-1
10
A3
B3
A2
B2
A1
B1
A0
(2) 若要扩展比较位数时，可应用级联输入
端作片间连接。
18
四位数值比较器74LS85逻辑图
FA＞B
≥1 ≥1
FA＝B
FA＜B
&
&
&
&
&
&
&
&
&
& &
&
≥1
≥1
≥1
&
&
&
&
&
&
&
B1 A0 B0
≥1
A3
B3
A2
B2
A＜B
A＝B
A＞B
A1
&
19
&
四位数值比较器74LS85引脚图
16 VCC 15 A3 14 B2 13 A2 12 A1 11 B1 10 A0 9 B0