计算机专业组成原理复习题.doc

第二章

设ｘ＝2010×0.11011011, ｙ＝2100×(－0.10101100),求ｘ＋ｙ。

[解:]

为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为

[ｘ]浮＝00 010,0.11011011

[ｙ]浮＝00 100, 1.01010100

<1> 求阶差并对阶

△E＝Eｘ－Eｙ＝[Eｘ]补＋[－Eｙ]补＝00 010＋11 100＝11 110 即△E为－2,ｘ的阶码小,应使Mｘ右移两位,Eｘ加2,

[ｘ]浮＝00 100,0.00110110(11)

其中(11)表示Mｘ右移2位后移出的最低两位数。

<2> 尾数求和

0. 0 0 1 1 0 1 1 0 (11)

＋ 1. 0 1 0 1 0 1 0 0

────────────────

1. 1 0 0 0 1 0 1 0 (11)

<3>规格化处理

尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为 1.00010101(10),阶码为00 011。

<4>舍入处理采用0舍1入法处理,则有

1. 0 0 0 1 0 1 0 1

＋ 1

────────────────

1. 0 0 0 1 0 1 1 0

<5>判溢出

阶码符号位为00,不溢出,故得最终结果为

ｘ＋ｙ＝2011×(－0.11101010)

第三章存储器

1、课本作业：P101：3，4题

2.、已知cache / 主存系统效率为85% ，平均访问时间为60ns，cache 比主存快4倍，求主存储器周期是多少？cache命中率是多少？

解：因为：t a= t c / e所以：t c= t a×e= 60×0.85 = 510ns (cache存取周期)

t m= t c×r =510 ×4 = 204ns (主存存取周期)

因为：e = 1 / [r+(1– r)H]

所以： H= 2.4 / 2.55 = 0.94

3、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成1M ×32位的存储器，并采用模块板结构。问（1）若每个模块板为256K×32位，需要几块板？

（2）每块板内共需多少片这样的芯片。（3）整个存储器需用多少这样的芯片。（4）哪些地址线作为片选信号线。

第四章 指令系统

1、指令格式如下所示，其中OP 为操作码，试分析指令格式特点。

18 12 10 9 5 4

解：

（1） 单字长二地址指令。

（2） 操作码字段OP 可以指定27

=128条指令。 （3） 源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR 型指令，

两个操作数均存在寄存器中。

（4） 这种指令结构常用于算术逻辑类指令。

2、指令格式如下所示，OP 为操作码字段，试分析指令格式的特点。

15 10 7 4 3 0

解：（1）双字长二地址指令，用于访问存储器。

（2）操作码字段OP 为6位，可以指定26 = 64种操作。 （3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器

和位移量决定），所以是RS 型指令。

（4）X 两位，说明有4种寻址方式

第五章

1.某计算机有如下部件：ALU ，移位器，主存M ，主存数据寄存器MDR ，主存地址寄存器MAR ，指令寄存器IR ，通用寄存器R 0——R 3 ，暂存器C 和D 。

（1）请将各逻辑部件组成一个数据通路，并标明数据流向。 （2）画出“ADD R 1，（R 2）+ 1+（（R 2））→R 1。 M

ALU

解：（1）各功能部件联结成如图所示数据通路：

图B 6.4

（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1送当前指令地址到MAR Array取当前指令到IR，

PC + 1，为取下条指令做好准备

①

②

错误!未找到引用源。

错误!未找到引用源。

图B 6.5

(说明)：①：取R1操作数→C暂存器。②：送地址到MAR。③：取出内存单元中的操作数→D暂存器。④：相加后将和数→R1。

2、CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部

分之间的连线表示数据通路，箭头表示信息传送方向。

（1）标明图中四个寄存器的名称。

（2）简述指令从主存取到控制器的数据通路。

（3）简述数据在运算器和主存之间进行存/ 取访问的数据通路。

图B9.1

（1）a为数据缓冲寄存器 DR ，b为指令寄存器 IR ，c为主存地址寄存器，d为程序计数器PC。

主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

（2）主存 M →缓冲寄存器 DR →指令寄存器 IR →操作控制器。

(3)存贮器读：M →DR →ALU →AC

存贮器写：AC →DR →M

3、参见图B12.1的数据通路，画出数据指令“STA,R1,(R2)”的指令周期流程图，含义是将

寄存器R1的内容传送至（R2）位地址的贮存单元中。标出各微操作信号序列。

PC O，G ，AR i

R / W = 1 (读)

DR O，G ，IR i

R2O，G ，AR i

执

行

指R1O, G , DR i

R / W = 0 (写)

图B12.3

第七章

1、已知某磁盘存储器转速为2400转/分，每个记录面道数为200道，平均查找时间为60ms，每道存储容量为96Kbit，求磁盘的存取时间与数据传播率。

解：2400转/ 分= 40转/ 秒

平均等待时间为：1 / 40 ×0.5 = 12.5（ms）

磁盘存取时间为：60 ms + 12.5ms = 72.5ms

数据传播率：Dr = r N , N = 96K bit , r = 40转/ 秒

Dr = r N = 40 ×96K = 3840K (bit/s)